KR101099582B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101099582B1
KR101099582B1 KR1020100010867A KR20100010867A KR101099582B1 KR 101099582 B1 KR101099582 B1 KR 101099582B1 KR 1020100010867 A KR1020100010867 A KR 1020100010867A KR 20100010867 A KR20100010867 A KR 20100010867A KR 101099582 B1 KR101099582 B1 KR 101099582B1
Authority
KR
South Korea
Prior art keywords
chip
mems
mems chip
semiconductor package
underfill material
Prior art date
Application number
KR1020100010867A
Other languages
English (en)
Other versions
KR20110091158A (ko
Inventor
이재웅
김정태
심재범
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100010867A priority Critical patent/KR101099582B1/ko
Publication of KR20110091158A publication Critical patent/KR20110091158A/ko
Application granted granted Critical
Publication of KR101099582B1 publication Critical patent/KR101099582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Pressure Sensors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 상부에 멤스(MEMS) 칩이 적층되고 하부에 에이직(ASIC) 칩이 적층되는 패키지 구조로서, 멤스칩의 멤브레인에 언더필 재료가 묻는 것을 방지하여 멤스 칩에 대한 스트레스를 감소시킬 수 있도록 한 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 기판상에 부착되는 에이직 칩과, 에이직 칩상에 적층 부착되는 멤스 칩과, 멤스 칩의 중앙부에 부착된 음파 감지용 멤브레인을 포함하는 반도체 패키지에 있어서, 상기 에이직 칩의 상면 테두리 영역에 형성된 내부 본딩패드들에 소정 높이로 성장시킨 구리 필러와; 상기 멤스 칩의 저면 테두리 영역에 형성된 본딩패드와, 상기 멤브레인 사이 영역에서 일체로 형성되는 링 형태의 보호댐과; 상기 에이직 칩의 상면에 성장 형성되되, 구리필러의 안쪽 위치에서 보호댐이 삽입되는 간격의 동심원 구조로 성장 형성되는 내부 더미범프 및 외부 더미범프와; 상기 구리 필러의 사이 공간을 통해 충진되어, 외부 더미범프의 외경부까지 채워지는 언더필 재료; 로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 상부에 멤스(MEMS) 칩이 적층되고 하부에 에이직(ASIC) 칩이 적층되는 패키지 구조로서, 멤스칩의 멤브레인에 언더필 재료가 묻는 것을 방지하여 멤스 칩에 대한 스트레스를 감소시킬 수 있도록 한 반도체 패키지에 관한 것이다.
통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS) 디바이스가 공지되어 있으며, 여기에는 멤스(MEMS) 칩과 에이직(ASIC) 칩이 포함되어 있다.
일종의 반도체 패키지인 마이크로-전자 기계적 시스템 디바이스는 멤스 칩과 에이직 칩이 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 상하로 적층 부착되거나, 측방향으로 배열되는 구조로 제조되고 있다.
여기서, 종래의 멤스 디바이스 및 그 제조 방법을 첨부한 도 7을 참조로 살펴보면 다음과 같다.
먼저, 기판(20)의 칩부착 영역에 멤스 칩(10)에 대한 신호 처리 소자인 에이직 칩(12)이 부착된다.
다음으로, 에이직 칩(12)의 외부 본딩패드(14)와 기판(20)의 전도성패턴(22)간이 신호 전달을 위한 와이어(24)로 연결된다.
이어서, 상기 에이직 칩(12)상에 멤스 칩(10)이 적층 부착되는 바, 에이직 칩(12)상의 내부 본딩패드(18)와 멤스 칩(10)의 저부에 형성된 본딩패드(11)가 범프볼 또는 플립칩(26)을 매개로 도전 가능하게 연결된다.
한편, 상기 멤스 칩(10)은 마이크로폰, 휴대용 마이크 등에 사용될 수 있는 칩으로서, 그 중앙부에 형성된 홀내에 음파를 감지하는 멤브레인(28)이 부착되어 있다.
다음으로, 상기 멤스 칩(10)의 저면과 에이직 칩(12)의 상면간의 갭 공간에 대한 언더필 공정이 진행된다.
즉, 절연 재질의 수지류인 언더필 재료(36)를 갭 공간내로 충진시킴으로써, 언더필 재료에 의하여 멤스 칩과 에이직 칩간의 적층 상태가 견고하게 유지될 수 있고, 동시에 범프볼 또는 플립칩(26)이 언더필 재료내에 존재하면서 제위치에서 견고하게 고정된 상태를 유지하게 된다.
연이어, 상기 멤스 칩(10)과 에이직 칩(12), 와이어(24) 등을 내재시키면서 기판상에 전자파 차폐를 위한 메탈쉴드체(30)가 적층 부착되며, 이때 메탈쉴드체(30)의 하단 일부는 기판(20)의 외곽쪽에 노출된 전도성패턴에 접지되는 상태가 된다.
이때, 상기 멤스 칩(10)의 멤브레인(28)으로 음파 전달이 이루어질 수 있도록 상기 메탈쉴드체(30)의 상부 중앙 위치에는 관통홀(32)이 형성된다.
또한, 상기 메탈쉴드체(30)의 저면 즉, 관통홀(32)의 외주부와 멤스 칩(10)의 상면 사이에는 어코스틱 실링(acoustic sealing)체(34)가 삽입되는 바, 이 어코스틱 실링체는 음파가 퍼지지 않고 멤브레인(28)으로 용이하게 전달되게 해준다.
그러나, 상기와 같은 종래의 반도체 패키지는 다음과 같은 문제점이 있었다.
멤스 칩의 저면과 에이직 칩의 상면간의 갭 공간에 언더필 재료를 충진할 때, 멤스 칩의 중앙부에 부착된 음파 감지용 멤브레인에 언더필 재료의 일부가 묻게 되는 손상 현상이 발생하는 문제점이 있었다.
즉, 언더필 공정에 의한 충진압에 의하여 언더필 재료의 일부가 상기 음파 감지용 멤브레인의 저부에 묻게 되어, 멤브레인의 음파 감지 기능이 상실되는 문제점이 있었다.
이에, 멤브레인에 언더필 재료가 묻는 것을 방지하기 위하여, 아예 언더필 공정을 진행하지 않기도 하지만, 언더필 공정을 수행하지 않게 되면 일정 충격에 의하여 상부칩인 멤스 칩과 하부칩인 에이직 칩간의 적층 부착력이 약화될 수 있고, 또한 범프볼 또는 플립칩이 탈락되는 등의 문제점이 야기될 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 멤스 칩과 에이직 칩이 상하로 적층된 반도체 장치를 제조할 때, 멤스 칩과 에이직 칩간의 갭 공간내에 언더필 재료를 용이하게 충진시켜 멤스 칩과 에이직 칩간의 적층상태를 견고하게 유지시킬 수 있고, 언더필 재료가 충진되더라도 멤스 칩에 부착된 멤브레인에 언더필 재료가 닿는 것을 방지시켜 멤브레인의 음파 전달 기능을 그대로 유지시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예로서, 기판상에 부착되는 에이직 칩과, 에이직 칩상에 적층 부착되는 멤스 칩과, 멤스 칩의 중앙부에 부착된 음파 감지용 멤브레인을 포함하는 반도체 패키지에 있어서, 상기 에이직 칩의 상면 테두리 영역에 형성된 내부 본딩패드들에 소정 높이로 성장시킨 구리 필러와; 상기 멤브레인의 바깥쪽 위치에서, 상기 에이직 칩의 상면에 일체로 형성되는 링 형태의 보호댐과; 상기 구리 필러의 사이 공간을 통해 충진되어, 보호댐의 외경부까지 채워지는 언더필 재료; 으로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예로서, 기판상에 부착되는 에이직 칩과, 에이직 칩상에 적층 부착되는 멤스 칩과, 멤스 칩의 중앙부에 부착된 음파 감지용 멤브레인을 포함하는 반도체 패키지에 있어서, 상기 에이직 칩의 상면 테두리 영역에 형성된 내부 본딩패드들에 소정 높이로 성장시킨 구리 필러와; 상기 멤스 칩의 저면 테두리 영역에 형성된 본딩패드와 상기 멤브레인 사이 영역에서 멤스 칩의 저면에 일체로 형성되는 링 형태의 보호댐과; 상기 에이직 칩의 상면에 성장 형성되되, 구리필러의 안쪽 위치에서 보호댐이 삽입되는 간격의 동심원 구조로 성장 형성되는 내부 더미범프 및 외부 더미범프와; 상기 구리 필러의 사이 공간을 통해 충진되어, 외부 더미범프의 외경부까지 채워지는 언더필 재료; 로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명에 따르면, 상기 멤스 칩의 본딩패드들에는 에이직 칩의 구리 필러와 통전 가능하게 접합되는 알루미늄 스터드가 일체로 형성된 것을 특징으로 한다.
또한, 상기 에이직 칩은 그 일측부가 멤스 칩에 비하여 더 길게 연장 형성된 것으로 채택되고, 연장 부위의 상면에는 기판의 전도성패턴과 와이어 본딩되는 외부 본딩패드가 더 형성된 것을 특징으로 한다.
또한, 상기 기판상의 와이어 본딩이 이루어지는 전도성패턴의 바깥쪽 위치에는 언더필 재료의 충진공간 확보를 위한 분배용 댐이 더 형성된 것을 특징으로 한다.
특히, 본 발명의 다른 구현예에서, 상기 외부 더미범프의 구간중 언더필 재료가 최초 충진되는 곳의 반대쪽 위치에 언더필 재료 유도구가 관통 형성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예로서, 기판상에 부착되는 에이직 칩과, 에이직 칩상에 적층 부착되는 멤스 칩과, 멤스 칩의 중앙부에 부착된 음파 감지용 멤브레인과, 상기 에이직 칩의 본딩패드와 멤스칩의 본딩패드간에 연결되는 입출력수단을 포함하는 반도체 패키지에 있어서, 상기 에이직 칩의 상면과 멤스 칩의 저면 사이의 갭 공간내에 부착되되, 상기 멤브레인쪽으로 흐르는 언더필 재료를 차단하도록 멤브레인의 바깥쪽 위치에 부착되는 보호커버 또는 보호댐을 더 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 음파를 감지하는 멤브레인이 부착된 멤스 칩과 이 멤스 칩의 신호를 처리하는 에이직 칩을 구리 필러 및 보호댐 등을 매개로 적층함으로써, 멤스 칩과 에이직 칩 간의 갭 공간에 언더필 재료를 용이하게 충진하여 멤스 칩과 에이직 칩간의 적층상태를 견고하게 유지시킬 수 있다.
특히, 멤스 칩과 에이직 칩간의 갭 공간에 언더필 재료가 충진되더라도, 멤스 칩의 멤브레인으로 언더필 재료가 흘러가는 것을 보호댐과 더미 구리필러 등에서 차단하여, 멤브레인의 손상을 방지할 수 있고, 이에 멤브레인의 음파 감지 기능을 그대로 유지시킬 수 있다.
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 패키지의 제4실시예를 나타내는 단면도,
도 5는 본 발명에 따른 반도체 패키지의 제5실시예를 나타내는 단면도,
도 6은 본 발명에 따른 반도체 패키지의 제6실시예를 나타내는 단면도,
도 7은 종래의 반도체 패키지 구조를 설명하는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
제1실시예
첨부한 도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 단면도이다.
본 발명의 제1실시예는 에이직 칩(12)에 보호댐(42)을 형성하여, 언더필 재료가 멤스 칩(10)의 멤브레인(28)으로 흐르는 것을 차단할 수 있도록 한 점에 특징이 있다.
기판(20)상에 에이직 칩(12)이 부착되고, 에이직 칩(12) 상에 멤스 칩(10)이 적층 부착된다.
상기 멤스 칩(10)은 마이크로폰, 휴대용 마이크 등에 사용될 수 있는 칩으로서, 그 중앙부에 형성된 홀내에 음파를 감지하는 멤브레인(28)이 부착된다.
상기 에이직 칩(12)의 상면 테두리 영역에는 내부 본딩패드(18)가 형성되는 바, 각 내부 본딩패드(18)들에는 구리 필러(40)가 소정의 높이로 성장 형성된다.
이때, 상기 구리 필러(40)는 각 내부 본딩패드(18)상에 수십 마이크로미터 이상의 기둥 모양으로 형성되는 바, 에이직 칩(12)상에 포토레지스트(PR: Photo Resist)를 도포한 후, 전기 도금 방법으로 구리 필러를 소정의 높이로 성장시키며 형성하게 되고, 이러한 구리필러(40)는 상대적으로 높은 강도를 갖고, 칩과 칩 또는 칩과 기판 사이를 지지할 수 있을 뿐만 아니라 열방출 효과가 우수한 장점이 있다.
또한, 상기 에이직 칩(12)을 그 일측부가 멤스 칩(10)에 비하여 더 길게 연장 형성된 것으로 채택하고, 연장된 부위의 상면에는 외부 본딩패드(14)가 형성되며, 이에 에이직 칩(12)의 외부 본딩패드(14)와 기판(20)의 전도성패턴(22)간을 도전 와이어(24)로 본딩하게 된다.
특히, 상기 에이직 칩(12)의 구리 필러(40)의 안쪽 위치에서 그 원주방향을 따라 에폭시 수지 등을 소정의 높이로 도포시킨 링 구조의 보호댐(42)이 형성되며, 이 보호댐(42)은 상기 멤스 칩(10)의 멤브레인(28) 바깥쪽에 위치되는 상태가 된다.
이때, 상기 멤스 칩(10)의 저면 테두리 영역에 형성된 본딩패드(11)들에는 알루미늄 스터드(48)가 일체로 형성되어, 에이직 칩(12)의 구리 필러(40) 상단과 통전 가능하게 접합되어진다.
이렇게 멤스 칩(10)과 에이직 칩(12)이 알루미늄 스터드(48) 및 구리 필러(40)에 전기적 신호 교환 가능하게 적층된 상태에서 멤스 칩(10)과 에이직 칩(12)간의 갭 공간내에 언더필 재료(36)를 충진시키게 되는 바, 이 언더필 재료(36)는 구리 필러(40)의 사이 공간을 통해 충진되어 보호댐(42)의 외경부까지 채워지게 된다.
즉, 첨부한 도 1에서 보는 바와 같이, 절연 재질의 수지류인 언더필 재료(36)를 갭 공간내로 충진시킴으로써, 언더필 재료에 의하여 멤스 칩과 에이직 칩간의 적층 상태가 견고하게 유지될 수 있고, 동시에 구리 필러(40)가 언더필 재료(36)에 의하여 감싸여지면서 제위치에서 견고하게 고정된 상태를 유지하게 된다.
특히, 상기 언더필 재료(36)는 에이직 칩(12)상에 형성된 보호댐(42)의 외경부까지 충진되고, 그 안쪽으로는 보호댐(42)에 막혀 흐르지 않게 되며, 결국 멤스 칩(10)의 멤브레인(28)에 언더필 재료(36)가 전혀 묻지 않게 되어, 멤브레인(28)의 음파 감지 기능이 원할하게 유지될 수 있다.
제2실시예
첨부한 도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 단면도이다.
본 발명의 제2실시예는 에이직 칩(12)에 구리필러인 내외부 더미범프(44,46)을 형성하고, 멤스 칩(10)에 보호댐(42)을 형성하여, 언더필 재료가 멤스 칩(10)의 멤브레인(28)으로 흐르는 것을 차단할 수 있도록 한 점에 특징이 있다.
본 발명의 제2실시예에서도, 제1실시예와 같이 기판(20)상에 에이직 칩(12)이 부착되고, 에이직 칩(12) 상에 멤스 칩(10)이 적층 부착되며, 이 멤스 칩(10)의 중앙부에 형성된 홀내에 음파를 감지하는 멤브레인(28)이 부착된다.
상기 에이직 칩(12)의 상면 테두리 영역에는 내부 본딩패드(18)가 형성되는 바, 각 내부 본딩패드(18)들에는 상기와 같은 방법으로 구리 필러(40)가 소정의 높이로 성장 형성되어, 상기 멤스 칩(10)의 본딩패드(11)들에 형성된 알루미늄 스터드(48)와 통전 가능하게 접합되어진다.
또한, 상기 에이직 칩(12)은 그 일측부가 멤스 칩(10)에 비하여 더 길게 연장 형성된 것으로 채택되고, 연장된 부위의 상면에 형성된 외부 본딩패드(14)와 기판(20)의 전도성패턴(22)간이 도전 와이어(24)로 연결된다.
여기서, 본 발명의 제2실시예에 따르면, 상기 멤스 칩(10)의 저면 테두리 영역에 형성된 본딩패드(11)와 상기 멤브레인(28) 사이 영역에서 그 원주방향을 따라 링 형태의 보호댐(42)이 형성되는 바, 상기와 같이 보호댐(42)은 에폭시 수지를 소정의 높이로 도포시키는 방법에 의하여 형성된다.
특히, 상기 에이직 칩(12)의 상면에서 구리필러(40)의 안쪽 위치에는 멤스 칩(10)의 보호댐(42)이 삽입되는 간격을 가지는 내부 더미범프(44) 및 외부 더미범프(46)가 동심원 구조로 성장 형성된다.
이렇게 멤스 칩(10)과 에이직 칩(12)이 알루미늄 스터드(48) 및 구리 필러(40)에 전기적 신호 교환 가능하게 적층되고, 에이직 칩(12)의 내부 더미범프(44) 및 외부 더미범프(46) 사이에 멤스 칩(10)의 보호댐(42)이 삽입된 상태에서 멤스 칩(10)과 에이직 칩(12)간의 갭 공간내에 언더필 재료(36)를 충진시키게 되는 바, 이 언더필 재료(36)는 구리 필러(40)의 사이 공간을 통해 충진되어 외부 더미범프(46)의 외경부까지 채워지게 된다.
이에, 언더필 재료에 의하여 멤스 칩과 에이직 칩간의 적층 상태가 견고하게 유지될 수 있고, 동시에 구리 필러(40)가 언더필 재료(36)에 의하여 감싸여지면서 제위치에서 견고하게 고정된 상태를 유지하게 된다.
특히, 상기 언더필 재료(36)는 에이직 칩(12)상에 형성된 내부 더미범프(44) 및 외부 더미범프(46)와, 그 사이에 삽입된 멤스 칩(10)의 보호댐(42)에 막혀 안쪽으로 더 이상 흐르지 않게 되며, 결국 멤스 칩(10)의 멤브레인(28)에 언더필 재료(36)가 전혀 묻지 않게 되어, 멤브레인(28)의 음파 감지 기능이 원할하게 유지될 수 있다.
제3실시예
첨부한 도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 단면도이다.
본 발명의 제3실시예는 제2실시예와 구성 및 작용이 동일하되, 외부 더미범프(46)에 언더필 재료 유도구(52)가 더 형성된 점에 특징이 있다.
즉, 상기 외부 더미범프(46)의 구간중 언더필 재료(36)가 최초 주입되어 닿는 면의 그 반대쪽 위치에는 언더필 재료 유도구(52)가 관통 형성된다.
따라서, 언더필 재료(36)가 한쪽의 구리 필러(40) 사이 공간을 통해 최초 충진되면서 에이직 칩(12)의 외부 더미범프(46)와 멤스 칩(10)의 보호댐(42)간의 틈새를 통해 내부 더미범프(44)의 외경까지 침투하더라도, 상기 언더필 재료 유도구(52)를 통해 외부 더미범프(46)의 외부로 빠져나가게 된다.
마찬가지로, 상기 언더필 재료(36)가 내부 더미범프(44) 및 외부 더미범프(46)와, 그 사이에 삽입된 멤스 칩(10)의 보호댐(42)에 막혀 안쪽으로 더 이상 흐르지 않게 되고, 결국 멤스 칩(10)의 멤브레인(28)에 언더필 재료(36)가 전혀 묻지 않게 되어, 멤브레인(28)의 음파 감지 기능이 원할하게 유지될 수 있다.
제4실시예
첨부한 도 4는 본 발명에 따른 반도체 패키지의 제4실시예를 나타내는 단면도이다.
본 발명의 제4실시예는 언더필 재료(36)의 충진 공간이 확보되도록 기판(20)상에 분배용 댐(50)이 형성된 점에 특징이 있다.
즉, 제1 내지 제3실시예에서, 멤스 칩(10)과 에이직 칩(12) 사이에 언더필 재료(36)를 충진시킬 때, 언더필 재료(36)의 최초 주입 공간을 확보하기 위하여 기판(20)상에 분배용 댐(50)이 형성된다.
이에, 언더필 재료 주입용 기구로부터 언더필 재료가 기판(20)상의 분배용 댐(50) 안쪽에 주입되어 쌓이도록 하는 동시에 분배용 댐(50) 안쪽에 쌓인 언더필 재료가 멤스 칩(10)과 에이직 칩(12)간의 갭 공간으로 자연스럽게 흘러 들어가게 되어, 언더필 공정이 보다 안정적으로 이루어질 수 있다.
제5 및 제6실시예
첨부한 도 5 및 도 6은 각각 본 발명에 따른 반도체 패키지의 제5 및 제6실시예를 나타내는 단면도이다.
제5실시예는 제1 내지 제3실시예와 달리, 멤스 칩(10)의 멤브레인(28) 주변에 직접 보호커버(54)를 부착시킨 점에 특징이 있고, 제6실시예는 멤브레인(28) 주변에 보호댐(56)을 직접 형성시킨 점에 특징이 있다.
제5 및 제6실시예에 따르면, 기판(20)상에 에이직 칩(12)이 부착되고, 에이직 칩(12)상에 멤스 칩(10)이 적층 부착되되, 에이직 칩(12)의 본딩패드와 멤스 칩(10)의 본딩패드가 입출력수단(26)인 플립칩 또는 전도성 범프볼에 의하여 전기적 신호 교환 가능하게 연결된다.
제5실시예에 따르면, U 자형 보호커버(54)의 하단이 상기 에이직 칩(12)의 상면에 지지되는 동시에 그 상단이 멤스 칩(10)의 저면에 지지되도록 하여, 보호커버(54)가 멤브레인(28)을 소정 거리를 유지하며 커버하는 상태가 된다.
이에, 입출력수단(26) 사이를 통해 유입된 언더필 재료(36)가 멤스 칩(10)과 에이직 칩(12)간의 갭 공간으로 충진되되, 언더필 재료(36)가 보호커버(54)의 외표면까지만 충진됨에 따라, 결국 멤스 칩(10)의 멤브레인(28)에 언더필 재료(36)가 전혀 묻지 않게 되어, 멤브레인(28)의 음파 감지 기능이 원할하게 유지될 수 있다.
제6실시예에 따르면, 상기 에이직 칩(12)과 멤스 칩(10)간의 갭 공간내에 링 타입의 보호댐(56)을 직접 형성하여, 보호댐(56)의 하단이 에이직 칩(12)의 상면에 지지되는 동시에 그 상단이 멤스 칩(10)의 저면에 지지되도록 함으로써, 보호댐(56)이 멤브레인(28)을 밀봉하는 상태가 된다.
이에, 입출력수단(26) 사이를 통해 유입된 언더필 재료(36)가 멤스 칩(10)과 에이직 칩(12)간의 갭 공간으로 충진되되, 언더필 재료(36)가 보호댐(56)의 외표면까지만 충진됨에 따라, 마찬가지로 멤스 칩(10)의 멤브레인(28)에 언더필 재료(36)가 전혀 묻지 않게 되어, 멤브레인(28)의 음파 감지 기능이 원할하게 유지될 수 있다.
10 : 멤스 칩 11 : 본딩패드
12 : 에이직 칩 14 : 외부 본딩패드
18 : 내부 본딩패드 20 : 기판
22 : 전도성패턴 24 : 와이어
26 : 범프볼 또는 플립칩 28 : 멤브레인
30 : 메탈쉴드체 32 : 관통홀
34 : 어코스틱 실링 36 : 언더필 재료
40 : 구리 필러 42 : 보호댐
44 : 내부 더미범프 46 : 외부 더미범프
48 : 알루미늄 스터드 50 : 분배용 댐
52 : 언더필 재료 유도구 54 : 보호커버
56 : 보호댐

Claims (7)

  1. 기판(20)상에 부착되는 에이직 칩(12)과, 에이직 칩(12)상에 적층 부착되는 멤스 칩(10)과, 멤스 칩(10)의 중앙부에 부착된 음파 감지용 멤브레인(28)을 포함하는 반도체 패키지에 있어서,
    상기 에이직 칩(12)의 상면 테두리 영역에 형성된 내부 본딩패드(18)들에 소정 높이로 성장시킨 구리 필러(40)와;
    상기 멤브레인(28)의 바깥쪽 위치에서, 상기 에이직 칩(12)의 상면에 일체로 형성되는 링 형태의 보호댐(42)과;
    상기 멤스 칩(10)과 에이직 칩(12) 간의 갭 공간 내에 충진되어, 보호댐(42)의 외경부까지 채워지는 언더필 재료(36);
    로 구성되고,
    상기 멤스 칩(10)의 본딩패드(11)들에는 에이직 칩(12)의 구리 필러(40)와 통전 가능하게 접합되는 알루미늄 스터드(48)가 일체로 형성된 것을 특징으로 하는 반도체 패키지.
  2. 기판(20)상에 부착되는 에이직 칩(12)과, 에이직 칩(12)상에 적층 부착되는 멤스 칩(10)과, 멤스 칩(10)의 중앙부에 부착된 음파 감지용 멤브레인(28)을 포함하는 반도체 패키지에 있어서,
    상기 에이직 칩(12)의 상면 테두리 영역에 형성된 내부 본딩패드(18)들에 소정 높이로 성장시킨 구리 필러(40)와;
    상기 멤스 칩(10)의 저면 테두리 영역에 형성된 본딩패드(11)와 상기 멤브레인(28) 사이 영역에서 멤스 칩(10)의 저면에 일체로 형성되는 링 형태의 보호댐(42)과;
    상기 에이직 칩(12)의 상면에 성장 형성되되, 구리필러(40)의 안쪽 위치에서 보호댐(42)이 삽입되는 간격을 가지면서 동심원 구조로 성장 형성되는 내부 더미범프(44) 및 외부 더미범프(46)와;
    상기 멤스 칩(10)과 에이직 칩(12) 간의 갭 공간 내에 충진되어, 외부 더미범프(46)의 외경부까지 채워지는 언더필 재료(36);
    로 구성되고,
    상기 멤스 칩(10)의 본딩패드(11)들에는 에이직 칩(12)의 구리 필러(40)와 통전 가능하게 접합되는 알루미늄 스터드(48)가 일체로 형성된 것을 특징으로 하는 반도체 패키지.
  3. 삭제
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 에이직 칩(12)은 그 일측부가 멤스 칩(10)에 비하여 더 길게 연장 형성된 것으로 채택되고, 연장 부위의 상면에는 기판(20)의 전도성패턴(22)과 와이어(24)로 본딩되는 외부 본딩패드(14)가 더 형성된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 기판(20)상의 와이어 본딩이 이루어지는 전도성패턴(22)의 바깥쪽 위치에는 언더필 재료(36)의 충진공간 확보를 위한 분배용 댐(50)이 더 형성된 것을 특징으로 하는 반도체 패키지.
  6. 청구항 2에 있어서,
    상기 외부 더미범프(46)의 구간중 언더필 재료(36)가 최초 충진되는 곳의 반대쪽 위치에는 언더필 재료 유도구(52)가 관통 형성된 것을 특징으로 하는 반도체 패키지.
  7. 기판(20)상에 부착되는 에이직 칩(12)과, 에이직 칩(12)상에 적층 부착되는 멤스 칩(10)과, 멤스 칩(10)의 중앙부에 부착된 음파 감지용 멤브레인(28)과, 상기 에이직 칩(12)의 본딩패드와 멤스 칩(10)의 본딩패드간에 연결되는 입출력수단(26)을 포함하는 반도체 패키지에 있어서,
    상기 에이직 칩(12)의 상면과 멤스 칩(10)의 저면 사이의 갭 공간내에 부착되되, 상기 멤브레인(28)쪽으로 흐르는 언더필 재료(36)를 차단하도록 멤브레인(28)의 바깥쪽 위치에 부착되는 보호커버(54) 또는 보호댐(56)을 더 포함하되,
    상기 보호커버(54)는 U자형으로 이루어져, 그 하단이 에이직 칩(12)의 상면에 지지되는 동시에 그 상단이 멤스 칩(10)의 저면에 지지되도록 부착되는 것을 특징으로 하는 반도체 패키지.
KR1020100010867A 2010-02-05 2010-02-05 반도체 패키지 KR101099582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100010867A KR101099582B1 (ko) 2010-02-05 2010-02-05 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010867A KR101099582B1 (ko) 2010-02-05 2010-02-05 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110091158A KR20110091158A (ko) 2011-08-11
KR101099582B1 true KR101099582B1 (ko) 2011-12-28

Family

ID=44928639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010867A KR101099582B1 (ko) 2010-02-05 2010-02-05 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101099582B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508652B2 (en) 2020-05-20 2022-11-22 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2602746C2 (ru) 2013-06-28 2016-11-20 ИНТЕЛ АйПи КОРПОРЕЙШН Микроэлектромеханическая система (mems) на специализированной интегральной схеме (asic)
US10125012B2 (en) * 2013-08-27 2018-11-13 Infineon Technologies Ag MEMS device
CN107706118A (zh) * 2017-09-07 2018-02-16 维沃移动通信有限公司 一种芯片封装方法及芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022317A (ja) 1998-07-02 2000-01-21 Ibiden Co Ltd プリント配線板およびその製造方法
JP2003158215A (ja) 2001-11-21 2003-05-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2005157115A (ja) 2003-11-27 2005-06-16 Ibiden Co Ltd Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022317A (ja) 1998-07-02 2000-01-21 Ibiden Co Ltd プリント配線板およびその製造方法
JP2003158215A (ja) 2001-11-21 2003-05-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2005157115A (ja) 2003-11-27 2005-06-16 Ibiden Co Ltd Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508652B2 (en) 2020-05-20 2022-11-22 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20110091158A (ko) 2011-08-11

Similar Documents

Publication Publication Date Title
US9593009B2 (en) Apparatus comprising and a method for manufacturing an embedded MEMS device
US8969120B2 (en) Two-stage packaging method of image sensors
KR100636580B1 (ko) 반도체 가속도 센서 장치 및 그것을 제조하는 방법
US9299671B2 (en) Integrated CMOS back cavity acoustic transducer and the method of producing the same
JP2016213466A5 (ko)
US20160340175A1 (en) Method of lower profile mems package with stress isolations
US9184138B2 (en) Semiconductor integrated device with mechanically decoupled active area and related manufacturing process
US20150102478A1 (en) Semiconductor packages and methods for forming semiconductor package
CN110006580B (zh) 集成电路芯片的堆叠和电子器件
US10435290B2 (en) Wafer level package for a MEMS sensor device and corresponding manufacturing process
US20170110416A1 (en) Chip package having a protection piece compliantly attached on a chip sensing surface
US10903156B2 (en) Electronic device with stud bumps
US9527727B2 (en) Packages for semiconductor devices and methods for assembling same
KR101099582B1 (ko) 반도체 패키지
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
JP2006156436A (ja) 半導体装置及びその製造方法
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
US20120056279A1 (en) Package structure having mems element and fabrication method thereof
CN105374778A (zh) 晶片封装体及其制造方法
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
CN208924505U (zh) 芯片的封装结构和麦克风
KR20170083580A (ko) Mems 트랜스듀서 패키지들의 제조시 사용된 리드 프레임 기반 칩 캐리어
KR20170076736A (ko) 몰딩된 스페이서를 가지는 마이크로폰 패키지
US8686547B1 (en) Stack die structure for stress reduction and facilitation of electromagnetic shielding
US8836098B1 (en) Surface mount semiconductor device with solder ball reinforcement frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 9