JP2006156436A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006156436A
JP2006156436A JP2004340041A JP2004340041A JP2006156436A JP 2006156436 A JP2006156436 A JP 2006156436A JP 2004340041 A JP2004340041 A JP 2004340041A JP 2004340041 A JP2004340041 A JP 2004340041A JP 2006156436 A JP2006156436 A JP 2006156436A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
conductor layer
semiconductor device
hole
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004340041A
Other languages
English (en)
Other versions
JP4528100B2 (ja
Inventor
Naoyuki Koizumi
直幸 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004340041A priority Critical patent/JP4528100B2/ja
Priority to US11/274,336 priority patent/US20060108666A1/en
Priority to EP05257092A priority patent/EP1662566A3/en
Publication of JP2006156436A publication Critical patent/JP2006156436A/ja
Application granted granted Critical
Publication of JP4528100B2 publication Critical patent/JP4528100B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K

Abstract

【課題】 製造に係る期間の短縮及びコストの低減を図ると共に、製品としての信頼性の向上に寄与することができる「半導体装置及びその製造方法」を提供すること。
【解決手段】 機能素子が作り込まれた半導体基板１１の一方の面に、絶縁層１２を介して導体層１３を形成した後、半導体基板１１の所定の箇所にスルーホールＴＨ１を形成する。さらに、半導体基板の他方の面に支持シートを張り付け、導体層１３と支持シート上とをワイヤ１４により接続し、導体層１３、ワイヤ１４及びスルーホールＴＨ１が形成されている部分を樹脂１６で封止した後、支持シートを除去する。さらに、半導体基板１１の他方の面から露出しているワイヤ１４の端部１４ａ上に導体層１５を形成する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に係り、特に、機能素子（デバイス）が作り込まれている半導体チップの上下の電気的導通をとるのに適応された構造を有する半導体装置及びその製造方法に関する。
なお、以下の記述において「半導体チップ」とは、特に定義していない限り、半導体ウエハから切断分離された後の個々のデバイスを指すのはもちろんのこと、半導体ウエハに作り込まれていて未だ切断分離される前の状態にある個々の機能素子（半導体素子）をも指すものとする。
近年、電子機器や装置の小型化の要求に伴い、それに用いられる半導体装置の小型化及び高密度化が図られている。このため、半導体装置の形状を個々の半導体チップの形状に極力近づけることで小型化を図るようにした、ＣＳＰ（チップサイズパッケージ）等の半導体装置が開発され、製造されている。また、半導体チップを多層的に積み重ねて更なる高密度化を図るようにしたスタックドＣＳＰ等の半導体装置も実用化されている。典型的なスタックドＣＳＰでは、例えば、２個の半導体チップを積み重ねてポリイミド樹脂等の絶縁性基板上に搭載し、各チップの端子と基板上の端子をワイヤボンディングで接続し、さらにワイヤ及び各チップを樹脂で封止し、裏面はＢＧＡ（ボールグリッドアレイ）型の端子構造となっている。この構造では、パッケージ内でチップ搭載エリアの周囲に、基板上の端子とワイヤボンディングするための余分なスペースを必要とする。
また、半導体素子（デバイス）を内蔵した半導体装置をインターポーザとして用いる場合、このインターポーザに搭載される別の半導体チップもしくは電子部品と、このインターポーザを実装するための基板（マザーボード、プリント配線板等）、あるいはこのインターポーザの下に配置される別の半導体チップ等とは、当該インターポーザを介して相互に電気的に接続される必要がある。つまり、当該インターポーザ（半導体装置）は、その上下の電気的導通をとれるような構造を有していなければならない。
従来、このような上下の電気的導通をとるための手段として、典型的にめっきで充填されたスルーホールが用いられていた。これは、インターポーザの所定の位置に上下方向に形成されたスルーホール（に充填された導体）を介して両面の電気的導通を図るものである。かかる電気的導通をとるための方法としては、従来より種々の方法が提案されている。
その一つの方法として、シリコン（Ｓｉ）インターポーザの場合を例にとると、従来のプロセスでは、表面側に機能素子（デバイス）が作り込まれたシリコンウエハの表面にビアホールを形成する工程、ビアホール内及びウエハ表面に絶縁層（例えば、ＣＶＤ法によるシリコン窒化膜等）を形成する工程、絶縁層上にシード層を形成し、さらに銅（Ｃｕ）めっきによりビアホール内を充填する工程、ウエハ表面を平坦化する工程、ウエハ表面に支持体を貼り付ける工程、ウエハ裏面を研磨して導体（Ｃｕ）を露出させる工程、露出した導体（Ｃｕ）以外の領域を絶縁層（例えば、ＣＶＤ法によるシリコン窒化膜等）で被覆し、該導体上に金属バンプを形成する工程、支持体を除去する工程などを経て、インターポーザ（半導体装置）の上下間の電気的導通をとっていた。つまり、ウエハ表面に対して行う一連の処理とウエハ裏面に対して行う一連の処理を必要とし、比較的多くの工程数を要していた。
かかるプロセスに関連した技術は、例えば、特許文献１にも記載されている。
特開２００４−２２１２４０号公報
上述したように従来の技術では、半導体素子（デバイス）を内蔵した半導体装置をインターポーザとして用いる場合、その上下の電気的導通をとる必要があり、そのための典型的な手段としてめっきで充填されたスルーホールが用いられていた。そして、これを実現する方法として、上記のようにウエハ表面に対する一連の処理を行い、さらにウエハ裏面に対する一連の処理を行う必要があった。つまり、比較的多くの工程数を必要としていた。
このため、製造に係る期間が相対的に長くなり、ひいてはコストアップを招くといった課題があった。
また、上記の一連の処理工程のうち幾つかの工程においては比較的高温の温度が印加される（例えば、ＣＶＤ法によるシリコン窒化膜等の絶縁層の形成時には３００℃以上となる）ため、基板内に作り込まれているデバイスに影響を及ぼすおそれ、例えば、デバイス中の特性が損なわれるといった可能性があった。これは、製品（半導体装置）としての信頼性の低下につながり、改善の余地がある。
本発明は、かかる従来技術における課題に鑑み創作されたもので、製造に係る期間の短縮及びコストの低減を図ると共に、製品としての信頼性の向上に寄与することができる半導体装置及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、半導体基板内に作り込まれた機能素子に電気的に接続されて該半導体基板の一方の面に形成された第１の導体層と、前記半導体基板の他方の面に形成された第２の導体層とが、前記半導体基板の所定の箇所に形成されたスルーホールを介してボンディングワイヤにより接続され、前記半導体基板の一方の面の、少なくとも前記第１の導体層、ボンディングワイヤ及びスルーホールが形成されている部分が、封止樹脂で覆われていることを特徴とする半導体装置が提供される。
また、本発明の他の形態によれば、上記の形態に係る半導体装置の製造方法が提供される。その一形態に係る半導体装置の製造方法は、機能素子が作り込まれた半導体基板の一方の面に、絶縁層を介して、前記機能素子に電気的に接続される第１の導体層を形成する工程と、前記半導体基板の所定の箇所にスルーホールを形成する工程と、前記半導体基板の他方の面に支持シートを張り付ける工程と、前記絶縁層上の前記第１の導体層と前記スルーホール内の前記支持シートとをボンディングワイヤにより接続する工程と、前記半導体基板の一方の面の、少なくとも前記第１の導体層、ボンディングワイヤ及びスルーホールが形成されている部分を、樹脂により封止する工程と、前記支持シートを除去する工程と、前記半導体基板の他方の面から露出している前記ボンディングワイヤの端部上に第２の導体層を形成する工程とを含むことを特徴とする。
本発明に係る半導体装置及びその製造方法によれば、従来技術に見られたような長い工程（ウエハ表面に対する一連の処理及びウエハ裏面に対する一連の処理）を必要とすることなく、単に、半導体基板の所定の箇所にスルーホールを形成し、このスルーホールを介して両面（第１の導体層と第２の導体層の間）をワイヤで接続するだけで、上下の電気的導通をとることができる。つまり、従来技術に比して製造工程が簡略化されるので、製造に係る期間の短縮化とそれに伴うコストの低減化を図ることができる。
また、本発明の好適な実施形態に関連して後述するように、各工程を通して比較的低温の温度（例えば、ワイヤ等を封止する材料として用いるエポキシ系樹脂等を硬化する際に印加する温度は高々２００℃程度）しか印加されないため、基板内に作り込まれている機能素子に影響を及ぼすことなく、所望の半導体装置を作製することができる。これは、最終的な製品（半導体装置）としての信頼性の向上に寄与するものである。
また、本発明の更に他の形態によれば、機能素子が作り込まれた半導体基板の一方の面に、前記機能素子に電気的に接続される第１の導体層を形成すると共に、前記半導体基板の他方の面に、絶縁層を介して、該絶縁層の所定の箇所に形成された開口部を覆うようにして導体パターンを形成する工程と、前記半導体基板の、前記絶縁層の開口部の領域に対応する箇所に、スルーホールを形成する工程と、前記半導体基板上の前記第１の導体層と前記スルーホール内の前記導体パターンとをボンディングワイヤにより接続する工程と、前記半導体基板の一方の面の、少なくとも前記第１の導体層、ボンディングワイヤ及びスルーホールが形成されている部分を、樹脂により封止する工程と、前記半導体基板の他方の面から露出している前記導体パターン上に第２の導体層を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
この形態に係る半導体装置の製造方法によれば、上記の形態に係る半導体装置の製造方法と比べて、半導体基板の他方の面に支持シートを張り付ける工程とこの支持シートを除去する工程が不要となるので、製造工程を更に簡略化することができ、より一層の製造期間の短縮化及びコストの低減化を図ることが可能となる。
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る半導体装置の構成を断面図の形態で模式的に示したものである。
本実施形態に係る半導体装置１０は、基本的には、図示のようにシリコン（Ｓｉ）基板１１の所定の箇所に形成されたスルーホールＴＨ１を介してその上下をワイヤボンディングで接続した構成を有しており、さらに、保護膜から露出しているパッド（導体層）もしくは外部接続端子を介して、後述するように必要に応じて多層的に積み重ねたり、あるいは別のチップ部品や半導体装置等を搭載できるようにしたことを特徴としている。
シリコン基板１１は、後述するように、複数の機能素子（デバイス）が予め作り込まれたシリコンウエハを最終的に個々のチップ単位に分割したときの当該ウエハの一部分に相当する。このシリコン基板１１の一方の面（図示の例では、上側の面）には、絶縁層（保護膜）としてのパッシベーション膜１２が形成され、さらにこのパッシベーション膜１２上の所定の位置にパッド１３が形成されている。この所定の位置は、シリコン基板１１内に作り込まれているデバイスの電極（図示せず）の位置に対応し、各パッド１３はそれぞれ対応する電極に電気的に接続されている。
パッド１３にはボンディングワイヤ１４の一端が接続されており、このボンディングワイヤ１４の他端（図中、バンプ状になっている端部１４ａ）は、シリコン基板１１に形成されたスルーホールＴＨ１内に導入され、シリコン基板１１の他方の面（図示の例では、下側の面）から露出している。そして、このボンディングワイヤ１４の端部１４ａ上にバリヤメタル層（導体層）１５が形成されている。従って、シリコン基板１１の両面（パッド１３とバリヤメタル層１５）は、スルーホールＴＨ１内のボンディングワイヤ１４を介して電気的導通がとられている。
また、シリコン基板１１の一方の面（上側の面）は、ボンディングワイヤ１４の近傍部分（パッド１３、スルーホールＴＨ１の領域を含む）を覆うようにして封止樹脂１６により封止されている。図示の例では、ワイヤ１４の近傍部分のみを封止しているが、シリコン基板１１の一方の面全体を封止樹脂１６で覆うようにしてもよい。また、シリコン基板１１の他方の面（下側の面）には、バリヤメタル層１５を露出させて全面を覆うように絶縁層（保護膜）としてのソルダレジスト層１７が形成され、さらに、このソルダレジスト層１７から露出しているバリヤメタル層１５上に外部接続端子としてのはんだボール１８が接合されている。
本実施形態に係る半導体装置１０を構成する各構成部材の材料や大きさ等については、プロセスに関連させて後で説明する。また、図１に示す例では、パッシベーション膜１２上のパッド１３はすべて封止樹脂１６で覆われた状態が示されているが、上述したように各パッド１３はシリコン基板１１内に作り込まれているデバイスの各電極に接続されているため、パッシベーション膜１２上に形成されるパッド１３のうち幾つかのパッド１３については、図１には示していないが封止樹脂１６で覆われずに露出した状態のものもある（図４参照）。
次に、第１の実施形態に係る半導体装置１０を製造する方法について、その製造工程の一例を示す図２及び図３を参照しながら説明する。なお、各図に示す断面構成では、図示の簡単化のため、その要部に関連する部分（スルーホールを介してその上下をワイヤボンディングで接続する部分）のみが示されている。
先ず最初の工程では（図２（ａ）参照）、複数の機能素子（デバイス）が作り込まれた半導体基板（シリコンウエハＷ）を用意する。例えば、所定の厚さ（１０〜７２５μｍ）を有するシリコンウエハに周知の方法により予め複数のデバイスを作り込んだものを用意し、デバイスが形成されている側の面に窒化シリコン（ＳｉＮ）やリンガラス（ＰＳＧ）等からなるパッシベーション膜１２を形成した後、このパッシベーション膜１２上で、各デバイス上に形成された各電極（図示せず）の位置に対応する部分に、それぞれ当該電極に接続されるアルミニウム（Ａｌ）のパッド１３をパターン形成し、さらにパッシベーション膜１２の所定の箇所に対応する部分を除去する（開口部ＯＰの形成）。この開口部ＯＰは、後の工程でスルーホールを形成する際の目安となる部分であり、これを形成すべき「所定の箇所」は、ウエハ内に作り込まれている各デバイスの機能素子が形成されていない部分に選定される。このようにして、表面が、図示のように所定の箇所に開口部ＯＰを有するパッシベーション膜１２で覆われ、且つパッシベーション膜１２上の所定の位置にパッド１３が露出したシリコンウエハＷが得られる。
次の工程では（図２（ｂ）参照）、シリコンウエハＷのパッシベーション膜１２が形成されている側の面に、開口部ＯＰを露出させてレジスト層（マスク）ＰＲを形成する。このレジスト層ＰＲの厚さは１〜１００μｍ程度であり、材料としては典型的にフォトレジスト（液状のもの、又はフィルム状のもの（ドライフィルム））が用いられる。例えば、液状のフォトレジストを用いた場合には、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経てレジスト層ＰＲを形成する。一方、ドライフィルムレジストを用いる場合には、典型的にレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造となっているので、表面洗浄→ラミネーション前処理（セパレータシート剥離）→大気中でのレジストラミネーション→露光→カバーシート剥離→現像の工程を経てレジスト層ＰＲを形成する。
次の工程では（図２（ｃ）参照）、レジスト層ＰＲ（図２（ｂ））をマスクとして、例えば、反応性イオンエッチング（ＲＩＥ）やＩＣＰプラズマ、スパッタエッチング等のドライエッチング法、あるいはウエットエッチングにより、シリコンウエハＷにスルーホールＴＨ１を形成する。つまり、シリコンウエハＷ内のデバイス形成領域において所定の箇所にスルーホールＴＨ１を形成する。
このとき、形成されるスルーホールＴＨ１の大きさは、シリコンウエハＷの厚さ（最終的に個々のチップ単位に分割されたときのチップ厚）と、後の工程でワイヤボンディングを行う際に「キャピラリ」をスペース的に余裕をもって挿入できるかどうかに依存して決定される。すなわち、キャピラリがスルーホールＴＨ１内に挿入されたときにその内壁部分（つまり、チップ部分）に接触しなければボンディングは可能であるが、キャピラリには種々の形状のものがあり、その断面形状は概して上部へ行くほど太くなるため、チップ厚とスルーホールＴＨ１の大きさとの間には自ずと限界がある。本実施形態では、これらの要因を加味して、チップ厚：１０〜７２５μｍに対し、形成するスルーホールＴＨ１の大きさを５０μｍ以上に選定している。
また、スルーホールＴＨ１の形状については、通常の「丸形」の他に、「長円」、「正方形」、「矩形（長方形）」など種々のバリエーションが可能である。さらに、スルーホールＴＨ１の配置についても、個々のチップの周囲の領域にのみスルーホールＴＨ１を配置した「ペリフェラル型」や、当該チップの領域にマトリクス状にスルーホールＴＨ１を配置した「エリアアレイ型」が可能である。
このようにしてシリコンウエハＷの所定の箇所にスルーホールＴＨ１を形成した後、例えば、アルカリ性溶液を用いてレジスト層（マスク）ＰＲを除去する。
次の工程では（図２（ｄ）参照）、シリコンウエハＷの裏面（パッド１３が露出している側と反対側の面）に支持シートＢＳを張り付ける。この支持シートＢＳには、例えば、一方の面に粘着性をもたせた導電性材料（アルミニウム（Ａｌ）、銅（Ｃｕ）など）からなるテープもしくはフィルムが用いられ、当該テープ／フィルムの粘着面をウエハＷ側に向けて張り付ける。かかる導電性テープ／フィルムに代えて、ポリイミド樹脂や各種の有機樹脂等からなる絶縁性フィルムを張り付けるようにしてもよい。あるいは、アルミ箔や銅箔などの金属箔を単に押し付けただけでもよい。
次の工程では（図２（ｅ）参照）、シリコンウエハＷに形成されたスルーホールＴＨ１の底面（支持シートＢＳ上）とパッシベーション膜１２上のパッド１３とをボンディングワイヤ１４で接続する（ワイヤボンディング）。これは、ボールボンディング法（超音波を併用した熱圧着法）を用いて行われる。すなわち、ワイヤボンダーのツール先端（中空部分にボンディング用の金（Ａｕ）線を保持したキャピラリ）をスルーホールＴＨ１内に挿入し、そのツール先端に溶製されたＡｕボールを、あらかじめ加熱された接合対象箇所に熱と圧力の下で生じる拡散と超音波振動による摩擦により接合させるものである。このときの加熱温度は、大体１５０℃〜２００℃程度である。
この場合、ボンディングワイヤ１４を接合する順序としては、先ずスルーホールＴＨ１の底面にボンディングし、次にパッド１３にボンディングする方法と、その逆の順序で、先ずパッド１３にボンディングし、次にスルーホールＴＨ１の底面にボンディングする方法の２通りが可能である。本工程では、前者の方法（スルーホールＴＨ１の底面→パッド１３の順序）に従っている。
次の工程では（図３（ａ）参照）、シリコンウエハＷのパッシベーション膜１２が形成されている側の面の、少なくともボンディングワイヤ１４、パッド１３及びスルーホールＴＨ１が形成されている部分を、封止樹脂１６により封止する。この樹脂封止は、モールディング用金型等の周知の手段を用いて行うことができ、封止樹脂１６の材料としては、密着力の高いエポキシ系樹脂やアクリル系樹脂等の熱硬化性樹脂が好適に用いられる。かかる樹脂を硬化する際に印加する温度は、大体２００℃程度である。なお、本工程では図示のようにワイヤ１４の近傍部分のみを封止樹脂１６で覆っているが、シリコンウエハＷの上側の面全体を封止樹脂１６で覆うようにしてもよい。
次の工程では（図３（ｂ）参照）、支持シートＢＳ（図３（ａ）を、剥離（テープ／フィルムの場合）やウエットエッチング（金属箔の場合）等により、除去する。これによって、シリコンウエハＷの裏面（パッド１３が形成されている側と反対側の面）からボンディングワイヤ１４の端部１４ａ（バンプ状になっているＡｕ部分）が露出する。
次の工程では（図３（ｃ）参照）、シリコンウエハＷの裏面から露出しているボンディングワイヤ１４の端部１４ａ（Ａｕ）上に、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきを施して２層構造（Ｎｉ／Ａｕ）のバリヤメタル層１５を形成する。
次の工程では（図３（ｄ）参照）、シリコンウエハＷの裏面に形成されたバリヤメタル層１５が露出するように全面（裏面）を覆ってソルダレジスト層１７を形成する。このソルダレジスト層１７は、図２（ｂ）の工程においてレジスト層（マスク）ＰＲを形成したときの処理と同様にして、フォトリソグラフィ技術により、形成することができる。
最後の工程では（図３（ｅ）参照）、ソルダレジスト層１７から露出しているバリヤメタル層（Ｎｉ／Ａｕめっき層）１５上に、外部接続端子として供されるはんだボール１８を搭載し、リフローにより接合する。この後、特に図示はしないが、ダイサー等により、シリコンウエハＷを切断して個々のチップ（半導体装置）単位に個片化する。以上の工程により、本実施形態に係る半導体装置１０が製造されたことになる。
以上説明したように、本実施形態に係る半導体装置１０（図１）及びその製造方法（図２、図３）によれば、従来技術に見られたような長い工程を必要とすることなく、単に、シリコン基板１１（シリコンウエハＷ）のデバイス形成領域内の所定の箇所にスルーホールＴＨ１を形成し、このスルーホールＴＨ１を介して両面（パッド１３とバリヤメタル層１５の間）をワイヤ１４で接続するだけで、上下の電気的導通をとることができる。つまり、従来技術に比して製造工程を簡略化することができるので、製造に係る期間の短縮化と、それに伴うコストの低減化を図ることができる。
また、本実施形態に係る製造方法では、各工程を通して比較的低温の温度しか印加されないため、基板１１（ウエハＷ）内に作り込まれている各デバイスに影響を及ぼすことなく、所望の半導体装置１０を作製することができる。すなわち、図２（ｅ）の工程においてワイヤ１４をパッド１３等に接合する際の加熱温度は大体１５０℃〜２００℃程度であり、図３（ａ）の工程においてワイヤ１４等を封止する材料として用いるエポキシ系樹脂等を硬化する際に印加する温度は高々２００℃程度であるため、従来技術に見られたような、ＣＶＤ法によるシリコン窒化膜等の絶縁膜の形成時に高温（３００℃以上）となることでデバイス中の特性が損なわれる可能性がある、といった不都合を解消することができる。このことは、最終的な製品（半導体装置１０）としての信頼性の向上に寄与するものである。
さらに、必要に応じて、本実施形態の半導体装置１０を、保護膜１２，１７から露出しているパッド１３もしくは外部接続端子１８を介して多層的に積み重ねることができる。この場合、積み重ねる各チップ（半導体装置１０）内のスルーホールＴＨ１を介してその両面をワイヤボンディングで接続するようにしているので、一般的なスタックドＣＳＰの場合と比べて、チップサイズが同じであれば全体的に小型化を図ることができる。すなわち、一般的なスタックドＣＳＰでは、パッケージ内でチップ搭載エリアの周囲に基板上の端子とワイヤボンディングするための余分なスペースを必要とするため、サイズが大型化する傾向にあるが、本実施形態に係る半導体装置１０では、そのような余分なスペースを必要としないので、全体的に小型化を図ることができる。
図４は、上述した実施形態に係る半導体装置１０（図１）の各種応用例を断面図の形態で模式的に示したものである。
先ず、図４（ａ）は、図１の実施形態に係る半導体装置１０を多層的に積み重ねて使用する場合の構成例（半導体装置２０）を示している。この構成例では、下側の半導体装置１０のパッド１３に上側の半導体装置１０の外部接続端子（はんだボール）１８を電気的に接続し、さらに、図示はしていないが両装置１０間にエポキシ系樹脂等のアンダーフィル樹脂を充填し、熱硬化させて両者を接着している。図示の例では、半導体装置１０を２層に積み重ねているが、積み重ねる層数は２層に限定されないことはもちろんである。すなわち、積層構造とすべき半導体装置に要求される機能に応じて、その積み重ねる層数を適宜選択することが可能である。
また、図４（ｂ）は、図１の実施形態に係る半導体装置１０に別のチップ部品を搭載して使用する場合の構成例（半導体装置３０）を示している。この構成例では、半導体装置１０（パッシベーション膜１２）上に、チップ部品１の裏面（電極２が形成されている側と反対側の面）を下にして接着剤等により固定化した後、チップ部品１の電極２と半導体装置１０のパッド１３とをボンディングワイヤ３により電気的に接続し、さらに、図示はしていないが全体（少なくとも、ワイヤ３等の導体部分が露出している部分）を覆うように樹脂封止している。
また、図４（ｃ）は、図１の実施形態に係る半導体装置１０（図１）を微小電気機械システム（ＭＥＭＳ：Micro Electro-Mechanical Systems）に適用した場合の構成例（半導体装置４０）を示している。この構成例では、半導体装置１０上に、稼動部分を有する機械／電気信号変換機能付きチップ部品５（例えば、医療機器、家電機器、計測器などに使用されているＭＥＭＳ製品）を搭載し、さらに、このチップ部品５の稼動部分を保護するためにキャップ６で封止している。
図５は本発明の第２の実施形態に係る半導体装置の構成を断面図の形態で模式的に示したものである。
この第２の実施形態に係る半導体装置１０ａは、第１の実施形態に係る半導体装置１０（図１）と同様に、本発明を特徴付ける構成（デバイス形成領域内の所定の箇所に形成されたスルーホールＴＨ２を介してその上下をワイヤボンディングで接続した構成）を含んでいる。
第１の実施形態の場合（図１）と比べて構成上異なる点は、パッシベーション膜１２が形成されている側の面（すなわち、シリコン基板１１に機能素子（デバイス）が作り込まれている側の面）が、第１の実施形態の場合（図１）とは上下反対側に配置され、ソルダレジスト層１７によって覆われている点である。このため、ボンディングワイヤ１４の一端が接続されるパッド１３は、シリコン基板１１上に直接形成されており、また、ボンディングワイヤ１４の他端（端部１４ａ）は、スルーホールＴＨ２の開口部領域を含むようにパッシベーション膜１２上に形成された導体層１３ａを介して、バリヤメタル層１５に電気的に接続されている。他の構成については、第１の実施形態の場合（図１）と基本的に同じであるので、その説明は省略する。
以下、本実施形態に係る半導体装置１０ａを製造する方法について、その製造工程の一例（一部分）を示す図６を参照しながら説明する。第１の実施形態の場合（図２、図３）と同様に、図示の断面構成は要部に関連する部分（スルーホールを介してその上下をワイヤボンディングで接続する部分）のみを示している。
先ず最初の工程では（図６（ａ）参照）、上述した図２（ａ）の工程で行った処理と同様にして、複数の機能素子（デバイス）が作り込まれたシリコンウエハＷを用意する。すなわち、所定の厚さ（１０〜７２５μｍ）を有するシリコンウエハに周知の方法により予め複数のデバイスを作り込んだものを用意し、デバイスが形成されている側の面に窒化シリコン（ＳｉＮ）等からなるパッシベーション膜１２を形成した後、このパッシベーション膜１２の所定の箇所に対応する部分を除去する（開口部ＯＰの形成）。この開口部ＯＰは、後の工程でスルーホールを形成する際の目安となるもので、これを形成すべき「所定の箇所」は、ウエハ内に作り込まれている各デバイスの機能素子が形成されていない部分に選定される。さらに、パッシベーション膜１２上に、開口部ＯＰの領域と、各デバイス上に形成された各電極（図示せず）の位置に対応する部分とを含むようにして、例えば、アルミニウム（Ａｌ）の導体層１３ａをパターン形成し、パッシベーション膜１２が形成されている側と反対側の面（シリコンウエハＷ上）には、同様にしてパッド１３をパターン形成する。
次の工程では（図６（ｂ）参照）、上述した図２（ｂ）の工程で行った処理と同様にして、シリコンウエハＷのパッド１３が形成されている側の面に、パッシベーション膜１２の開口部ＯＰの領域に対応する部分を露出させてレジスト層（マスク）ＰＲを１〜１００μｍ程度の厚さに形成する。
次の工程では（図６（ｃ）参照）、上述した図２（ｃ）の工程で行った処理と同様にして、レジスト層ＰＲ（図６（ｂ））をマスクとして、ドライエッチングやウエットエッチング等により、シリコンウエハＷにスルーホールＴＨ２（図示の形態では、導体層１３ａに達する「ビアホール」）を形成する。形成されるスルーホールＴＨ２の大きさ、形状及びその配置については、上述した第１の実施形態の場合と同様である。このようにしてシリコンウエハＷ内のデバイス形成領域において所定の箇所にスルーホールＴＨ２を形成した後、アルカリ性溶液を用いてレジスト層（マスク）ＰＲを除去する。
次の工程では（図６（ｄ）参照）、上述した図２（ｅ）の工程で行った処理と同様にして、ボールボンディング法により、シリコンウエハＷに形成されたスルーホールＴＨ２の底面（導体層１３ａ上）とシリコンウエハＷ上のパッド１３とをボンディングワイヤ１４で接続する。ボンディングワイヤ１４を接合する順序にについては、上述した第１の実施形態の場合と同様である。
次の工程では（図６（ｅ）参照）、上述した図３（ａ）の工程で行った処理と同様にして、シリコンウエハＷのパッド１３が形成されている側の面の、少なくともボンディングワイヤ１４、パッド１３及びスルーホールＴＨ２が形成されている部分を、封止樹脂１６により封止する。あるいは、シリコンウエハＷの上側の面全体を封止樹脂１６で覆うようにしてもよい。
この後の工程については特に図示はしないが、上述した図３（ｃ）〜（ｅ）の工程で行った処理と同様にして、シリコンウエハＷの裏面（パッシベーション膜１２）から露出している導体層１３ａ上にバリヤメタル層１５を形成し、このバリヤメタル層１５が露出するように全面（裏面）を覆ってソルダレジスト層１７を形成し、さらにソルダレジスト層１７から露出しているバリヤメタル層１５上にはんだボール（外部接続端子）１８を接合した後、シリコンウエハＷをダイシングして個々のチップ（半導体装置）単位に個片化する。以上の工程により、第２の実施形態に係る半導体装置１０ａが得られる。
この第２の実施形態に係る半導体装置１０ａ（図５）及びその製造方法（図６）によれば、第１の実施形態の場合（図１〜図３）と比べて、シリコンウエハＷの裏面に支持シートＢＳを張り付ける処理（図２（ｄ）の工程）及びそれを除去する処理（図３（ｂ）の工程）が不要となるので、全体的に製造工程を簡略化することができる。これによって、より一層の製造期間の短縮化及びコストの低減化を図ることが可能となる。他の利点については、第１の実施形態の場合と同様である。
また、ボンディングワイヤ１４の端部１４ａは、第１の実施形態（図１）ではシリコン基板１１の下側の面から露出しているバリヤメタル層１５に直接接続されているが、この第２の実施形態（図５）ではスルーホールＴＨ２の開口部領域を含むようにパッシベーション膜１２上に形成された導体層１３ａを介してバリヤメタル層１５に接続されているため、上下間の気密性を保持することができる。この特徴的な構成は、ＭＥＭＳ（微小電気機械システム）に応用した場合に特に有効である。
図７は、第２の実施形態に係る半導体装置１０ａ（図５）の各種応用例を断面図の形態で模式的に示したものである。図中、（ａ）〜（ｃ）にそれぞれ示す半導体装置２０ａ、半導体装置３０ａ及び半導体装置４０ａの構成は、基本的には、図４（ａ）〜（ｃ）にそれぞれ示した半導体装置２０、半導体装置３０及び半導体装置４０の構成と同じである。よって、その構成に係る説明は省略する。但し、図７（ｃ）に示す構成例（ＭＥＭＳ製品５を搭載した半導体装置４０ａ）では、図４（ｃ）に示した構成例（ＭＥＭＳ製品５を搭載した半導体装置４０）とは違い、上記の特徴的な構成により気密封止が可能である。
図８は本発明の第３の実施形態に係る半導体装置の構成を断面図の形態で模式的に示したものである。
この第３の実施形態に係る半導体装置５０は、上述した第１、第２の実施形態に係る半導体装置１０，１０ａ（図１、図５）と同様に、本発明を特徴付ける構成（デバイス形成領域内の所定の箇所に形成されたスルーホールＴＨ３、ＴＨ４、ＴＨ５を介してその上下をワイヤボンディングで接続した構成）を含んでいる。
第１、第２の実施形態の場合（図１、図５）と比べて構成上異なる点は、２つの半導体チップ（半導体装置１０ｂ、半導体装置１０ｃ）が接着層５１を介して２層に積み重ねられている点である。下側のチップ（半導体装置１０ｂ）の構成については、基本的に第２の実施形態の場合（図５）と同じである。図８に示す構成例では、上側のチップ１０ｃと下側のチップ１０ｂは、スルーホールＴＨ４内のボンディングワイヤ１４を介してその上下（上側のパッド１３と下側のパッド１３）が接続されると共に、スルーホールＴＨ５内のボンディングワイヤ１４を介してその上下（上側のパッド１３と下側の導体層１３ａ）が接続されている。また、下側のチップ１０ｂは、スルーホールＴＨ３内のボンディングワイヤ１４を介してその上下（パッド１３と導体層１３ａ）が接続されている。
本発明の第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。 図１の半導体装置の製造方法の工程（その１）を示す断面図である。 図２の製造工程に続く工程（その２）を示す断面図である。 図１の半導体装置の各種応用例を示す断面図である。 本発明の第２の実施形態に係る半導体装置の構成を模式的に示す断面図である。 図５の半導体装置の製造方法の工程（一部分）を示す断面図である。 図５の半導体装置の各種応用例を示す断面図である。 本発明の第３の実施形態に係る半導体装置の構成を模式的に示す断面図である。
符号の説明
１０，１０ａ，１０ｂ，１０ｃ…半導体装置（チップ）、
１１…シリコン基板（半導体基板）、
１２…パッシベーション膜（絶縁層／保護膜）、
１３…パッド（導体層）、
１３ａ…導体層、
１４…ボンディングワイヤ、
１４ａ…ボンディングワイヤの端部、
１５…バリヤメタル層（導体層）、
１６…封止樹脂、
１７…ソルダレジスト層（絶縁層／保護膜）、
１８…はんだボール（外部接続端子）、
２０，２０ａ，３０，３０ａ，４０，４０ａ，５０…半導体装置、
ＢＳ…支持シート、
ＰＲ…レジスト層（マスク）、
ＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４，ＴＨ５…スルーホール、
Ｗ…シリコンウエハ（半導体ウエハ）。

Claims (9)

  1. 半導体基板内に作り込まれた機能素子に電気的に接続されて該半導体基板の一方の面に形成された第１の導体層と、前記半導体基板の他方の面に形成された第２の導体層とが、前記半導体基板の所定の箇所に形成されたスルーホールを介してボンディングワイヤにより接続され、前記半導体基板の一方の面の、少なくとも前記第１の導体層、ボンディングワイヤ及びスルーホールが形成されている部分が、封止樹脂で覆われていることを特徴とする半導体装置。
  2. 前記半導体基板の他方の面に、前記第２の導体層を露出させて保護膜が形成され、該保護膜から露出している第２の導体層上に外部接続端子が接合されていることを特徴とする請求項１に記載の半導体装置。
  3. 請求項２に記載の半導体装置が、所要個数、前記第１の導体層及び前記外部接続端子を介して電気的に接続されて積層されていることを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置に、チップ部品が前記第１の導体層に電気的に接続されて搭載されていることを特徴とする半導体装置。
  5. 請求項２に記載の半導体装置に、稼動部分を有する機械／電気信号変換機能付きチップ部品が搭載され、さらに該チップ部品の稼動部分を保護するためのキャップにより封止されていることを特徴とする半導体装置。
  6. 機能素子が作り込まれた半導体基板の一方の面に、絶縁層を介して、前記機能素子に電気的に接続される第１の導体層を形成する工程と、
    前記半導体基板の所定の箇所にスルーホールを形成する工程と、
    前記半導体基板の他方の面に支持シートを張り付ける工程と、
    前記絶縁層上の前記第１の導体層と前記スルーホール内の前記支持シートとをボンディングワイヤにより接続する工程と、
    前記半導体基板の一方の面の、少なくとも前記第１の導体層、ボンディングワイヤ及びスルーホールが形成されている部分を、樹脂により封止する工程と、
    前記支持シートを除去する工程と、
    前記半導体基板の他方の面から露出している前記ボンディングワイヤの端部上に第２の導体層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 機能素子が作り込まれた半導体基板の一方の面に、前記機能素子に電気的に接続される第１の導体層を形成すると共に、前記半導体基板の他方の面に、絶縁層を介して、該絶縁層の所定の箇所に形成された開口部を覆うようにして導体パターンを形成する工程と、
    前記半導体基板の、前記絶縁層の開口部の領域に対応する箇所に、スルーホールを形成する工程と、
    前記半導体基板上の前記第１の導体層と前記スルーホール内の前記導体パターンとをボンディングワイヤにより接続する工程と、
    前記半導体基板の一方の面の、少なくとも前記第１の導体層、ボンディングワイヤ及びスルーホールが形成されている部分を、樹脂により封止する工程と、
    前記半導体基板の他方の面から露出している前記導体パターン上に第２の導体層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  8. さらに、前記半導体基板の他方の面に、前記第２の導体層を露出させて保護膜を形成する工程と、
    前記保護膜から露出している第２の導体層上に外部接続端子を接合した後、個々のチップ単位に個片化する工程とを含むことを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。
  9. 前記スルーホールを形成する箇所は、前記半導体基板内で前記機能素子が形成されていない部分に選定されることを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。
JP2004340041A 2004-11-25 2004-11-25 半導体装置及びその製造方法 Expired - Fee Related JP4528100B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004340041A JP4528100B2 (ja) 2004-11-25 2004-11-25 半導体装置及びその製造方法
US11/274,336 US20060108666A1 (en) 2004-11-25 2005-11-16 Semiconductor device and method of fabricating the same
EP05257092A EP1662566A3 (en) 2004-11-25 2005-11-17 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004340041A JP4528100B2 (ja) 2004-11-25 2004-11-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006156436A true JP2006156436A (ja) 2006-06-15
JP4528100B2 JP4528100B2 (ja) 2010-08-18

Family

ID=36061353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340041A Expired - Fee Related JP4528100B2 (ja) 2004-11-25 2004-11-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20060108666A1 (ja)
EP (1) EP1662566A3 (ja)
JP (1) JP4528100B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546174A (ja) * 2005-05-19 2008-12-18 マイクロン テクノロジー， インク． 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム
JP2009506539A (ja) * 2005-08-24 2009-02-12 マイクロン テクノロジー， インク． マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
JP2009135193A (ja) * 2007-11-29 2009-06-18 Powertech Technology Inc シリコンスルーホールを有する半導体チップ装置及びその製造方法
JP2009135423A (ja) * 2007-11-09 2009-06-18 Denso Corp 半導体装置
JP2010045131A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2011096851A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器
US8053909B2 (en) 2005-04-08 2011-11-08 Micron Technology, Inc. Semiconductor component having through wire interconnect with compressed bump
US8120167B2 (en) 2006-04-24 2012-02-21 Micron Technology, Inc. System with semiconductor components having encapsulated through wire interconnects (TWI)
US8193646B2 (en) 2005-12-07 2012-06-05 Micron Technology, Inc. Semiconductor component having through wire interconnect (TWI) with compressed wire
JP2016174129A (ja) * 2015-03-18 2016-09-29 浜松ホトニクス株式会社 光検出装置
JP2018074163A (ja) * 2016-11-03 2018-05-10 オプティツ インコーポレイテッド スクリーン下のセンサ組立体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573125B2 (en) * 2005-06-14 2009-08-11 Micron Technology, Inc. Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods
JP5237607B2 (ja) * 2007-10-25 2013-07-17 新光電気工業株式会社 基板の製造方法
US8097921B2 (en) * 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
US8063475B2 (en) * 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US20100081279A1 (en) * 2008-09-30 2010-04-01 Dupont Air Products Nanomaterials Llc Method for Forming Through-base Wafer Vias in Fabrication of Stacked Devices
US8916473B2 (en) 2009-12-14 2014-12-23 Air Products And Chemicals, Inc. Method for forming through-base wafer vias for fabrication of stacked devices
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
TWI509712B (zh) * 2012-01-20 2015-11-21 Dawning Leading Technology Inc 晶片尺寸封裝結構及其晶片尺寸封裝方法
US9401338B2 (en) * 2012-11-29 2016-07-26 Freescale Semiconductor, Inc. Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
JP6059074B2 (ja) * 2013-04-26 2017-01-11 アオイ電子株式会社 半導体装置の製造方法
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
KR102591697B1 (ko) * 2019-03-06 2023-10-20 에스케이하이닉스 주식회사 하이브리드 와이어 본딩 구조를 포함한 스택 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP2001044357A (ja) * 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
JP2001068621A (ja) * 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001308122A (ja) * 2000-04-18 2001-11-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2001332657A (ja) * 2000-05-19 2001-11-30 Nippon Micron Kk 半導体パッケージ
JP2003124154A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd シリコン基板の穴形成方法
JP2004055770A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
KR20010004547A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 스택 패키지 및 그의 제조방법
DE10056281B4 (de) * 2000-11-14 2006-04-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US6727115B2 (en) * 2001-10-31 2004-04-27 Hewlett-Packard Development Company, L.P. Back-side through-hole interconnection of a die to a substrate
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP2001068621A (ja) * 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001044357A (ja) * 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
JP2001308122A (ja) * 2000-04-18 2001-11-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2001332657A (ja) * 2000-05-19 2001-11-30 Nippon Micron Kk 半導体パッケージ
JP2003124154A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd シリコン基板の穴形成方法
JP2004055770A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053909B2 (en) 2005-04-08 2011-11-08 Micron Technology, Inc. Semiconductor component having through wire interconnect with compressed bump
US8546931B2 (en) 2005-05-19 2013-10-01 Micron Technology, Inc. Stacked semiconductor components having conductive interconnects
JP2008546174A (ja) * 2005-05-19 2008-12-18 マイクロン テクノロジー， インク． 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム
JP2009506539A (ja) * 2005-08-24 2009-02-12 マイクロン テクノロジー， インク． マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
US9129862B2 (en) 2005-08-24 2015-09-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8778732B2 (en) 2005-08-24 2014-07-15 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7968369B2 (en) 2005-08-24 2011-06-28 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8174101B2 (en) 2005-08-24 2012-05-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8193646B2 (en) 2005-12-07 2012-06-05 Micron Technology, Inc. Semiconductor component having through wire interconnect (TWI) with compressed wire
US9013044B2 (en) 2005-12-07 2015-04-21 Micron Technology, Inc. Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact
US8513797B2 (en) 2005-12-07 2013-08-20 Micron Technology, Inc. Stacked semiconductor component having through wire interconnect (TWI) with compressed wire
US8217510B2 (en) 2006-04-24 2012-07-10 Micron Technology, Inc. Semiconductor module system having stacked components with encapsulated through wire interconnects (TWI)
US8741667B2 (en) 2006-04-24 2014-06-03 Micron Technology, Inc. Method for fabricating a through wire interconnect (TWI) on a semiconductor substrate having a bonded connection and an encapsulating polymer layer
US8404523B2 (en) 2006-04-24 2013-03-26 Micron Technoloy, Inc. Method for fabricating stacked semiconductor system with encapsulated through wire interconnects (TWI)
US9018751B2 (en) 2006-04-24 2015-04-28 Micron Technology, Inc. Semiconductor module system having encapsulated through wire interconnect (TWI)
US8120167B2 (en) 2006-04-24 2012-02-21 Micron Technology, Inc. System with semiconductor components having encapsulated through wire interconnects (TWI)
US8581387B1 (en) 2006-04-24 2013-11-12 Micron Technology, Inc. Through wire interconnect (TWI) having bonded connection and encapsulating polymer layer
JP2010206235A (ja) * 2007-11-09 2010-09-16 Denso Corp 半導体装置
JP2009135423A (ja) * 2007-11-09 2009-06-18 Denso Corp 半導体装置
JP2009135193A (ja) * 2007-11-29 2009-06-18 Powertech Technology Inc シリコンスルーホールを有する半導体チップ装置及びその製造方法
JP2010045131A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8848075B2 (en) 2009-10-29 2014-09-30 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2011096851A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2016174129A (ja) * 2015-03-18 2016-09-29 浜松ホトニクス株式会社 光検出装置
JP2018074163A (ja) * 2016-11-03 2018-05-10 オプティツ インコーポレイテッド スクリーン下のセンサ組立体

Also Published As

Publication number Publication date
EP1662566A2 (en) 2006-05-31
EP1662566A3 (en) 2010-11-03
US20060108666A1 (en) 2006-05-25
JP4528100B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
JP4528100B2 (ja) 半導体装置及びその製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
JP3481444B2 (ja) 半導体装置及びその製造方法
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP5341337B2 (ja) 半導体装置及びその製造方法
JP2008187109A (ja) 積層型半導体装置とその製造方法
JPH1154649A (ja) 半導体装置およびその製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP2006310530A (ja) 回路装置およびその製造方法
KR102061342B1 (ko) 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
TWI550737B (zh) 晶片封裝體及其製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2005026363A (ja) 半導体装置とその製造方法
TW201606948A (zh) 晶片封裝體及其製造方法
KR101078359B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2012023409A (ja) 回路装置およびその製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4168494B2 (ja) 半導体装置の製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP2002231856A (ja) 半導体装置及びその製造方法
JP5170134B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4528100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees