JP2005026363A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2005026363A
JP2005026363A JP2003188503A JP2003188503A JP2005026363A JP 2005026363 A JP2005026363 A JP 2005026363A JP 2003188503 A JP2003188503 A JP 2003188503A JP 2003188503 A JP2003188503 A JP 2003188503A JP 2005026363 A JP2005026363 A JP 2005026363A
Authority
JP
Japan
Prior art keywords
organic resin
resin film
semiconductor
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003188503A
Other languages
English (en)
Inventor
Hideo Nakayoshi
英夫 中吉
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003188503A priority Critical patent/JP2005026363A/ja
Priority to US10/846,672 priority patent/US7071576B2/en
Publication of JP2005026363A publication Critical patent/JP2005026363A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体素子と半導体素子の周囲に形成された絶縁材料との熱膨張係数の違いにより生じる半導体素子への応力を低減し、機械的強度の弱い層間絶縁膜を有した半導体素子における層間絶縁膜の破壊及び膜剥がれを抑止する。
【解決手段】層間絶縁膜にポーラス状のＬｏｗ−ｋ膜３を用いて半導体チップ２を形成する。上記半導体チップ２の表面に、ポーラス状の有機樹脂膜５を形成する。また、１層以上のＣｕ配線を有したパッケージ基板６を形成する。そして、パッケージ基板６上にポーラス状の有機樹脂膜５を備えた半導体チップ２をフリップチップ方式により接続する。さらに、パッケージ基板６と半導体チップ２との間隙をアンダーフィル８により封止するようにしている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に半導体チップがパッケージングされた半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化及び高機能化が進むにつれて、上記半導体装置の内部に搭載される半導体素子の高速化及び微細化が進められている。また、半導体素子に微細な多層配線を形成することで、半導体素子の微細化が進められている。
【０００３】
ところが、この微細化により半導体素子が有する配線間の寄生容量が増加し、半導体素子の動作速度が低下してしまう。そこで配線間の寄生容量を低減するため、配線間の層間絶縁膜を低誘電率膜（Ｌｏｗ−ｋ膜）で構成する。これにより配線間の寄生容量を低減し、半導体素子の動作速度の低下を抑止している。
【０００４】
また、Ｌｏｗ−ｋ膜の誘電率をさらに低くするため、Ｌｏｗ−ｋ膜を例えばＳｉＯ２膜のような密度が高い膜ではなく、ポーラス状にしている。このようなポーラス状のＬｏｗ−ｋ膜を層間絶縁膜に使用することで、さらに配線間の寄生容量を低減でき、半導体素子の動作速度の低下を抑止することができる。
【０００５】
一方、近年高速化及び微細化に対応できる半導体パッケージとして、例えばフリップチップ型のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が普及している。これは、例えば高密度且つ多層配線を備えるパッケージ基板の上に、半導体素子の電極パッドを備える表面がパッケージ基板と向き合うように半導体素子を実装する。この実装は、例えばパッケージ基板と半導体素子とを半田バンプを用いたＣ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）技術により接続し、パッケージ基板と半導体素子との間隙をアンダーフィルにより封止する。
【０００６】
この種の関連技術として、低熱抵抗のフリップチップ型ＢＧＡが開示されている（特許文献１）。
【０００７】
【特許文献１】
特開２００１−２４４３６２号公報
【０００８】
【発明が解決しようとする課題】
ところが、半導体素子の層間絶縁膜にポーラス状のＬｏｗ−ｋ膜を用いた場合、Ｌｏｗ−ｋ膜の機械的強度が低下する。したがって、例えば前述したフリップチップ型のＢＧＡにおいて、パッケージ基板と半導体素子の表面が向き合って実装されているため、パッケージ基板と半導体素子との熱膨張係数の違いにより半導体素子に応力が発生する。これにより、機械的強度が低下したＬｏｗ−ｋ膜が破壊するという問題がある。
【０００９】
本発明は、上記のような事情に鑑みてなされたもので、半導体素子と半導体素子の周囲に形成された絶縁材料との熱膨張係数の違いにより生じる半導体素子への応力を低減し、機械的強度の弱い層間絶縁膜を有した半導体素子における層間絶縁膜の破壊及び膜剥がれを抑止することが可能な半導体装置とその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明の第１の側面に係る半導体装置は、半導体基板と、前記半導体基板の上に配設された第１配線と、前記第１配線に電気的に接続された第１電極パッドと、前記第１電極パッドを露出するように前記半導体基板の表面を被覆するポーラス状の有機樹脂膜とを具備する。
【００１１】
また本発明の第２の側面に係る半導体装置は、電極パッドを備える表面がポーラス状の有機樹脂膜で被覆された半導体素子と、前記表面と反対側の面が載置された状態で前記半導体素子が実装された載置面を有するパッケージ基板と、前記パッケージ基板内に配設され且つ前記電極パッドに電気的に接続されたパッケージ配線と、前記半導体素子を被覆するように前記パッケージ基板上に配設されたモールド樹脂層とを具備する。
【００１２】
また本発明の第３の側面に係る半導体装置の製造方法は、表面に第１電極パッドを備える半導体素子を形成する工程と、ポーラス状の有機樹脂膜を前記半導体素子の表面と同一形状に切断する工程と、前記切断されたポーラス状の有機樹脂膜に、前記第１電極パッドに対応する位置に穴を開口する工程と、前記開口されたポーラス状の有機樹脂膜を前記半導体素子の前記表面に貼り合わせる工程とを有する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置１の断面図である。
【００１５】
半導体チップ２は、層間絶縁膜としてポーラス状のＬｏｗ−ｋ膜３を備える。本実施形態において、Ｌｏｗ−ｋ膜とは誘電率が３未満の絶縁膜をいう。Ｌｏｗ−ｋ材料は、例えばＳｉＯｘＣｙを用いる。また、ｌｏｗ−ｋ材料として有機系膜、例えばＣｘＨｙの構造を含むものを用いてもよい。さらにＬｏｗ−ｋ膜３は、上記Ｌｏｗ−ｋ材料をポーラス状にして構成される。これにより、Ｌｏｗ−ｋ膜３の誘電率を低くすることができる。
【００１６】
半導体チップ２は、ＩＣ配線４を備える。なお、このＩＣ配線４は、半導体チップ２の外部接続端子である電極パッド（図示せず）を含む。
【００１７】
半導体チップ２のＩＣ配線４を備える表面には、ポーラス状の有機樹脂膜５が形成される。この有機樹脂膜５の有機樹脂材料としては、例えばエポキシ樹脂やポリイミド樹脂を用いる。さらに、有機樹脂膜５は、上記有機樹脂材料をポーラス状にしている。本実施形態の有機樹脂膜５は、空孔率が４０〜７０％のものを用いる。ここで、空孔率とは、有機樹脂膜５の体積に対する空孔の体積の割合をいう。なお、前述した有機樹脂材料の構成は一例であり、これに限定されるものではない。
【００１８】
パッケージ基板６は、１層以上のＣｕ配線（図示せず）を有するエポキシ樹脂基板により構成される。
【００１９】
パッケージ基板６の一方の面には、Ｃｕ配線と電気的に接続するように半田ボール９が形成される。
【００２０】
半導体チップ２とパッケージ基板６とは、半田バンプ７により接続される。すなわち、半導体チップ２の表面とパッケージ基板６の半田ボール９を有する面と反対面とが向き合うように、半導体チップ２とパッケージ基板６とが配置される。そして、半導体チップ２のＩＣ配線４とパッケージ基板６のＣｕ配線とが半田バンプ７により電気的に接続される。
【００２１】
有機樹脂膜５とパッケージ基板６との間隙、及び有機樹脂膜５の側面は、アンダーフィル８により封止される。アンダーフィル８は、例えばエポキシ樹脂により構成される。
【００２２】
パッケージ基板６には、半導体チップ２から所定間隔を空け、半導体チップ２を被覆するように放熱板１０が形成される。放熱板１０は、例えば銅により構成される。なお、パッケージ基板６には、補強板１１が取り付けられている。放熱板１０は、補強板１１に固定される。
【００２３】
次に、図１に示した半導体装置１の製造方法を図１乃至図３を参照して説明する。
【００２４】
図２において、半導体チップ２の電極パッド（図示せず）を備える表面に、ポーラス状の有機樹脂膜５を形成する。なお、有機樹脂膜５は、半導体チップ２の電極パッドの位置にバンプ穴１２をエッチングにより開口しておく。このバンプ穴１２は、半田バンプ７が半導体チップ２の電極パッドに接続できる大きさである。
【００２５】
続いて、半導体チップ２の電極パッドとバンプ穴１２との位置を合わせ、半導体チップ２に有機樹脂膜５を熱圧着する。また、有機樹脂膜５を形成する前に、半導体チップ２の電極パッドに半田バンプ７を溶融接続する。続いて、未硬化状態のポーラス状有機樹脂を半導体チップ２の表面に塗布し、熱硬化する。続いて、半田バンプ７に塗布された有機樹脂をエッチングして有機樹脂膜５を形成してもよい。
【００２６】
続いて、図３に示すように、半導体チップ２の電極パッドに半田バンプ７を溶融接続する。
【００２７】
続いて、パッケージ基板６を形成する。すなわち、エポキシ樹脂内に所望の配線パターンを施した１層または多層のＣｕ配線を形成する。多層Ｃｕ配線の場合は、配線層間にエポキシ樹脂膜を積層してパッケージ基板６を形成する。また、Ｃｕ配線は、例えばデュアルダマシン法により形成する。さらにＣｕ配線に電気的に接続されパッケージ基板６の表面に露出するように、電極パッド（図示せず）を形成する。続いて、パッケージ基板６の表面の放熱板１０を取り付ける位置に、補強板１１を形成する。
【００２８】
続いて、半導体チップ２とパッケージ基板６とをフリップチップ方式により接続する。すなわち、半導体チップ２の表面とパッケージ基板６の表面とを向かい合わせて配置し、半導体チップ２に形成された半田バンプ７とパッケージ基板６の電極パッドとを溶融接続する。
【００２９】
続いて、有機樹脂膜５とパッケージ基板６との間隙に、例えばエポキシ樹脂を適量充満する。そして、エポキシ樹脂を適正な温度で硬化させる。これによりアンダーフィル８が形成される。なお、アンダーフィル８は、有機樹脂膜５を被覆するように形成される。
【００３０】
続いて、図１において、パッケージ基板６の表面に所定の形状を有する放熱板１０を配置し、放熱板１０と補強板１１とを例えば樹脂により接着する。
【００３１】
続いて、半導体チップ２が搭載されていない面であるパッケージ基板６の裏面に、パッケージ基板６のＣｕ配線と電気的に接続するように半田ボール９を溶融接続する。このようにして、図１に示す半導体装置１が形成される。
【００３２】
このようにして構成された半導体装置１において、パッケージ基板６の熱膨張係数は、半導体チップ２の熱膨張係数に比べて大きい。製造工程中の熱処理により半導体チップ２とパッケージ基板６とが熱膨張している時には、半導体チップ２に生じる応力は小さい。しかし、半導体装置１の温度が常温まで低下すると、半導体チップ２と比べてパッケージ基板６は大きく収縮する。
【００３３】
本実施形態では、半導体チップ２の表面にポーラス状の有機樹脂膜５を備えている。よって、このパッケージ基板６の収縮よる応力は、アンダーフィル８を介してポーラス状の有機樹脂膜５に生じる。これにより、上記応力は、ポーラス状の有機樹脂膜５に吸収され、半導体チップ２に生じる応力を低減することができる。
【００３４】
半導体チップ２の層間絶縁膜にポーラス状のＬｏｗ−ｋ膜３を用いた場合には、半導体チップ２に生じる応力の低減による効果は大きくなる。ポーラス状のＬｏｗ−ｋ膜３は、例えばＳｉＯ２に比べて機械的強度が非常に弱い。さらに、Ｌｏｗ−ｋ膜をポーラス状にしているため、隣接する層との接着面積が小さくなる。よって、半導体チップ２に生じる応力によりＬｏｗ−ｋ膜３の破壊や膜剥がれが発生しやすい。ところが、ポーラス状の有機樹脂膜５が半導体チップ２に生じる応力を低減するため、ポーラス状のＬｏｗ−ｋ膜３の破壊や膜剥がれを抑止することができる。
【００３５】
次に、ポーラス状の有機樹脂膜を備えた半導体装置２０の製造方法を図４乃至図６を参照して説明する。
【００３６】
図４において、所定の形状の半導体ウェーハ２１を形成する。この半導体ウェーハ２１の表面には、接続端子である電極パッド（図示せず）が形成される。
【００３７】
続いて、図４において、ポーラス状の有機樹脂膜２２を形成する。これは、例えばポーラス状の有機樹脂フィルムを半導体ウェーハ２１と同一形状に切断する。そして、この有機樹脂フィルムに、半導体ウェーハ２１の電極パッドの位置に合わせ、かつ半田バンプ７が半導体ウェーハ２１の電極パッドに接続できる大きさの複数のバンプ穴１２を例えばエッチングにより開口する。このようにして、上記有機樹脂膜２２が形成される。
【００３８】
続いて、図５において、半導体ウェーハ２１と有機樹脂膜２２とを熱圧着する。続いて、バンプ穴１２の位置に合わせ、半田バンプ７を半導体ウェーハ２１の電極パッドに溶融接続する。
【００３９】
続いて、図６において、例えばダイシングにより所定サイズの半導体装置２０に分割する。このようにして、半導体装置２０が形成される。なお、半導体装置２０は、図１に示した半導体装置１における半導体チップ２とポーラス状の有機樹脂膜５と半田バンプ７とに該当する。
【００４０】
次に、ポーラス状の有機樹脂膜を備えた半導体装置２０の他の製造方法を図５乃至図７を参照して説明する。
【００４１】
図７において、所定の形状の半導体ウェーハ２１を形成する。この半導体ウェーハ２１の表面には、接続端子である電極パッド（図示せず）が形成される。
【００４２】
続いて、半導体ウェーハ２１の電極パッドに半田バンプ７を溶融接続する。
【００４３】
続いて、半導体ウェーハ２１の表面に未硬化状態のポーラス状有機樹脂２４を滴下する。続いて、有機樹脂２４を半導体ウェーハ２１の表面に塗布する。塗布の方法は、例えば、半導体ウェーハ２１を回転させ、有機樹脂２４を広げて薄膜にする回転塗布により行う。
【００４４】
続いて、このポーラス状有機樹脂２４を熱硬化する。なお、この製造方法を説明する図は、図５と同様であるため省略する。続いて、半田バンプ７に塗布された有機樹脂２４をエッチングする。このようにして、有機樹脂膜２２が形成される。
【００４５】
続いて、図６において、例えばダイシングにより所定サイズの半導体装置２０に分割する。このようにして、半導体装置２０が形成される。
【００４６】
以上詳述したように本実施形態では、フリップチップ接続される半導体チップ２の表面に、ポーラス状の有機樹脂膜５を備えている。
【００４７】
したがって本実施形態によれば、半導体チップ２とパッケージ基板６との熱膨張係数の違いによって生じる半導体チップ２への応力を低減することができる。これにより、半導体チップ２内に形成されたＬｏｗ−ｋ膜３の破壊や膜剥がれを抑止することができる。
【００４８】
また、半導体チップ２とアンダーフィル８との熱膨張係数の違いによって生じる半導体チップ２への応力を低減することができる。
【００４９】
また、半導体チップ２とパッケージ基板６との熱膨張係数の違いにより、半田バンプ７を介して半導体チップ２に生じる応力についても低減することができる。
【００５０】
また、上記第１の実施形態において、半導体チップ２の層間絶縁膜としてポーラス状のＬｏｗ−ｋ膜３を用いている。しかし、有機樹脂膜５により応力の低減は、ＳｉＯ２に比べて機械的強度が弱い絶縁材料であれば同様の効果がある。すなわち、ポーラス状でないＬｏｗ−ｋ膜において効果があるのは勿論である。なお、機械的強度が弱い絶縁材料とは、好ましくはヤング率５０ＧＰａ以下である。
【００５１】
なお、上記ポーラス状の有機樹脂膜５は、本発明者の実験により、上記示した空孔率が４０〜７０％の場合により好ましい効果を得ることができた。
【００５２】
（第２の実施形態）
第２の実施形態は、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）により半導体装置を形成したものである。
【００５３】
図８は、本発明の第２の実施形態に係る半導体装置３０の断面図である。なお、半導体チップ２の構成は上記第１の実施形態と同じである。
【００５４】
半導体チップ２の表面には、ポーラス状の有機樹脂膜３１が形成される。ポーラス状の有機樹脂膜３１の構成は、上記有機樹脂膜５と同じである。
【００５５】
有機樹脂膜３１の半導体チップ２と反対面には、半導体チップ２の電極パッドにそれぞれ対応した電極パッド３３が形成される。半導体チップ２の電極パッドと電極パッド３３とは、Ｃｕ配線３２により電気的に接続される。
【００５６】
電極パッド３３には、半田ボール３４が電気的に接続される。
【００５７】
次に、図８に示した半導体装置３０の製造方法を図８、図９を参照して説明する。
【００５８】
図９において、半導体チップ２の表面と同一形状でかつ所定の厚さを有するポーラス状の有機樹脂膜３１を形成する。有機樹脂膜３１内には、１層又は多層のＣｕ配線３２を形成する。このＣｕ配線３２は、例えばデュアルダマシン法により形成する。また、多層配線の場合は、層間絶縁膜として複数の有機樹脂膜を積層して有機樹脂膜３１を形成する。また、半導体チップ２の表面と接する面である有機樹脂膜３１の表面には、半導体チップ２の電極パッドの位置にＣｕ配線３２を形成する。なお、Ｃｕ配線３２は、半導体チップ２の電極パッドと電極パッド３３とを電気的に接続するビアプラグでもよい。
【００５９】
続いて、有機樹脂膜３１の裏面には、Ｃｕ配線３２に電気的に接続するように電極パッド３３を形成する。この電極パッド３３は、例えばＡｌ膜をフォトリソグラフィー法によりパターニングして形成する。
【００６０】
続いて、図８において、電極パッド３３には、当該電極パッド３３と電気的に接続するように半田ボール３４を形成する。
【００６１】
続いて、半導体チップ２の電極パッドと有機樹脂膜３１の表面に形成されたＣｕ配線３２とが電気的に接続するように、有機樹脂膜３１の表面と半導体チップ２の表面とを貼り合わせる。これは、例えば半導体チップ２に有機樹脂膜３１を熱圧着により貼り合わせる。このようにして図８に示す半導体装置３０が形成される。
【００６２】
このようにして構成された半導体装置３０は、有機樹脂膜３１がパッケージ基板を兼用したＣＳＰを構成する。
【００６３】
以上詳述したように本実施形態では、半導体チップ２の表面にポーラス状の有機樹脂膜３１を備える。さらに、上記有機樹脂膜３１が１層または多層のＣｕ配線３２と外部接続端子である半田ボール３４とを備えている。
【００６４】
したがって本実施形態によれば、例えば半田ボール３４に接続されたパッケージ基板と半導体チップ２との熱膨張係数の違いによって生じる半導体チップ２への応力を低減することができる。これにより、半導体チップ２内に形成されたＬｏｗ−ｋ膜３の破壊や膜剥がれを抑止することができる。
【００６５】
また、ポーラス状の有機樹脂膜３１がパッケージ基板を兼用することができる。
【００６６】
また、半導体装置３０がＣＳＰとなるため、バーンイン試験を行うことができる。これにより、半導体装置３０が備える半導体チップ２の良品の選別が可能となる。よって、例えば半導体装置３０を複数搭載したＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の製造歩留まりを向上することができる。
【００６７】
（第３の実施形態）
第３の実施形態は、表面にポーラス状の有機樹脂膜を備えた半導体チップを、ＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）によりパッケージングして半導体装置を形成したものである。
【００６８】
図１０は、本発明の第２の実施形態に係る半導体装置４０の断面図である。
【００６９】
なお、半導体チップ２と有機樹脂膜５との構成は、上記第１の実施形態と同じである。
【００７０】
パッケージ基板４１は、１層以上のＣｕ配線（図示せず）を有するエポキシ樹脂基板により構成される。パッケージ基板４１の表面には、Ｃｕ配線の一部で構成されるボンディングパッド４２が露出されて形成される。
【００７１】
半導体チップ２の裏面とパッケージ基板４１の表面は、接着部４３により接着される。この接着部４３は、例えば樹脂により構成される。
【００７２】
半導体チップ２の電極パッドとパッケージ基板４１のボンディングパッド４２とは、ボンディングワイヤ４４により電気的に接続される。このボンディングワイヤ４４は、例えばＡｕワイヤにより構成される。
【００７３】
パッケージ基板４１の上には、半導体チップ２とボンディングワイヤ４４とボンディングパッド４２とを被覆するようにモールド樹脂４５が成形される。このモールド樹脂４５は、例えばエポキシ樹脂により構成される。
【００７４】
パッケージ基板４１の裏面には、パッケージ基板４１のＣｕ配線と電気的に接続するように半田ボール４６が形成される。
【００７５】
次に、図１０に示した半導体装置４０の製造方法を図１０、図１１を参照して説明する。
【００７６】
図１１において、半導体チップ２の電極パッド（図示せず）を備える表面に、ポーラス状の有機樹脂膜５を形成する。なお、有機樹脂膜５は、半導体チップ２の電極パッドの位置にワイヤ穴４６をエッチングにより開口しておく。このワイヤ穴４６は、ボンディングワイヤ４４が半導体チップ２の電極パッドに接続できる大きさである。
【００７７】
続いて、半導体チップ２の電極パッドとワイヤ穴４６との位置を合わせ、半導体チップ２に有機樹脂膜５を熱圧着する。また、未硬化状態のポーラス状有機樹脂を半導体チップ２の表面に塗布し、熱硬化する。続いて、半導体チップ２の電極パッドを露出するように上記有機樹脂をエッチングして有機樹脂膜５を形成してもよい。
【００７８】
続いて、パッケージ基板４１を形成する。すなわち、エポキシ樹脂内に所望の配線パターンを施した１層または多層のＣｕ配線を形成する。多層Ｃｕ配線の場合は、配線層間にエポキシ樹脂膜を積層してパッケージ基板４１を形成する。また、Ｃｕ配線は、例えばデュアルダマシン法により形成する。さらにＣｕ配線に電気的に接続されエポキシ樹脂の表面に露出するようにボンディングパッド４２を形成する。
【００７９】
続いて、半導体チップ２の裏面とパッケージ基板４１の表面とを、接着部４３により接着する。
【００８０】
続いて、図１０において、半導体チップ２の電極パッドとボンディングパッド４２とをボンディングワイヤ４４により電気的に接続する。
【００８１】
続いて、半導体チップ２とボンディングワイヤ４４とボンディングパッド４２とを被覆するようにモールド樹脂４５を成形する。
【００８２】
続いて、パッケージ基板４１の裏面には、パッケージ基板４１のＣｕ配線と電気的に接続するように半田ボール４６を形成する。
【００８３】
このようにして構成された半導体装置４０において、モールド樹脂４５の熱膨張係数は、半導体チップ２の熱膨張係数と比べて大きい。製造工程中の熱処理により半導体チップ２とモールド樹脂４５とが熱膨張している時には、半導体チップ２に生じる応力は小さい。しかし、半導体装置４０の温度が常温まで低下すると、半導体チップ２と比べてモールド樹脂４５は大きく収縮する。
【００８４】
本実施形態では、半導体チップ２の表面にポーラス状の有機樹脂膜５を備えている。よって、このモールド樹脂４５の収縮よる応力は、有機樹脂膜５に生じる。これにより、上記応力は、ポーラス状の有機樹脂膜５に吸収され、半導体チップ２に生じる応力を低減することができる。
【００８５】
なお、半導体チップ２の層間絶縁膜にポーラス状のＬｏｗ−ｋ膜３を用いた場合の効果は、上記第１の実施形態と同様である。
【００８６】
以上詳述したように本実施形態では、ＰＢＧＡパッケージにより構成された半導体装置４０内に搭載された半導体チップ２の表面に、ポーラス状の有機樹脂膜５を備えている。
【００８７】
したがって本実施形態によれば、半導体チップ２とモールド樹脂４５との熱膨張係数の違いによって生じる半導体チップ２への応力を低減することができる。これにより、半導体チップ２内に形成されたＬｏｗ−ｋ膜３の破壊や膜剥がれを抑止することができる。
【００８８】
また、半導体チップ２の裏面にポーラス状の有機樹脂膜をさらに備えるようにしてもよい。このように構成すると、半導体チップ２とパッケージ基板４１との熱膨張係数の違いによって生じる半導体チップ２への応力を低減することができる。さらに、半導体チップ２と接着部４３との熱膨張係数の違いによって生じる半導体チップ２への応力を低減することもできる。
【００８９】
なお、パッケージの種類は、第１の実施形態で示したＰＧＡと第３の実施形態で示したＰＢＧＡとに限定されるものではない。半導体チップ２の周囲に半導体チップ２の熱膨張係数と差がある絶縁材料が存在するようなパッケージであれば、上記各実施形態と同様に適用可能である。すなわち、半導体チップ２の周囲に形成される絶縁材料の熱膨張係数が、半導体チップ２の熱膨張係数と差がある場合には、半導体チップ２と絶縁材料とが接する面にポーラス状の有機樹脂膜を形成することで、半導体チップ２への応力を低減することができる。
【００９０】
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能なことは勿論である。
【００９１】
【発明の効果】
以上詳述したように本発明によれば、半導体素子と半導体素子の周囲に形成された絶縁材料との熱膨張係数の違いにより生じる半導体素子への応力を低減し、機械的強度の弱い層間絶縁膜を有した半導体素子における層間絶縁膜の破壊及び膜剥がれを抑止することが可能な半導体装置とその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置１の断面図。
【図２】図１に示した構造を有する半導体装置１の製造方法を説明するための断面図。
【図３】図２に続く半導体装置１の製造方法を説明するための断面図。
【図４】ポーラス状の有機樹脂膜を備えた半導体装置２０の製造方法を説明するための斜視図。
【図５】図４に続く半導体装置２０の製造方法を説明するための斜視図。
【図６】図５に続く半導体装置２０の製造方法を説明するための斜視図。
【図７】ポーラス状の有機樹脂膜を備えた半導体装置２０の他の製造方法を説明するための斜視図。
【図８】本発明の第２の実施形態に係る半導体装置３０の断面図。
【図９】図８に示した構造を有する半導体装置３０の製造方法を説明するための断面図。
【図１０】本発明の第３の実施形態に係る半導体装置４０の断面図。
【図１１】図１０に示した構造を有する半導体装置４０の製造方法を説明するための断面図。
【符号の説明】
１，２０，３０，４０…半導体装置、２…半導体チップ、３…Ｌｏｗ−ｋ膜、４…ＩＣ配線、５…有機樹脂膜、６…パッケージ基板、７…半田バンプ、８…アンダーフィル、９…半田ボール、１０…放熱板、１１…補強板、１２…バンプ穴、２１…半導体ウェーハ、２２…有機樹脂膜、２４…ポーラス状有機樹脂、３１…有機樹脂膜、３２…Ｃｕ配線、３３…電極パッド、３４…半田ボール、４１…パッケージ基板、４２…ボンディングパッド、４３…接着部、４４…ボンディングワイヤ、４５…モールド樹脂、４６…半田ボール、４６…ワイヤ穴。

Claims (17)

  1. 半導体基板と、
    前記半導体基板の上に配設された第１配線と、
    前記第１配線に電気的に接続された第１電極パッドと、
    前記第１電極パッドを露出するように前記半導体基板の表面を被覆するポーラス状の有機樹脂膜と、
    を具備することを特徴とする半導体装置。
  2. 前記有機樹脂膜は、空孔率が４０〜７０％であることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体基板の上に配設された電極と、
    前記第１電極パッドと前記電極とを電気的に接続するように前記有機樹脂膜内に配設された導電性プラグと、
    を更に具備することを特徴とする請求項１記載の半導体装置。
  4. 前記半導体基板の上に配設された電極と、
    前記有機樹脂膜内に配設され且つ前記第１電極パッドと電気的に接続された第２配線と、
    前記有機樹脂膜上に配設され且つ前記電極と電気的に接続された第２電極パッドと、
    を更に具備することを特徴とする請求項１記載の半導体装置。
  5. 電極パッドを備える表面がポーラス状の有機樹脂膜で被覆された半導体素子と、
    前記表面と反対側の面が載置された状態で前記半導体素子が実装された載置面を有するパッケージ基板と、
    前記パッケージ基板内に配設され且つ前記電極パッドに電気的に接続されたパッケージ配線と、
    前記半導体素子を被覆するように前記パッケージ基板上に配設されたモールド樹脂層と、
    を具備することを特徴とする半導体装置。
  6. 電極パッドを備える表面がポーラス状の有機樹脂膜で被覆された半導体素子と、
    前記半導体素子の前記表面が載置された状態で前記半導体素子が実装された載置面を有するパッケージ基板と、
    前記パッケージ基板内に配設され且つ前記電極パッドに電気的に接続されたパッケージ配線と、
    を具備することを特徴とする半導体装置。
  7. 前記有機樹脂膜は、空孔率が４０〜７０％であることを特徴とする請求項５又は６記載の半導体装置。
  8. 前記有機樹脂膜は、前記モールド樹脂層より空孔率が高いことを特徴とする請求項５記載の半導体装置。
  9. 前記パッケージ基板は、有機樹脂材料により構成され、
    前記有機樹脂膜は、前記パッケージ基板より空孔率が高いことを特徴とする請求項６記載の半導体装置。
  10. 前記半導体素子と前記パッケージ基板との間隙を封止する封止部をさらに具備することを特徴とする請求項６記載の半導体装置。
  11. 前記封止部は、有機樹脂材料により構成され、
    前記有機樹脂膜は、前記封止部より空孔率が高いことを特徴とする請求項１０記載の半導体装置。
  12. 前記半導体素子は、ＳｉＯ２より機械的強度が弱い絶縁材料からなる層間絶縁膜を前記半導体素子の半導体基板と前記有機樹脂膜との間に有することを特徴とする請求項５又は６記載の半導体装置。
  13. 前記半導体素子は、誘電率が３未満の層間絶縁膜を前記半導体素子の半導体基板と前記有機樹脂膜との間に有することを特徴とする請求項５又は６記載の半導体装置。
  14. 前記層間絶縁膜は、ポーラス状であることを特徴とする請求項１３記載の半導体装置。
  15. 表面に第１電極パッドを備える半導体素子を形成する工程と、
    ポーラス状の有機樹脂膜を前記半導体素子の表面と同一形状に切断する工程と、
    前記切断されたポーラス状の有機樹脂膜に、前記第１電極パッドに対応する位置に穴を開口する工程と、
    前記開口されたポーラス状の有機樹脂膜を前記半導体素子の前記表面に貼り合わせる工程と、
    を有することを特徴とする半導体装置の製造方法。
  16. 表面に第１電極パッドを備える半導体素子を形成する工程と、
    未硬化状態のポーラス状有機樹脂を前記半導体素子の表面に塗布する工程と、
    前記塗布したポーラス状有機樹脂を前記第１電極パッドが露出するように開口する工程と、
    を有することを特徴とする半導体装置の製造方法。
  17. 表面に第１電極パッドを備える半導体素子を形成する工程と、
    前記半導体素子の前記表面にポーラス状の有機樹脂膜を形成する工程と、
    前記ポーラス状の有機樹脂膜内に前記第１電極パッドに電気的に接続された配線を形成する工程と、
    前記ポーラス状の有機樹脂膜の前記半導体素子と接する面の反対面に露出するように第２電極パッドを形成する工程と、
    前記第２電極パッドに電気的に接続された電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2003188503A 2003-06-30 2003-06-30 半導体装置とその製造方法 Abandoned JP2005026363A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003188503A JP2005026363A (ja) 2003-06-30 2003-06-30 半導体装置とその製造方法
US10/846,672 US7071576B2 (en) 2003-06-30 2004-05-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003188503A JP2005026363A (ja) 2003-06-30 2003-06-30 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2005026363A true JP2005026363A (ja) 2005-01-27

Family

ID=33562273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003188503A Abandoned JP2005026363A (ja) 2003-06-30 2003-06-30 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US7071576B2 (ja)
JP (1) JP2005026363A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095832A (ja) * 2005-09-27 2007-04-12 Kyocera Corp 電子部品およびその実装構造

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005010272A1 (de) 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
US20070246821A1 (en) * 2006-04-20 2007-10-25 Lu Szu W Utra-thin substrate package technology
US7804177B2 (en) 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
TWI353047B (en) * 2006-12-28 2011-11-21 Siliconware Precision Industries Co Ltd Heat-dissipating-type semiconductor package
US8258019B2 (en) 2008-06-30 2012-09-04 Intel Corporation Flip chip assembly process for ultra thin substrate and package on package assembly
US9218989B2 (en) * 2011-09-23 2015-12-22 Raytheon Company Aerogel dielectric layer
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9287143B2 (en) * 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10249573B2 (en) 2017-03-16 2019-04-02 Powertech Technology Inc. Semiconductor device package with a stress relax pattern
US11024593B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Metal bumps and method forming same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127843A (ja) * 1983-01-12 1984-07-23 Fujitsu Ltd 半導体装置の製造方法
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
TW423083B (en) * 1998-06-04 2001-02-21 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
JP3563637B2 (ja) 1998-06-04 2004-09-08 松下電器産業株式会社 半導体装置とその製造方法
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000323605A (ja) 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
JP2001019928A (ja) * 1999-07-08 2001-01-23 Dow Corning Toray Silicone Co Ltd 接着剤、および半導体装置
JP3459804B2 (ja) 2000-02-28 2003-10-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2002141436A (ja) 2000-11-01 2002-05-17 Hitachi Ltd 半導体装置及びその製造方法
JP3572254B2 (ja) * 2000-11-30 2004-09-29 京セラ株式会社 回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095832A (ja) * 2005-09-27 2007-04-12 Kyocera Corp 電子部品およびその実装構造
JP4566105B2 (ja) * 2005-09-27 2010-10-20 京セラ株式会社 電子部品およびその実装構造

Also Published As

Publication number Publication date
US20050006766A1 (en) 2005-01-13
US7071576B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US7633169B2 (en) Chip package structure
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7045391B2 (en) Multi-chips bumpless assembly package and manufacturing method thereof
US7405486B2 (en) Circuit device
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
JP5280014B2 (ja) 半導体装置及びその製造方法
US7696055B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
US20060108666A1 (en) Semiconductor device and method of fabricating the same
JP2001257310A (ja) 半導体装置およびその製造方法およびその試験方法
TW200828564A (en) Multi-chip package structure and method of forming the same
JP2005506678A (ja) 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
JP2002170918A (ja) 半導体装置及びその製造方法
KR20080038035A (ko) 반도체 패키지 및 적층형 반도체 패키지
US7816754B2 (en) Ball grid array package construction with raised solder ball pads
US7407833B2 (en) Process for fabricating chip package structure
JP2005026363A (ja) 半導体装置とその製造方法
JP4649792B2 (ja) 半導体装置
US20040150099A1 (en) Cavity down MCM package
JP2007103855A (ja) 半導体装置用基板および半導体装置
JP2004128523A (ja) 半導体装置および半導体装置の製造方法
KR20030056400A (ko) 칩크기 패키지 제조방법
JP2003318324A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060502