JP4649792B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4649792B2 JP4649792B2 JP2001220396A JP2001220396A JP4649792B2 JP 4649792 B2 JP4649792 B2 JP 4649792B2 JP 2001220396 A JP2001220396 A JP 2001220396A JP 2001220396 A JP2001220396 A JP 2001220396A JP 4649792 B2 JP4649792 B2 JP 4649792B2
- Authority
- JP
- Japan
- Prior art keywords
- csp
- lsi chip
- wafer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73217—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、ウェハの状態での半導体チップのパッケージ化に適用される半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体装置およびその製造方法は、例えば、半導体装置の１つであるウェハレベルＣＳＰ（Chip Size Package/以下、ＷＬ−ＣＳＰ）へ適用される。ＷＬ−ＣＳＰは、ＬＳＩチップ周辺部に配置されたアルミパッドから、再配線技術を用いて外部端子をＬＳＩチップ表面にエリア状に転換して樹脂封止をすることで、ウェハの状態でパッケージング工程を完了する半導体装置である。
【０００３】
端子の再配線技術には、大きく分けて２種類の方法がある。１つは、再配線をウェハプロセス技術と同じ蒸着・フォトリソグラフィ技術を用いて行う方法である。
【０００４】
図５のように、ウェハプロセスでアルミ配線保護のための窒化膜３１１が形成されたウェハ３１０上に、層間絶縁、ストレスバッファ等の役割をする有機膜層３１２を形成する。ただし、ＬＳＩ上でアルミパッド３１３上の有機膜層３１２は、フォトリソグラフィにより除去される。次に、再配線パターンとしてスパッタ方式などでメタル膜３１４を形成する。それに続き、外部端子の再配置位置に電解めっきでＣｕポスト３１５を形成する。次には樹脂封止で、ウェハ全面に薄い樹脂封止層３４１を形成し、最後に、電解めっきされたＣｕポスト３１５上にはんだボール３４０を供給した後、テスト、分割、梱包を行い、出荷となる。
【０００５】
また、Ｃｕポスト３１５を形成せずにメタル層上に再度有機膜層を形成し、外部端子の再配置位置にフォトリソグラフィを施してメタル層へのコンタクトホールを形成し、そこへ直接はんだボールを供給する方法もある。もう１つの方法は、あらかじめ再配線パターンが形成されたインタポーザを用いる方法である。
【０００６】
図６のように、薄いポリイミド等の有機フィルム３５６上に数十μｍ厚の再配線パターン３５５が形成されており、それを接着剤３５７で窒化膜３５１が形成されたＬＳＩチップ３５０に固着する。インタポーザとＬＳＩチップ上のアルミパッド部３５３との接続は、ワイヤボンド３５８で接続する方法と、シングルポイントボンディングで接続する方法とがある。その後、露出しているボンディング部分を封止樹脂３７１で封止し、はんだボール３７０を供給し、テスト、分割、梱包を行い、出荷となる。
【０００７】
このようにして作られたＷＬ−ＣＳＰの利点としては、ＬＳＩチップと全く同一のパッケージサイズを得ることができる点にある。他のＱＦＰ（quad flat package/クワッドフラットパッケージ）やＢＧＡ（ball grid array/ボールグリッドアレイ）等のように、チップ周辺部のボンディグパッドからリードフレームあるいは基板にワイヤボンディングするエリアが不必要になる。このため、高密度実装が可能となる。
【０００８】
その一方、パッケージ内部に複数のＬＳＩチップを積層することで、高密度実装を可能とするスタックＣＳＰ（Stack Chip Size Package）という半導体装置がある。このスタックＣＳＰにおけるＬＳＩのアルミパッド部とインタポーザとの接続方法には各種あるが、ＬＳＩチップ内部にあらかじめ貫通ビアを形成しておく方法以外は、ワイヤボンドによる接続が必要になる。
【０００９】
従って、ワイヤボンドを使用するスタックＣＳＰのパッケージサイズは、ＷＬ−ＣＳＰのように、ＬＳＩチップと同一サイズにはならない。また、ＬＳＩチップ内部にあらかじめ貫通ビアを形成しておく方法であれば、スタックＣＳＰにおいてもＬＳＩチップと同一のパッケージサイズを得られることになる。
【００１０】
本発明と技術分野の類似する先願発明例１として、特開２０００−２４３７２９号公報の「半導体装置の製造方法」がある。本先願発明例１では、ウェハレベルＣＳＰの製造において、樹脂封止の信頼性を向上させることを課題としている。
【００１１】
先願発明例２の特開２０００−１８８３５２号公報の「チップ・サイズ・パッケージおよびその製造方法」は、感光性絶縁材料を利用して、ウェハプロセス工程（前工程）のみで樹脂封止可能な、ウェハレベルのＣＳＰ技術を開示している。
【００１２】
先願発明例３の特開２０００−２３５９７９号公報の「半導体装置」は、回路素子形成領域上に第１の絶縁膜を介して設けられたバリア層上に第２の絶縁膜を介して再配線や薄膜回路素子を設けている。このバリア層により、クロストークが発生しないようにすることができ、ひいては再配線や薄膜回路素子の配置に制約を受けないようにすることができる、としている。
【００１３】
先願発明例４の特開平０６−２８３６６１号公報の「マルチチップモジュールの構造」は、基板層の上部に配線層を構成し、この配線層の上部に切り替えユニットおよびプロセッサユニットを構成し、信頼性が高く、かつ安価なマルチチップモジュールを提供することを可能としている。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、使用されるＬＳＩチップには内部に貫通ビアを設けるなどして、スタックＣＳＰ専用に設計、製造する必要がある。これは、複数のＬＳＩチップの機能を再設計して１つのチップに集積する方法と比べて、開発に必要な費用や時間、積層するＬＳＩチップの組合せの自由度など、スタックＣＳＰが有利とされている点を損なうことになるという問題点を伴う。
【００１５】
【課題を解決するための手段】
本発明は、経費および時間を削減し、積層するＬＳＩチップの自由度を向上させた半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
かかる目的を達成するため、請求項１記載の半導体装置は、ウェハレベルＣＳＰであるＷＬ−ＣＳＰへ適用される半導体装置であり、再配線パターンが形成された有機フィルムが固着された第１のＷＬ−ＣＳＰ上に、再配線パターンが形成された有機フィルムが固着された第２のＷＬ−ＣＳＰを、各再配線パターンが同一方向を向くように配置し、ＷＬ−ＣＳＰと同等のチップサイズのスタックＣＳＰの構成を可能とし、第１のＷＬ−ＣＳＰの有機フィルムは所定領域に穴が形成され、穴の領域における第１のＷＬ−ＣＳＰ上に第２のＷＬ−ＣＳＰが接着されていることを特徴としている。
【００２５】
【発明の実施の形態】
次に、添付図面を参照して本発明による半導体装置およびその製造方法の実施形態を詳細に説明する。図１から図４を参照すると、本発明の半導体装置およびその製造方法の一実施形態が示されている。
【００２６】
（第１の実施例）
図１に、本発明を適用した半導体装置の構成例を示す。
図１に示す半導体装置は、第一のＬＳＩチップ１０、窒化膜１１、有機膜層１２、アルミパッド１３、メタル層１４、Ｃｕポスト１５、接着層１６、第二のＬＳＩチップ２０、窒化膜２１、有機膜層２２、アルミパッド２３、メタル層２４、Ｃｕポスト２５、はんだボール４０、封止樹脂４１、を有して構成される。
【００２７】
この半導体装置には、第一のＬＳＩチップ１０と第二のＬＳＩチップ２０との２つのＬＳＩチップが積層されている。
【００２８】
第一のＬＳＩチップ１０のアルミ配線を保護する窒化膜１１の上に、感光性絶縁材料の有機膜層１２が形成されている。この有機膜層１２は、後で再配線層としてメタル層１４を積層した際の層間絶縁の働きと、基板実装後に外部から加わるストレスを緩和する働きとを持つ。また、第一のＬＳＩチップ１０の電極であるアルミパッド１３上の有機膜層１２は、フォトリソグラフィにより除去され、有機膜層１２に積層されるメタル層１４との接続のためのコンタクトホールが形成されている。
【００２９】
有機膜層１２の上には、スパッタ方式によりメタル層１４が形成されている。
このメタル層１４は、第一のＬＳＩチップ１０の電極の再配置を目的としたものであり、コンタクトホールで第一のＬＳＩチップ１０のアルミパッド１３と接続し、第一のＬＳＩチップ１０の電極が所望の位置に再配置されるようにパターン化されている。メタル層１４により再配置された電極位置には、電解めっきでＣｕポスト１５がそれぞれ形成されている。
【００３０】
また、第一のＬＳＩチップ１０の中央部には、接着層１６を介して第二のＬＳＩチップ２０が接着されている。第二のＬＳＩチップ２０も第一のＬＳＩチップ１０と同様に、窒化膜２１上に有機膜層２２とメタル層２４とにより電極位置が再配置され、アルミパッド２３からメタル層２４により再配置された電極位置には、Ｃｕポスト２５が形成されている。
【００３１】
なお、第一のＬＳＩチップ１０と第二のＬＳＩチップ２０とのそれぞれのＣｕポスト１５、２５の先端が同一の高さになるように、第一のＬＳＩチップ１０および第二のＬＳＩチップ２０のそれぞれの有機膜層１２、２２、メタル層１４、２４、Ｃｕポスト１５、２５の高さは、あらかじめ調整されている。
【００３２】
Ｃｕポスト１５、２５の先端には、実装基板との接続用にはんだボール４０が供給されている。またＣｕポスト１５、２５のすき間やメタル層１４、メタル層２４の段差等を埋めるようにして、封止樹脂４１が充填されている。
【００３３】
図２を用いて、本実施例における半導体装置の製造方法を示す。
（ａ）第一のＬＳＩチップを含むウェハ１１０に、アルミパッド１１２を含むアルミ配線を保護するために、表面に窒化膜１１１を形成する。
【００３４】
（ｂ）アルミ配線保護のための窒化膜処理が完了した第一のＬＳＩチップのウェハ１１０上に、感光性絶縁材料層１１３を形成する。次に第一のＬＳＩチップのアルミパッド部へフォトリソグラフィを施して絶縁材料層を除去し、コンタクトホールを形成する。更に再配線パターンとしてスパッタ方式でメタル膜１１４を形成する。
【００３５】
（ｃ）電解めっきで第一のＬＳＩチップの外部端子の位置に、Ｃｕポスト１１５を形成する。この時、Ｃｕポスト１１５の高さは、後で第二のＬＳＩチップ１１６をスタック積層した際に、これのＣｕポストと同一高さになるように決める。
【００３６】
（ｄ）第二のＬＳＩチップのウェハは、スタック積層時のチップ接着のため、あらかじめウェハ裏面に接着フィルムを貼付し、同じように再配線とＣｕポストの形成とまで行う。第二のＬＳＩチップのウェハは、この後ダイシングにより個片化される。個片化された第二のＬＳＩチップ１１６を、先の第一のＬＳＩチップのウェハ１１０の各チップ部位にそれぞれスタック積層して接着する。
【００３７】
（ｅ）ウェハ全面に樹脂封止層１１７を形成する。次に第一のＬＳＩチップおよび第二のＬＳＩチップのポスト上に、はんだボール１１８を供給して、テストを行う。
（ｆ）ダイシングにより第一のＬＳＩチップのウェハ１１０を個片化する。
（ｇ）完成状態となる。
【００３８】
すなわち、図２は、ＬＳＩチップ周辺部のアルミパッドから、再配線技術を用いて外部端子をＬＳＩチップ表面にエリア状に転換して樹脂封止をすることで、ウェハの状態でパッケージング工程を完了させ、完成状態のウェハレベルＣＳＰとする方法を示す。
【００３９】
上記の実施例によれば、ウェハ上に別のＷＬ−ＣＳＰを接着することで、ＷＬ−ＣＳＰと同等サイズのスタックＣＳＰを実現し、ＬＳＩの実装密度を向上させたＷＬ−ＣＳＰが得られる。これにより、ＷＬ−ＣＳＰと同一サイズのスタックＣＳＰの製造が可能となる。
【００４０】
（第２の実施例）
図３に、本発明による半導体装置の別の構成例を示す。
第２の実施例では、第一のＬＳＩチップ５０および第二のＬＳＩチップ６０の再配線層として、感光性絶縁材料による有機膜層とメタル層の代わりに、あらかじめ再配線パターンが形成された有機フィルムを使用する。
【００４１】
第一のＬＳＩチップ５０のアルミ配線を保護する窒化膜５１の上に、あらかじめ再配線パターン５５が形成されたポリイミドフィルム５６が接着剤５７で固着されている。ポリイミドフィルム５６の再配線パターン５５と第一のＬＳＩチップ５０のアルミパッド５３との接続は、ワイヤボンディング５８により接続されている。第二のＬＳＩチップ６０も同様に、再配線パターン６５が形成されたポリイミドフィルム６６が接着剤６７で固着され、再配線パターン６５とアルミパッド６３がワイヤボンディング６８により接続され、端子が再配置されている。
【００４２】
また、第一のＬＳＩチップ５０のポリイミドフィルム５６には、中央に穴があらかじめ空いており、ポリイミドフィルム６６を固着した第二のＬＳＩチップ６０が、接着層６９により固着されている。ポリイミドフィルムによる再配置された各端子には、はんだボール７０が供給されている。第一のＬＳＩチップ５０および第二のＬＳＩチップ６０の露出しているワイヤボンディング部は封止樹脂７１により保護されている。
【００４３】
図４に、第２の実施例における半導体装置の製造方法を示す。
（ａ）第一のＬＳＩチップを含むウェハ２１０に、アルミパッド２１２を含むアルミ配線を保護するために、表面に窒化膜２１１を形成する。
（ｂ）アルミ配線保護のための窒化膜処理が完了した第一のＬＳＩチップのウェハ２１０上に、再配線パターンが形成されたポリイミドフィルム２１３を接着する。
（ｃ）ポリイミドフィルム２１３の再配線パターンとウェハ２１０のアルミパッド２１２とをワイヤボンディング２１４で接続する。
【００４４】
（ｄ）第二のＬＳＩチップのウェハに、スタック積層時のチップ接着のため、あらかじめウェハ裏面に接着フィルムを貼付し、同じように再配線パターンが形成されたポリイミドフィルムを接着し、ワイヤボンディングによりアルミパッドと再配線パターンとを接続し、ダイシングにより個片化する。個片化された第二のＬＳＩチップ２１５を、先の第一のＬＳＩチップのウェハ２１０のポリイミドフィルム２１３のあらかじめ空いている穴に接着する。
【００４５】
（ｅ）露出しているワイヤボンディング部に、封止樹脂２１６を塗布して保護する。次に、第一のＬＳＩチップおよび第二のＬＳＩチップの再配線パターン上に、はんだボール２１７を供給してテストを行う。
（ｆ）ダイシングにより、第一のＬＳＩチップのウェハ２１０を個片化する。
（ｇ）完成状態となる。
【００４６】
なお、上述の実施形態は本発明の好適な実施の一例である。ただし、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００４７】
【発明の効果】
以上の説明より明らかなように、本発明による半導体装置は、ウェハ上において第一のＷＬ−ＣＳＰと第二のＷＬ−ＣＳＰとを相互に接着させてウェハレベルＣＳＰ（ＷＬ−ＣＳＰ）へ適用し、ＷＬ−ＣＳＰと同等のチップサイズのスタックＣＳＰの構成を可能としている。これにより、経費および時間を削減し、積層するＬＳＩチップの自由度を向上させることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施形態を示す半導体装置の断面図である。
【図２】本発明による半導体装置の製造方法の実施形態の手順例を示す図である。
【図３】本発明による半導体装置の他の実施例を示す断面図である。
【図４】本発明による半導体装置の製造方法の他の手順例を示す図である。
【図５】従来の半導体装置の第一の構造例を示す断面図である。
【図６】従来の半導体装置の第二の構造例を示す断面図である。
【符号の説明】
１０、５０ 第一のＬＳＩチップ
１１、２１、５１、１１１、２１１ 窒化膜
１２、２２ 有機膜層
１３、２３、５３、６３、１１２、２１２ アルミパッド
１４、２４ メタル層
１５、２５、１１５ Ｃｕポスト
１６、６９ 接着層
２０、６０、１１６、２１５ 第二のＬＳＩチップ
４０、７０、１１８、２１７ はんだボール
４１、７１、２１６ 封止樹脂
５５、６５ 再配線パターン
５６、６６、２１３ ポリイミドフィルム
５７、６７ 接着剤
５８、６８、２１４ ワイヤボンディング
１１０、２１０ ウェハ
１１３ 感光性絶縁材料層
１１４ メタル膜
１１７ 樹脂封止層
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、ウェハの状態での半導体チップのパッケージ化に適用される半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体装置およびその製造方法は、例えば、半導体装置の１つであるウェハレベルＣＳＰ（Chip Size Package/以下、ＷＬ−ＣＳＰ）へ適用される。ＷＬ−ＣＳＰは、ＬＳＩチップ周辺部に配置されたアルミパッドから、再配線技術を用いて外部端子をＬＳＩチップ表面にエリア状に転換して樹脂封止をすることで、ウェハの状態でパッケージング工程を完了する半導体装置である。
【０００３】
端子の再配線技術には、大きく分けて２種類の方法がある。１つは、再配線をウェハプロセス技術と同じ蒸着・フォトリソグラフィ技術を用いて行う方法である。
【０００４】
図５のように、ウェハプロセスでアルミ配線保護のための窒化膜３１１が形成されたウェハ３１０上に、層間絶縁、ストレスバッファ等の役割をする有機膜層３１２を形成する。ただし、ＬＳＩ上でアルミパッド３１３上の有機膜層３１２は、フォトリソグラフィにより除去される。次に、再配線パターンとしてスパッタ方式などでメタル膜３１４を形成する。それに続き、外部端子の再配置位置に電解めっきでＣｕポスト３１５を形成する。次には樹脂封止で、ウェハ全面に薄い樹脂封止層３４１を形成し、最後に、電解めっきされたＣｕポスト３１５上にはんだボール３４０を供給した後、テスト、分割、梱包を行い、出荷となる。
【０００５】
また、Ｃｕポスト３１５を形成せずにメタル層上に再度有機膜層を形成し、外部端子の再配置位置にフォトリソグラフィを施してメタル層へのコンタクトホールを形成し、そこへ直接はんだボールを供給する方法もある。もう１つの方法は、あらかじめ再配線パターンが形成されたインタポーザを用いる方法である。
【０００６】
図６のように、薄いポリイミド等の有機フィルム３５６上に数十μｍ厚の再配線パターン３５５が形成されており、それを接着剤３５７で窒化膜３５１が形成されたＬＳＩチップ３５０に固着する。インタポーザとＬＳＩチップ上のアルミパッド部３５３との接続は、ワイヤボンド３５８で接続する方法と、シングルポイントボンディングで接続する方法とがある。その後、露出しているボンディング部分を封止樹脂３７１で封止し、はんだボール３７０を供給し、テスト、分割、梱包を行い、出荷となる。
【０００７】
このようにして作られたＷＬ−ＣＳＰの利点としては、ＬＳＩチップと全く同一のパッケージサイズを得ることができる点にある。他のＱＦＰ（quad flat package/クワッドフラットパッケージ）やＢＧＡ（ball grid array/ボールグリッドアレイ）等のように、チップ周辺部のボンディグパッドからリードフレームあるいは基板にワイヤボンディングするエリアが不必要になる。このため、高密度実装が可能となる。
【０００８】
その一方、パッケージ内部に複数のＬＳＩチップを積層することで、高密度実装を可能とするスタックＣＳＰ（Stack Chip Size Package）という半導体装置がある。このスタックＣＳＰにおけるＬＳＩのアルミパッド部とインタポーザとの接続方法には各種あるが、ＬＳＩチップ内部にあらかじめ貫通ビアを形成しておく方法以外は、ワイヤボンドによる接続が必要になる。
【０００９】
従って、ワイヤボンドを使用するスタックＣＳＰのパッケージサイズは、ＷＬ−ＣＳＰのように、ＬＳＩチップと同一サイズにはならない。また、ＬＳＩチップ内部にあらかじめ貫通ビアを形成しておく方法であれば、スタックＣＳＰにおいてもＬＳＩチップと同一のパッケージサイズを得られることになる。
【００１０】
本発明と技術分野の類似する先願発明例１として、特開２０００−２４３７２９号公報の「半導体装置の製造方法」がある。本先願発明例１では、ウェハレベルＣＳＰの製造において、樹脂封止の信頼性を向上させることを課題としている。
【００１１】
先願発明例２の特開２０００−１８８３５２号公報の「チップ・サイズ・パッケージおよびその製造方法」は、感光性絶縁材料を利用して、ウェハプロセス工程（前工程）のみで樹脂封止可能な、ウェハレベルのＣＳＰ技術を開示している。
【００１２】
先願発明例３の特開２０００−２３５９７９号公報の「半導体装置」は、回路素子形成領域上に第１の絶縁膜を介して設けられたバリア層上に第２の絶縁膜を介して再配線や薄膜回路素子を設けている。このバリア層により、クロストークが発生しないようにすることができ、ひいては再配線や薄膜回路素子の配置に制約を受けないようにすることができる、としている。
【００１３】
先願発明例４の特開平０６−２８３６６１号公報の「マルチチップモジュールの構造」は、基板層の上部に配線層を構成し、この配線層の上部に切り替えユニットおよびプロセッサユニットを構成し、信頼性が高く、かつ安価なマルチチップモジュールを提供することを可能としている。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、使用されるＬＳＩチップには内部に貫通ビアを設けるなどして、スタックＣＳＰ専用に設計、製造する必要がある。これは、複数のＬＳＩチップの機能を再設計して１つのチップに集積する方法と比べて、開発に必要な費用や時間、積層するＬＳＩチップの組合せの自由度など、スタックＣＳＰが有利とされている点を損なうことになるという問題点を伴う。
【００１５】
【課題を解決するための手段】
本発明は、経費および時間を削減し、積層するＬＳＩチップの自由度を向上させた半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
かかる目的を達成するため、請求項１記載の半導体装置は、ウェハレベルＣＳＰであるＷＬ−ＣＳＰへ適用される半導体装置であり、再配線パターンが形成された有機フィルムが固着された第１のＷＬ−ＣＳＰ上に、再配線パターンが形成された有機フィルムが固着された第２のＷＬ−ＣＳＰを、各再配線パターンが同一方向を向くように配置し、ＷＬ−ＣＳＰと同等のチップサイズのスタックＣＳＰの構成を可能とし、第１のＷＬ−ＣＳＰの有機フィルムは所定領域に穴が形成され、穴の領域における第１のＷＬ−ＣＳＰ上に第２のＷＬ−ＣＳＰが接着されていることを特徴としている。
【００２５】
【発明の実施の形態】
次に、添付図面を参照して本発明による半導体装置およびその製造方法の実施形態を詳細に説明する。図１から図４を参照すると、本発明の半導体装置およびその製造方法の一実施形態が示されている。
【００２６】
（第１の実施例）
図１に、本発明を適用した半導体装置の構成例を示す。
図１に示す半導体装置は、第一のＬＳＩチップ１０、窒化膜１１、有機膜層１２、アルミパッド１３、メタル層１４、Ｃｕポスト１５、接着層１６、第二のＬＳＩチップ２０、窒化膜２１、有機膜層２２、アルミパッド２３、メタル層２４、Ｃｕポスト２５、はんだボール４０、封止樹脂４１、を有して構成される。
【００２７】
この半導体装置には、第一のＬＳＩチップ１０と第二のＬＳＩチップ２０との２つのＬＳＩチップが積層されている。
【００２８】
第一のＬＳＩチップ１０のアルミ配線を保護する窒化膜１１の上に、感光性絶縁材料の有機膜層１２が形成されている。この有機膜層１２は、後で再配線層としてメタル層１４を積層した際の層間絶縁の働きと、基板実装後に外部から加わるストレスを緩和する働きとを持つ。また、第一のＬＳＩチップ１０の電極であるアルミパッド１３上の有機膜層１２は、フォトリソグラフィにより除去され、有機膜層１２に積層されるメタル層１４との接続のためのコンタクトホールが形成されている。
【００２９】
有機膜層１２の上には、スパッタ方式によりメタル層１４が形成されている。
このメタル層１４は、第一のＬＳＩチップ１０の電極の再配置を目的としたものであり、コンタクトホールで第一のＬＳＩチップ１０のアルミパッド１３と接続し、第一のＬＳＩチップ１０の電極が所望の位置に再配置されるようにパターン化されている。メタル層１４により再配置された電極位置には、電解めっきでＣｕポスト１５がそれぞれ形成されている。
【００３０】
また、第一のＬＳＩチップ１０の中央部には、接着層１６を介して第二のＬＳＩチップ２０が接着されている。第二のＬＳＩチップ２０も第一のＬＳＩチップ１０と同様に、窒化膜２１上に有機膜層２２とメタル層２４とにより電極位置が再配置され、アルミパッド２３からメタル層２４により再配置された電極位置には、Ｃｕポスト２５が形成されている。
【００３１】
なお、第一のＬＳＩチップ１０と第二のＬＳＩチップ２０とのそれぞれのＣｕポスト１５、２５の先端が同一の高さになるように、第一のＬＳＩチップ１０および第二のＬＳＩチップ２０のそれぞれの有機膜層１２、２２、メタル層１４、２４、Ｃｕポスト１５、２５の高さは、あらかじめ調整されている。
【００３２】
Ｃｕポスト１５、２５の先端には、実装基板との接続用にはんだボール４０が供給されている。またＣｕポスト１５、２５のすき間やメタル層１４、メタル層２４の段差等を埋めるようにして、封止樹脂４１が充填されている。
【００３３】
図２を用いて、本実施例における半導体装置の製造方法を示す。
（ａ）第一のＬＳＩチップを含むウェハ１１０に、アルミパッド１１２を含むアルミ配線を保護するために、表面に窒化膜１１１を形成する。
【００３４】
（ｂ）アルミ配線保護のための窒化膜処理が完了した第一のＬＳＩチップのウェハ１１０上に、感光性絶縁材料層１１３を形成する。次に第一のＬＳＩチップのアルミパッド部へフォトリソグラフィを施して絶縁材料層を除去し、コンタクトホールを形成する。更に再配線パターンとしてスパッタ方式でメタル膜１１４を形成する。
【００３５】
（ｃ）電解めっきで第一のＬＳＩチップの外部端子の位置に、Ｃｕポスト１１５を形成する。この時、Ｃｕポスト１１５の高さは、後で第二のＬＳＩチップ１１６をスタック積層した際に、これのＣｕポストと同一高さになるように決める。
【００３６】
（ｄ）第二のＬＳＩチップのウェハは、スタック積層時のチップ接着のため、あらかじめウェハ裏面に接着フィルムを貼付し、同じように再配線とＣｕポストの形成とまで行う。第二のＬＳＩチップのウェハは、この後ダイシングにより個片化される。個片化された第二のＬＳＩチップ１１６を、先の第一のＬＳＩチップのウェハ１１０の各チップ部位にそれぞれスタック積層して接着する。
【００３７】
（ｅ）ウェハ全面に樹脂封止層１１７を形成する。次に第一のＬＳＩチップおよび第二のＬＳＩチップのポスト上に、はんだボール１１８を供給して、テストを行う。
（ｆ）ダイシングにより第一のＬＳＩチップのウェハ１１０を個片化する。
（ｇ）完成状態となる。
【００３８】
すなわち、図２は、ＬＳＩチップ周辺部のアルミパッドから、再配線技術を用いて外部端子をＬＳＩチップ表面にエリア状に転換して樹脂封止をすることで、ウェハの状態でパッケージング工程を完了させ、完成状態のウェハレベルＣＳＰとする方法を示す。
【００３９】
上記の実施例によれば、ウェハ上に別のＷＬ−ＣＳＰを接着することで、ＷＬ−ＣＳＰと同等サイズのスタックＣＳＰを実現し、ＬＳＩの実装密度を向上させたＷＬ−ＣＳＰが得られる。これにより、ＷＬ−ＣＳＰと同一サイズのスタックＣＳＰの製造が可能となる。
【００４０】
（第２の実施例）
図３に、本発明による半導体装置の別の構成例を示す。
第２の実施例では、第一のＬＳＩチップ５０および第二のＬＳＩチップ６０の再配線層として、感光性絶縁材料による有機膜層とメタル層の代わりに、あらかじめ再配線パターンが形成された有機フィルムを使用する。
【００４１】
第一のＬＳＩチップ５０のアルミ配線を保護する窒化膜５１の上に、あらかじめ再配線パターン５５が形成されたポリイミドフィルム５６が接着剤５７で固着されている。ポリイミドフィルム５６の再配線パターン５５と第一のＬＳＩチップ５０のアルミパッド５３との接続は、ワイヤボンディング５８により接続されている。第二のＬＳＩチップ６０も同様に、再配線パターン６５が形成されたポリイミドフィルム６６が接着剤６７で固着され、再配線パターン６５とアルミパッド６３がワイヤボンディング６８により接続され、端子が再配置されている。
【００４２】
また、第一のＬＳＩチップ５０のポリイミドフィルム５６には、中央に穴があらかじめ空いており、ポリイミドフィルム６６を固着した第二のＬＳＩチップ６０が、接着層６９により固着されている。ポリイミドフィルムによる再配置された各端子には、はんだボール７０が供給されている。第一のＬＳＩチップ５０および第二のＬＳＩチップ６０の露出しているワイヤボンディング部は封止樹脂７１により保護されている。
【００４３】
図４に、第２の実施例における半導体装置の製造方法を示す。
（ａ）第一のＬＳＩチップを含むウェハ２１０に、アルミパッド２１２を含むアルミ配線を保護するために、表面に窒化膜２１１を形成する。
（ｂ）アルミ配線保護のための窒化膜処理が完了した第一のＬＳＩチップのウェハ２１０上に、再配線パターンが形成されたポリイミドフィルム２１３を接着する。
（ｃ）ポリイミドフィルム２１３の再配線パターンとウェハ２１０のアルミパッド２１２とをワイヤボンディング２１４で接続する。
【００４４】
（ｄ）第二のＬＳＩチップのウェハに、スタック積層時のチップ接着のため、あらかじめウェハ裏面に接着フィルムを貼付し、同じように再配線パターンが形成されたポリイミドフィルムを接着し、ワイヤボンディングによりアルミパッドと再配線パターンとを接続し、ダイシングにより個片化する。個片化された第二のＬＳＩチップ２１５を、先の第一のＬＳＩチップのウェハ２１０のポリイミドフィルム２１３のあらかじめ空いている穴に接着する。
【００４５】
（ｅ）露出しているワイヤボンディング部に、封止樹脂２１６を塗布して保護する。次に、第一のＬＳＩチップおよび第二のＬＳＩチップの再配線パターン上に、はんだボール２１７を供給してテストを行う。
（ｆ）ダイシングにより、第一のＬＳＩチップのウェハ２１０を個片化する。
（ｇ）完成状態となる。
【００４６】
なお、上述の実施形態は本発明の好適な実施の一例である。ただし、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００４７】
【発明の効果】
以上の説明より明らかなように、本発明による半導体装置は、ウェハ上において第一のＷＬ−ＣＳＰと第二のＷＬ−ＣＳＰとを相互に接着させてウェハレベルＣＳＰ（ＷＬ−ＣＳＰ）へ適用し、ＷＬ−ＣＳＰと同等のチップサイズのスタックＣＳＰの構成を可能としている。これにより、経費および時間を削減し、積層するＬＳＩチップの自由度を向上させることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施形態を示す半導体装置の断面図である。
【図２】本発明による半導体装置の製造方法の実施形態の手順例を示す図である。
【図３】本発明による半導体装置の他の実施例を示す断面図である。
【図４】本発明による半導体装置の製造方法の他の手順例を示す図である。
【図５】従来の半導体装置の第一の構造例を示す断面図である。
【図６】従来の半導体装置の第二の構造例を示す断面図である。
【符号の説明】
１０、５０ 第一のＬＳＩチップ
１１、２１、５１、１１１、２１１ 窒化膜
１２、２２ 有機膜層
１３、２３、５３、６３、１１２、２１２ アルミパッド
１４、２４ メタル層
１５、２５、１１５ Ｃｕポスト
１６、６９ 接着層
２０、６０、１１６、２１５ 第二のＬＳＩチップ
４０、７０、１１８、２１７ はんだボール
４１、７１、２１６ 封止樹脂
５５、６５ 再配線パターン
５６、６６、２１３ ポリイミドフィルム
５７、６７ 接着剤
５８、６８、２１４ ワイヤボンディング
１１０、２１０ ウェハ
１１３ 感光性絶縁材料層
１１４ メタル膜
１１７ 樹脂封止層
Claims (1)
- ウェハレベルＣＰＳであるＷＬ−ＣＳＰへ適用される半導体装置であり、
再配線パターンが形成された有機フィルムが固着された第１のＷＬ−ＣＳＰ上に、再配線パターンが形成された有機フィルムが固着された第２のＷＬ−ＣＳＰを、各再配線パターンが同一方向を向くように配置し、
ＷＬ−ＣＳＰと同等のチップサイズのスタックＣＳＰの構成を可能とし、
前記第１のＷＬ−ＣＳＰの前記有機フィルムは所定領域に穴が形成され、前記穴の領域における前記第１のＷＬ−ＣＳＰ上に前記第２のＷＬ−ＣＳＰが接着されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220396A JP4649792B2 (ja) | 2001-07-19 | 2001-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220396A JP4649792B2 (ja) | 2001-07-19 | 2001-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031768A JP2003031768A (ja) | 2003-01-31 |
| JP4649792B2 true JP4649792B2 (ja) | 2011-03-16 |
Family
ID=19054217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220396A Expired - Fee Related JP4649792B2 (ja) | 2001-07-19 | 2001-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4649792B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145226B2 (en) * | 2003-06-30 | 2006-12-05 | Intel Corporation | Scalable microelectronic package using conductive risers |
| JP3715637B2 (ja) | 2004-03-11 | 2005-11-09 | 新光電気工業株式会社 | めっき方法 |
| JP4851794B2 (ja) | 2006-01-10 | 2012-01-11 | カシオ計算機株式会社 | 半導体装置 |
| JP5337404B2 (ja) | 2008-05-21 | 2013-11-06 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5165006B2 (ja) * | 2010-01-25 | 2013-03-21 | 株式会社テラミクロス | 半導体装置の製造方法 |
| JP2012099648A (ja) * | 2010-11-02 | 2012-05-24 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| GB2485830A (en) * | 2010-11-26 | 2012-05-30 | Cambridge Silicon Radio Ltd | Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements |
| KR101332916B1 (ko) * | 2011-12-29 | 2013-11-26 | 주식회사 네패스 | 반도체 패키지 및 그 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03152942A (ja) * | 1989-11-09 | 1991-06-28 | Nitto Denko Corp | ダイシング・ダイボンドフィルム |
| JPH09260533A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 半導体装置及びその実装構造 |
| JPH10335567A (ja) * | 1997-05-30 | 1998-12-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP2000150703A (ja) * | 1998-11-06 | 2000-05-30 | Sony Corp | 半導体装置及びその組立方法 |
| JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2000299432A (ja) * | 1999-04-15 | 2000-10-24 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2001015679A (ja) * | 1999-07-01 | 2001-01-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-07-19 JP JP2001220396A patent/JP4649792B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03152942A (ja) * | 1989-11-09 | 1991-06-28 | Nitto Denko Corp | ダイシング・ダイボンドフィルム |
| JPH09260533A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 半導体装置及びその実装構造 |
| JPH10335567A (ja) * | 1997-05-30 | 1998-12-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP2000150703A (ja) * | 1998-11-06 | 2000-05-30 | Sony Corp | 半導体装置及びその組立方法 |
| JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2000299432A (ja) * | 1999-04-15 | 2000-10-24 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2001015679A (ja) * | 1999-07-01 | 2001-01-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031768A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545048B2 (en) | Stacked die package | |
| US7198980B2 (en) | Methods for assembling multiple semiconductor devices | |
| JP3772066B2 (ja) | 半導体装置 | |
| US7245008B2 (en) | Ball grid array package, stacked semiconductor package and method for manufacturing the same | |
| US7573136B2 (en) | Semiconductor device assemblies and packages including multiple semiconductor device components | |
| US6989285B2 (en) | Method of fabrication of stacked semiconductor devices | |
| US6337227B1 (en) | Method of fabrication of stacked semiconductor devices | |
| KR100750764B1 (ko) | 반도체 장치 | |
| JP3999720B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| US6969906B2 (en) | Multi-chip package and method for manufacturing the same | |
| TW200828564A (en) | Multi-chip package structure and method of forming the same | |
| JP2004056093A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6911737B2 (en) | Semiconductor device package and method | |
| US20080258306A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
| JP2005026363A (ja) | 半導体装置とその製造方法 | |
| JP4649792B2 (ja) | 半導体装置 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3529050B2 (ja) | 半導体装置の製造方法 | |
| JP4498336B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080093722A1 (en) | Encapsulation type semiconductor device and manufacturing method thereof | |
| JP2000091339A (ja) | 半導体装置およびその製造方法 | |
| JP3923944B2 (ja) | 半導体装置 | |
| JP2002368189A (ja) | 半導体スタックドパッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |