JP3715637B2 - めっき方法 - Google Patents
めっき方法 Download PDFInfo
- Publication number
- JP3715637B2 JP3715637B2 JP2004069421A JP2004069421A JP3715637B2 JP 3715637 B2 JP3715637 B2 JP 3715637B2 JP 2004069421 A JP2004069421 A JP 2004069421A JP 2004069421 A JP2004069421 A JP 2004069421A JP 3715637 B2 JP3715637 B2 JP 3715637B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- resist layer
- semiconductor wafer
- negative resist
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007747 plating Methods 0.000 title claims description 155
- 238000000034 method Methods 0.000 title claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 64
- 230000002093 peripheral effect Effects 0.000 description 31
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体ウェハにめっきにより導電性ポスト等を形成する際に必要となるめっきの形成方法に関する。
スーパーチップサイズパッケージ（Super CSP）等、半導体ウェハから切り出される半導体チップの表面に銅ポスト等の導電性ポストや再配線パターンが形成される製品、及び半導体ウェハの表面に半田バンプ等のバンプが形成される製品の製造工程においては、当該導電性ポストや再配線パターン等は、めっき処理により形成される（例えば、特許文献１参照）。このめっき処理に先立って半導体ウェハにはめっき用電極（給電層）が形成される。
図１乃至図５は、従来のめっき用電極の形成工程を示す図である。図１及び図２は第１の工程（導体層形成工程）を示す図であり、図１は平面図、図２は図１のＡ−Ａ´線断面図である。この第１の工程では、半導体ウェハ６００の上面にスパッタ処理により導通メタル層６１０が形成される。尚、この導通メタル層６１０は、半導体ウェハ６００上面にポリイミドやエポキシ等の樹脂からなる絶縁層を形成し、この絶縁層上に設ける場合もある。
図３及び図４は第２の工程（レジスト層形成工程）を示す図であり、図３は平面図、図４は図３のＡ−Ａ´線断面図である。この第２の工程では、導通メタル層６１０の上面にレジスト層６２０が形成される。この第２の工程の後、後述する第３の工程に至るまでの間、レジスト層６２０を保護するために、当該レジスト層６２０の上面に、保護フィルムが貼付される。尚、上記のレジスト層６２０としては、ネガ型またはポジ型の何れを用いることができるが、以下の説明ではネガ型を用いた例について説明する。
図５は第３の工程（露光工程）を示す平面図である。この第３の工程では、レジスト層６２０の上方にレチクルパターンを配置し、ステップ式投影露光装置により、レチクルパターンを介してレジスト層６２０を露光させる。その後、レジスト層６２０の上面に貼付された保護フィルムが剥離される。
図５に示す各格子状の領域７００は、ステップ式投影露光装置による１回の露光処理により露光される単位露光領域（以下、単位露光領域７００という）である。ステップ式投影露光装置は、既定のめっき電極の形状（めっきパターン）に対応したレチクルパターンが形成されたレチクルを用い、各単位露光領域７００を順次露光する。
図６は、露光工程が終了した後に現像処理を行った状態の半導体ウェハ６００を拡大して示している。同図に示すように、半導体ウェハ６００の上面には導通メタル層６１０が形成され、更に導通メタル層６１０の上部にはレジスト層６２０（梨地で示す）が形成されている。
また、露光工程及び現像工程を行なうことにより、レジスト層６２０にはめっきパターン６５０（再配線パターン）が形成されている。本例では、ネガ型レジスト層６２０を用いているため、露光された部分が現像液に対して不溶性又は難溶性となり、露光されなかった部分が現像により除去されてめっきパターン６５０となる。このめっきパターン６５０の形成位置では、導通メタル層６１０が露出した状態となっている。
このようにめっきパターン６５０が形成された半導体ウェハ６００は、めっき治具（特許文献２及び特許文献３参照）に装着された後、めっき液が充填されているめっき槽に浸漬されて電解めっき（例えば、銅めっき）が実施される。この際、めっき治具にはシールゴムが設けられており、このシールゴムは半導体ウェハ６００の外周位置に液密に当接するよう構成されている。これにより、めっき液が半導体ウェハ６００のめっき位置のみに接触し、半導体ウェハ６００の背面側に漏洩しないようにしている。
上記のめっき工程では、めっきパターン６５０内に所定の導電性金属材（例えば銅）がめっきされ、これによりめっきパターン６５０内に再配線パターンが形成される。続いて、ネガ型レジスト層６２０を除去することにより、半導体ウェハ６００上には、めっきパターン６５０の形状に対応した再配線パターンが形成される。
特開２００３−３１７６８号公報（第５頁、図１）
特開平０８−１７０１９８号公報（図１，図２）
特開平１１−２０４４５９号公報（図１）
ところで近年では、再配線パターンの電気的特性を向上させるため、半導体ウェハ６００上に形成される再配線パターンの厚さを厚くすることが行われている。従来では、ネガ型またはポジ型の液状レジストを塗布してレジスト層を形成していた。しかし、この方法では、１０μｍ未満の薄いレジスト層しか形成できず、再配線パターンを厚くしたいという要求に答えることが困難であった。このため、近年では再配線パターンを厚くしたいという要求に答えるために、ドライフィルムレジスト（ＤＦＲ）が用いられるようになってきている。
しかしながら、１０μｍ以上の厚さのドライフィルムレジストを用いると、めっき工程においてシールゴムを用いてもめっき液の漏洩を防止することができず、めっき液が半導体ウェハ６００の外周位置及び背面側に流出してしまうという問題点が発生した。
図７は、半導体ウェハ６００がめっき治具に装着された状態を示している。図示及び説明の便宜上、図７にはめっき治具のシールゴム６３５のみを示している。図においてシールゴム６３５の内側がめっき液に接触する部分であり、よってシールゴム６３５の外側にはめっき液が漏洩しないよう構成されている。
ところで、図５を用いて説明したように、露光工程ではレチクルを用いて半導体ウェハ６００上の各単位露光領域７００を順次露光してゆく。この際、半導体ウェハ６００の最外周位置では、単位露光領域７００が半導体ウェハ６００からはみ出し、よってレチクルの全てのパターンを露光できない領域が発生する。
そこで、図７に示される半導体ウェハ６００の最外周位置に注目すると、最外周位置にある溝状のめっきパターン６５０は連通部６５１により外部に連通した状態（即ち、ネガ型またはポジ型のレジスト層６２０の側面に孔が空いた状態）となっている。よって、めっき工程においてめっき液はこのめっきパターン６５０の内側部６５２から連通部６５１に流れ出し、これによりめっき液はシールゴム６３５の存在に拘わらずシールゴム６３５の外側に漏洩していた。
尚、ネガ型またはポジ型のレジスト層６２０が薄い（例えば、１０μｍ未満の厚さ）場合には、シールゴム６３５をレジスト層６２０に押し付けた状態で、樹脂であるレジスト層６２０が可撓し、またゴムであるシールゴム６３５がめっきパターン６５０内に弾性変形により入り込むことや、毛細管現象によりシールが行われ、これによりめっき液の漏洩が発生しなかったものと思われる。
本発明は上記の問題を解決するものであり、めっき液の漏洩を確実に防止しうるめっき方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。
請求項１記載の発明に係るめっき方法は、
半導体ウェハの上面に導体層を形成する導体層形成工程と、
前記導体層の上面にネガ型レジスト層を形成するレジスト層形成工程と、
ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する第１の露光工程と、
前記第１の露光工程の実施後に、前記ネガ型レジスト層の外周部を露光する第２の露光工程と、
露光された前記ネガ型レジスト層に対し現像処理を行ない所定のめっきパターンを形成する現像工程と、
前記めっきパターンにめっきを行なうめっき工程とを備えることを特徴とするものである。
半導体ウェハの上面に導体層を形成する導体層形成工程と、
前記導体層の上面にネガ型レジスト層を形成するレジスト層形成工程と、
ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する第１の露光工程と、
前記第１の露光工程の実施後に、前記ネガ型レジスト層の外周部を露光する第２の露光工程と、
露光された前記ネガ型レジスト層に対し現像処理を行ない所定のめっきパターンを形成する現像工程と、
前記めっきパターンにめっきを行なうめっき工程とを備えることを特徴とするものである。
上記発明によれば、ネガ型レジスト層を所定領域毎に露光する工程の実施後に、ネガ型レジスト層の外周部を露光する第２の露光工程を実施するため、現像工程終了後においても半導体ウェハの外周部にネガ型レジスト層が残存する構成となる。このため、ネガ型レジスト層に形成されるめっきパターンが半導体ウェハの外周部に位置することがなくなり、よって半導体ウェハの外周部に残存したネガ型レジスト層はダムとして機能するため、めっき工程時にこのめっきパターンを介してめっき液が漏洩することを防止できる。
また、請求項２記載の発明は、
請求項１記載のめっき方法において、
前記ネガ型レジスト層として、１０μｍ以上の厚さを有するものを用いたことを特徴とするものである。
請求項１記載のめっき方法において、
前記ネガ型レジスト層として、１０μｍ以上の厚さを有するものを用いたことを特徴とするものである。
上記発明によれば、ネガ型レジスト層の厚さを１０μｍ以上と厚くし、めっきパターンに形成されるめっきの厚さを厚くしても、めっき液の漏洩を防止することができる。
また、請求項３記載の発明は、
請求項２記載のめっき方法において、
前記ネガ型レジスト層として、ドライフィルムレジストを用いたことを特徴とするものである。
請求項２記載のめっき方法において、
前記ネガ型レジスト層として、ドライフィルムレジストを用いたことを特徴とするものである。
上記発明によれば、上記ネガ型レジスト層としてドライフィルムレジストを用いたことにより、１０μｍ以上の厚いネガ型レジスト層を容易に半導体ウェハ上に設けることができる。
また、請求項４記載の発明は、
請求項１乃至３の何れか１項に記載のめっき方法において、
前記めっき工程で実施されるめっき処理時に、シールめっき治具を用いることを特徴とするものである。
請求項１乃至３の何れか１項に記載のめっき方法において、
前記めっき工程で実施されるめっき処理時に、シールめっき治具を用いることを特徴とするものである。
上記発明のように、めっき工程で実施されるめっき処理時にシールめっき治具を用いた場合に、めっき液の漏洩を有効に防止することができる。
本発明によれば、めっき工程時にめっきパターンを介してめっき液が漏洩することを防止することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
以下の説明では、スーパーチップサイズパッケージ（Super CSP）等、半導体ウェハの表面に再配線パターンを形成するのに用いるめっき方法を例に挙げて説明する。尚、本発明に係るめっき方法は、以下説明する実施の形態に限定されるものではなく、種々の形態において適用可能なものである。
図８及び図９は、本実施形態のめっき方法における第１の工程（導体層形成工程）を説明するための図であり、図８は半導体ウェハ１００の平面図、図９は図８のＡ−Ａ´線断面図である。この第１の工程では、半導体ウェハ１００（例えば、直径８インチのシリコンウェハ等）上面に、再配線を形成する銅からなる導通メタル層１１０が形成される。導通メタル層１１０の形成においては、例えば、アルゴン等の放電用ガスの雰囲気下でグロー放電を利用し、ターゲットである半導体ウェハ１００の上面にイオンを打ち込むスパッタ処理が採用される。尚、半導体ウェハ１００の上面にエポキシやポリイミド等の樹脂からなる絶縁層を形成し、この絶縁層上に導通メタル層１１０を設ける場合もある。
図１０及び図１１は、本実施形態のめっき方法における第２の工程（レジスト層形成工程）を説明するための図であり、図１０は半導体ウェハ１００の平面図、図１１は図１０のＡ−Ａ´線断面図である。この第２の工程では、導通メタル層１１０の上面に、レジスト層１２０（梨地で示す）が形成される。レジスト層１２０としては、ネガ型或はポジ型の何れを用いることができるが、本実施例ではネガ型のレジスト層１２０を用いている（以下、ネガ型レジスト層１２０という）。ネガ型レジスト層１２０は、紫外線等の光が照射された部分のみが現像液に対して不溶性又は難溶性となり、現像後においても導通メタル１１０の上面に残る特性を有する。
このネガ型レジスト層１２０は、例えば、ドライフィルムレジスト（ＤＦＲ）を導通メタル層１１０の上面に貼付することにより形成される。ＤＦＲが導通メタル層１１０の上面に貼付される場合には、厚さが１０μｍ以上の厚いネガ型レジスト層１２０の形成が容易となり、更には、めっき処理後におけるネガ型レジスト層１２０の除去も容易となる。実施の形態では、ネガ型レジスト層１２０として厚さが３０μｍのＤＦＲを用いている。このように厚いネガ型レジスト層１２０を形成することにより、抵抗が低く電気的特性の良好な電極を形成することが可能となる。
図１２は、本実施形態のめっき方法における第３の工程（第１の露光工程）を説明するための平面図である。この第３の工程では、ネガ型レジスト層１２０を保護するために、当該ネガ型レジスト層１２０の上面に露光用の光を透過させる保護フィルム１３０が貼付される。保護フィルム１３０は、例えば、ポリエチレンテレフタレート（ＰＥＴ：Poly Ethylene Terephthalate）を材料とする。
続いて、導通メタル１１０の給電電極上方にあたる保護フィルム１３０の表面に、インク塗布により遮光部１４５を形成する。次に、ネガ型レジスト層１２０の上面に形成された保護フィルム１３０の上方にレチクルパターン（図示せず）を配置し、更に、当該レチクルパターンの上方にステップ式投影露光装置（図示せず）を配置する。そして、ステップ式投影露光装置により、レチクルパターンを介して紫外線等の露光用の光が照射され、ネガ型レジスト層１２０が露光される。
図１２に示す各格子状の領域２００は、ステップ式投影露光装置による１回の露光処理により露光される単位露光領域（以下、単位露光領域２００という）である。ステップ式投影露光装置は、各単位露光領域２００を順次露光させる。この際、先に図５を用いて説明したと同様に、半導体ウェハ１００の最外周位置では、単位露光領域２００が半導体ウェハ１００からはみ出し、よってレチクルの全てのパターンを露光できない領域が発生することは前述した通りである。
上記のように、ステップ式投影露光装置によるネガ型レジスト層１２０に対して露光処理が行われると、ネガ型レジスト層１２０のレチクルを介して光が照射された部位は現像液に対して不溶性又は難溶性となる。一方、ネガ型レジスト層１２０のレチクルにより遮光されて光が照射されなかった部分、即ちめっきパターン１５０の形成位置及び電解めっき時に給電が行なわれる遮光部１４５が形成された給電電極１１５の形成位置は、現像液に対して溶性となる。
図１３及び図１４は、本実施形態のめっき方法における第４の工程（第２の露光工程）を説明するための図であり、図１３は半導体ウェハ１００の平面図、図１４は図１３のＡ−Ａ´線断面図である。第４の工程では、ネガ型レジスト層１２０の外周部に、紫外線等の露光用の光が照射され露光処理が行われる。この際、遮光部１４５は形成されたままの状態で露光が行なわれる。また、この露光は、レーザダイオード等による収束した光線により行なう。
この第４の工程において露光処理を行なう領域を図中に網目で示している（以下、第４の工程において露光された領域を外周露光領域１４０という）。この外周露光領域１４０は、図示されるようにネガ型レジスト層１２０（半導体ウェハ１００）の最外周部分に環状に形成される。
前記したように、ネガ型レジスト層１２０は露光されることにより現像液に対して不溶性又は難溶性となる。即ち、第４の工程を実施することにより、ネガ型レジスト層１２０の外周部分には、現像液に対して不溶性又は難溶性の領域（外周露光領域１４０）が環状に形成された構成となる。但し、遮光部１４５の形成位置は溶性な状態となっている。尚、半導体ウェハ１００の半径方向に対する外周露光領域１４０の幅寸法は、例えば３ｍｍ〜４ｍｍに設定されている。
上記した第４の工程が終了すると、続いて本実施形態のめっき方法における第５の工程（現像工程）が実施される。この第５の工程では、ネガ型レジスト層１２０の上面に貼付されていた保護フィルム１３０を剥離すると共に、半導体ウェハ１００を現像液に浸漬して現像処理を実施する。
上述したように、ネガ型レジスト層１２０の第３の工程（第１の露光工程）及び第４の工程（第２の露光工程）で露光が行われた部分は、現像液に対して不溶性又は難溶性となり、現像後においても導通メタル１１０の上面に残ったままとなる。一方、第３及び第４の工程で露光が行われなかった部分、具体的にはめっきパターン１５０及び給電電極１１５の形成位置は、現像液に対して溶性となり現像処理により除去される。
図１５は、第５の工程が終了した後の半導体ウェハ１００の外周部分を拡大して示している。同図に示すように、現像処理を実施することによりネガ型レジスト層１２０には複数のめっきパターン１５０が形成されている。また、ネガ型レジスト層１２０の最外周位置には環状に外周露光領域１４０が形成されている。また、外周露光領域１４０の所定位置には給電電極１１５が形成されている。この給電電極１１５の幅寸法は、外周露光領域１４０の幅寸法より小さく、かつ外周露光領域１４０の外周縁に形成されている。
この外周露光領域１４０が存在することにより、最外周位置にある溝状のめっきパターン（符号１５０Ａで示す）であっても外部に連通しない構成となっている。即ち、従来（図６参照）において連通部６５１が形成されていた部分は、本実施の形態では外周露光領域１４０となっており、この部分はネガ型レジスト層１２０が現像されないで残った構成となっている。即ち、外周露光領域１４０は、めっきパターン１５０Ａの端部が外部に連通するのを防止するダムとしての機能を奏している。
上記した第５の工程が終了すると、続いて本実施形態のめっき方法における第６の工程（めっき工程）が実施される。この第６の工程では、先ずめっきパターン１５０が形成された半導体ウェハ１００をめっき治具１６０に装着する。図１６及び図１７は、めっき治具１６０を説明するための図である。めっき治具１６０は、大略するとマスク治具１６１と裏蓋治具１６２とにより構成されている。
図１６はマスク治具１６１を示し、図１７は裏蓋治具１６２を示している。図１６（Ａ）はマスク治具１６１の正面図であり、図１６（Ｂ）は断面図である。また、図１７（Ａ）は裏蓋治具１６２の正面図であり、図１７（Ｂ）は側面図である。
マスク治具１６１は、図１６に示されるように、中央下部に開口部１６４が形成されたマスク本体１６３を有している。このマスク本体１６３は、例えば樹脂により形成されており、開口部１６４の上部には外部接続端子１６５が形成されると共に、開口部１６４の縁部を囲繞する位置には、それぞれ環状形状を有したシールゴム１６７及び給電端子１６６が形成されている。
外部接続端子１６５と給電端子１６６は、電気的に接続された構成となっている。また、給電端子１６６は、シールゴム１６７の外周位置に形成されている。
更に、開口部１６４の外周離間位置には、複数のネジ孔１６８が形成されている。このネジ孔１６８は、次に述べる裏蓋治具１６２を固定する時に用いるネジ（図示せず）が螺着されるものである。
裏蓋治具１６２は、図１７に示されるように、大略すると蓋体１７０と固定フレーム１７１とにより構成されている。蓋体１７０は円盤状の部材であり、その大きさは半導体ウェハ１００の直径よりも大きく設定されている。また、蓋体１７０の背面側には裏側シールドゴム１７２が配設されている。
この裏側シールドゴム１７２は、後述するように半導体ウェハ１００を装着した際、半導体ウェハ１００の背面全面と当接しうる面積を有するよう構成されている。更に、複数（本実施例では２本）の固定フレーム１７１の端部には、夫々貫通孔１７３が形成されている。
続いて、半導体ウェハ１００をめっき治具１６０に装着する手順について、図１８及び図１９を用いて説明する。半導体ウェハ１００をめっき治具１６０に装着するには、先ず半導体ウェハ１００をマスク治具１６１に装着する。
この際、ネガ型レジスト層１２０が形成されている面が、シールゴム１６７と対向するようにする。また、この装着時において、シールゴム１６７の全体が半導体ウェハ１００と当接するよう位置決めすると共に、半導体ウェハ１００に形成されている給電電極１１５が給電端子１６６に接続するよう位置決めする。
次に、半導体ウェハ１００が装着されたマスク治具１６１に対し、図示しないネジを用いて裏蓋治具１６２を固定する。この際、裏蓋治具１６２に設けられている裏側シールドゴム１７２が半導体ウェハ１００の背面と当接するようにする。これにより、図１９に示されるように、半導体ウェハ１００はめっき治具１６０内に装着された状態となる。
上記のように半導体ウェハ１００がめっき治具１６０に装着されると、半導体ウェハ１００に対するめっき処理が実施される。図２０は、めっき装置１８０を示している。半導体ウェハ１００は、めっき装置１８０を用いてめっき処理（電解めっき処理）が実施される。
めっき装置１８０は、めっき液１８２が充填されためっき槽１８１、電源１８３、カソード電極１８４、及びアノード電極１８５等により構成されている。本実施例では、銅めっき処理を行なう例を示しており、よってめっき液１８２は銅イオンを含み、またアノード電極１８５は銅により構成されている。
また、カソード電極１８４はめっき治具１６０の外部接続端子１６５に接続されている。よって、カソード電極１８４は外部接続端子１６５、給電端子１６６、及び給電電極１１５（導通メタル層１１０の一部として形成されている）を介して導通メタル層１１０に電気的に接続されている。また、ネガ型レジスト層１２０のめっきパターン１５０の形成された位置は、導通メタル層１１０が露出した状態となっている。このため、銅イオンは極性がマイナスとされた導通メタル層１１０に堆積してゆき、めっきパターン１５０内に再配線パターンが形成される。
ここで、半導体ウェハ１００がめっき治具１６０に装着された状態を図２１に拡大して示す。図２１は、半導体ウェハ１００の外周部分を拡大して示しており、また図示及び説明の便宜上、めっき治具のシールゴム１６７のみを示している。
前記したように本実施例では、第４の工程（第２の露光工程）においてネガ型レジスト層１２０の外周部に露光処理が行われ、よって半導体ウェハ１００の最外周部分に環状に外周露光領域１４０が形成されている。この外周露光領域１４０が形成されることにより、外周露光領域１４０はダムとして機能し、最外周位置にあるめっきパターン１５０Ａの外周側は外周露光領域１４０により塞がれ、内側部１５２は外部に対し閉塞した状態となる。また、シールゴム１６７の半導体ウェハ１００に対する当接位置は、外周露光領域１４０よりも内側に位置しないよう設定されている。具体的には、外周露光領域１４０の形成位置上で、かつ給電電極１１５より内側位置上にあるよう設定されている。
上記構成とすることにより、図２０に示すように、半導体ウェハ１００を装着しためっき治具１６０をめっき液１８２内に浸漬しても、めっき液１８２がめっきパターン１５０Ａを介してシールゴム１６７の外側に漏洩することを確実に防止することができる。
これにより、めっき液１８２によりめっき治具１６０を構成する給電端子１６６が腐食したり、また半導体ウェハ１００背面側にめっき液１８２が汚れとして付着したりすることを確実に防止することができる。また、ネガ型レジスト層１２０として１０μｍ以上の厚いＤＦＲを用いても、外周露光領域１４０の存在により確実にめっき液１８２の漏洩を防止できる。具体的には、本実施例ではネガ型レジスト層１２０の厚さを３０μｍとしたが、３５〜４０μｍ程度であってもめっき液１８２の漏洩を防止することができる。
尚、上記した第６の工程（めっき工程）が終了すると、ネガ型レジスト層１２０と共に外周露光領域１４０が除去され、これによりめっきパターン１５０の形状に対応した再配線パターンを有した半導体ウェハ１００が形成される。
１００ 半導体ウェハ
１１０ 導通メタル層
１２０ ネガ型レジスト層
１４０ 外周露光領域
１５０ めっきパターン
１６０ めっき治具
１６１ マスク治具
１６２ 裏蓋治具
１８０ めっき装置
１８２ めっき液
１８４ カソード電極
１８５ アノード電極
２００ 単位露光領域
１１０ 導通メタル層
１２０ ネガ型レジスト層
１４０ 外周露光領域
１５０ めっきパターン
１６０ めっき治具
１６１ マスク治具
１６２ 裏蓋治具
１８０ めっき装置
１８２ めっき液
１８４ カソード電極
１８５ アノード電極
２００ 単位露光領域
Claims (4)
- 半導体ウェハの上面に導体層を形成する導体層形成工程と、
前記導体層の上面にネガ型レジスト層を形成するレジスト層形成工程と、
ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する第１の露光工程と、
前記第１の露光工程の実施後に、前記ネガ型レジスト層の外周部を露光する第２の露光工程と、
露光された前記ネガ型レジスト層に対し現像処理を行ない所定のめっきパターンを形成する現像工程と、
前記めっきパターンにめっきを行なうめっき工程と、
を備えることを特徴とするめっき方法。 - 請求項１記載のめっき方法において、
前記ネガ型レジスト層として、１０μｍ以上の厚さを有するものを用いたことを特徴とするめっき方法。 - 請求項２記載のめっき方法において、
前記ネガ型レジスト層として、ドライフィルムレジストを用いたことを特徴とするめっき方法。 - 請求項１乃至３の何れか１項に記載のめっき方法において、
前記めっき工程で実施されるめっき処理時に、シールめっき治具を用いることを特徴とするめっき方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004069421A JP3715637B2 (ja) | 2004-03-11 | 2004-03-11 | めっき方法 |
| US11/072,724 US7790359B2 (en) | 2004-03-11 | 2005-03-04 | Plating method |
| TW094106931A TW200536063A (en) | 2004-03-11 | 2005-03-08 | Plating method |
| KR1020050019919A KR20060043811A (ko) | 2004-03-11 | 2005-03-10 | 도금 방법 |
| CNB200510054563XA CN100533686C (zh) | 2004-03-11 | 2005-03-11 | 电镀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004069421A JP3715637B2 (ja) | 2004-03-11 | 2004-03-11 | めっき方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005256090A JP2005256090A (ja) | 2005-09-22 |
| JP2005256090A5 JP2005256090A5 (ja) | 2005-11-04 |
| JP3715637B2 true JP3715637B2 (ja) | 2005-11-09 |
Family
ID=34918491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004069421A Expired - Fee Related JP3715637B2 (ja) | 2004-03-11 | 2004-03-11 | めっき方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7790359B2 (ja) |
| JP (1) | JP3715637B2 (ja) |
| KR (1) | KR20060043811A (ja) |
| CN (1) | CN100533686C (ja) |
| TW (1) | TW200536063A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299960A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5247998B2 (ja) * | 2006-08-11 | 2013-07-24 | 株式会社テラミクロス | 半導体装置の製造方法 |
| JP2009266995A (ja) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| US20120261254A1 (en) * | 2011-04-15 | 2012-10-18 | Reid Jonathan D | Method and apparatus for filling interconnect structures |
| JP5782398B2 (ja) | 2012-03-27 | 2015-09-24 | 株式会社荏原製作所 | めっき方法及びめっき装置 |
| CN102707566A (zh) * | 2012-05-22 | 2012-10-03 | 上海宏力半导体制造有限公司 | 光刻方法 |
| JP6328582B2 (ja) * | 2014-03-31 | 2018-05-23 | 株式会社荏原製作所 | めっき装置、および基板ホルダの電気接点の電気抵抗を決定する方法 |
| CN105575880B (zh) * | 2014-10-09 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN104538287B (zh) * | 2014-11-24 | 2017-08-11 | 通富微电子股份有限公司 | 半导体制造电镀治具密封接触光阻区域形成方法 |
| US10014170B2 (en) | 2015-05-14 | 2018-07-03 | Lam Research Corporation | Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity |
| CN106773537B (zh) * | 2016-11-21 | 2018-06-26 | 中国电子科技集团公司第十一研究所 | 一种基片的表面光刻和湿法刻蚀方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3391125B2 (ja) | 1994-12-15 | 2003-03-31 | 株式会社デンソー | 半導体ウエハ用メッキ治具 |
| JP4037504B2 (ja) | 1998-01-09 | 2008-01-23 | 株式会社荏原製作所 | 半導体ウエハのメッキ治具 |
| JP3415089B2 (ja) * | 1999-03-01 | 2003-06-09 | 住友金属鉱山株式会社 | プリント配線板の製造方法 |
| JP3430290B2 (ja) * | 1999-11-26 | 2003-07-28 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP4649792B2 (ja) | 2001-07-19 | 2011-03-16 | 日本電気株式会社 | 半導体装置 |
| JP2003151875A (ja) * | 2001-11-09 | 2003-05-23 | Mitsubishi Electric Corp | パターンの形成方法および装置の製造方法 |
-
2004
- 2004-03-11 JP JP2004069421A patent/JP3715637B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-04 US US11/072,724 patent/US7790359B2/en active Active
- 2005-03-08 TW TW094106931A patent/TW200536063A/zh unknown
- 2005-03-10 KR KR1020050019919A patent/KR20060043811A/ko not_active Application Discontinuation
- 2005-03-11 CN CNB200510054563XA patent/CN100533686C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1667802A (zh) | 2005-09-14 |
| US20050202346A1 (en) | 2005-09-15 |
| US7790359B2 (en) | 2010-09-07 |
| TW200536063A (en) | 2005-11-01 |
| JP2005256090A (ja) | 2005-09-22 |
| CN100533686C (zh) | 2009-08-26 |
| KR20060043811A (ko) | 2006-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7790359B2 (en) | Plating method | |
| JP4777644B2 (ja) | 半導体装置およびその製造方法 | |
| US6465879B1 (en) | Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same | |
| JP2007142121A (ja) | 半導体装置およびその製造方法 | |
| TW201436678A (zh) | 配線基板及其製造方法 | |
| US9326389B2 (en) | Wiring board and method of manufacturing the same | |
| CN107424980B (zh) | 半导体封装件及半导体封装件的制造方法 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| KR100204163B1 (ko) | 반도체장치의 제조방법 | |
| JP2004304152A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US10438912B2 (en) | Liquid ejection head substrate and semiconductor substrate | |
| JP2004304151A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5247998B2 (ja) | 半導体装置の製造方法 | |
| TW201810454A (zh) | 半導體封裝件之製造方法 | |
| JP2018166182A (ja) | 半導体装置用リードフレームとその製造方法 | |
| JP2014179659A (ja) | 配線基板及びその製造方法 | |
| US7229851B2 (en) | Semiconductor chip stack | |
| TWI773915B (zh) | 半導體裝置 | |
| JP2010287648A (ja) | 半導体装置の製造方法 | |
| US8084349B2 (en) | Method for forming post bump | |
| KR100246585B1 (ko) | 비지에이 반도체 리이드프레임과 그 제조방법 | |
| TW201737363A (zh) | 半導體封裝件之製造方法及半導體封裝件 | |
| JP2006073888A (ja) | 半導体装置及びその製造方法 | |
| JP5503590B2 (ja) | 半導体装置 | |
| JP2017045945A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050726 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050726 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3715637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |