JP2006073888A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006073888A
JP2006073888A JP2004257331A JP2004257331A JP2006073888A JP 2006073888 A JP2006073888 A JP 2006073888A JP 2004257331 A JP2004257331 A JP 2004257331A JP 2004257331 A JP2004257331 A JP 2004257331A JP 2006073888 A JP2006073888 A JP 2006073888A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
solder
electrode
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004257331A
Other languages
English (en)
Other versions
JP3972211B2 (ja
Inventor
Yasunori Kurosawa
康則 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004257331A priority Critical patent/JP3972211B2/ja
Priority to US11/197,338 priority patent/US7365429B2/en
Publication of JP2006073888A publication Critical patent/JP2006073888A/ja
Application granted granted Critical
Publication of JP3972211B2 publication Critical patent/JP3972211B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 電気的な接続の信頼性を高めた半導体装置及びその製造方法を提供する。
【解決手段】 集積回路４が形成され、集積回路４に電気的に接続された電極６を有する半導体基板２と、半導体基板２の電極６が形成された面に、電極６を避けて形成されてなる樹脂層８と、樹脂層８上において、上方に突出してなる凸部１２を有するように形成され、電極６に電気的に接続されてなる配線１０と、配線１０の凸部１２上に形成されてなるはんだ２０と、を含み、凸部１２の上面部は、はんだ２０と凸部１２の材料とによって溶食されている。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するＣＳＰ（Chip Size Package）などの半導体装置が開発されている。また、近年では、半導体ウエハ状態のままパッケージングまでを行い、その後、ダイシング工程を行って個々の半導体装置を製造するＷＣＳＰ（Wafer level Chip Size Package）技術も広く知られている。この方法で製造されたパッケージは、外部寸法が半導体チップ寸法になっているため、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求されている（例えば、特許文献１参照）。
特開２００１−７７２３７号公報
一般的に、はんだを金属配線上に配置し、はんだを溶融させた際、はんだと金属配線接合部において、はんだと金属配線の金属とで溶食されていた。
本発明の目的は、電気的な接続の信頼性を高めた半導体装置及びその製造方法を提供することを目的とする。
（１）本発明に係る半導体装置は、集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に、前記電極を避けて形成されてなる樹脂層と、
前記樹脂層上において、上方に突出してなる凸部を有するように形成され、前記電極に電気的に接続されてなる配線と、
前記配線の前記凸部上に形成されてなるはんだと、
を含み、
前記凸部の上面部は、前記はんだと前記凸部の材料とによって溶食されている。本発明によれば、配線のランドの凸部の膜厚を、配線のランドの凸部以外の膜厚よりも厚くしたので、溶食された部分に応力が集中しても配線の断線を著しく低減することができ、電気的な接続の信頼性を高めた半導体装置を提供することができる。
（２）この半導体装置において、
前記配線の一部を覆うように形成されたソルダレジスト層をさらに有していてもよい。
（３）この半導体装置において、
前記ソルダレジスト層は、前記凸部の縁部に載っていなくてもよい。
（４）本発明に係る半導体装置の製造方法は、集積回路を有する半導体基板の前記集積回路に電気的に接続された電極が形成された面に、前記電極を避けて樹脂層を形成すること、
前記樹脂層上に上方に突出してなる凸部を有し、前記電極に電気的に接続される配線を形成すること、
前記配線の少なくとも一部を覆い、前記凸部の縁部に載らないようにソルダレジスト層を形成すること、及び、その後、
前記凸部上に、前記樹脂層にて支持されるようにはんだを形成すること、
を含む。本発明によれば、配線のランドの凸部の膜厚を、配線のランドの凸部以外の膜厚よりも厚くしたので、溶食された部分に応力が集中しても配線の断線を著しく低減することができ、電気的な接続の信頼性を高めた半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置は、半導体基板２を有する。半導体基板２は、半導体チップであってもよいし、半導体ウエハであってもよい。半導体基板２には、１つ又は複数の集積回路４が形成されている。半導体チップには、１つの集積回路４が形成され、半導体ウエハには、複数の集積回路４が形成されている。半導体基板２には、集積回路４に電気的に接続された複数の電極（例えばパッド）６が形成されている。電極６は、例えばＡｌで形成されている。
本実施の形態に係る半導体装置は、樹脂層８を有する。樹脂層８は、半導体基板２の電極６が形成された面に、電極６を避けて形成されている。樹脂層８は、応力緩和機能を有してもよい。樹脂層８は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成することができる。
本実施の形態に係る半導体装置は、１つ又は複数の配線１０を有する。配線１０は、１つ又は１グループの電極６に電気的に接続されている。配線１０は、電極６の露出面の全てを覆ってもよい。配線１０は、電極６から樹脂層８の上面に至るように形成されている。配線１０は、周囲の面よりも突出してなる凸部１２を含むランド１４を有している。凸部１２は、配線１０の、半導体基板２と対向する面とは反対側の面から突出していてもよい。凸部１２は、上方（言い換えると配線１０を基準として、半導体基板２がある方向と反対の方向）に突出していてもよい。配線１０は、電極６を構成する材料（例えばＡｌ）よりも腐食しにくい材料（例えばＣｕ）で形成してもよい。こうすることで、電極６の腐食を防止し、電気的不良を防止することができる。
本実施の形態に係る半導体装置は、ソルダレジスト層１６を有する。ソルダレジスト層１６は、配線１０の少なくとも一部を覆っている。ソルダレジスト層１６は、配線１０のランド１４の縁に載るように形成されてもよい。ソルダレジスト層１６は、配線１０の凸部１２の縁部１８に載らないように形成されてもよい。配線１０のはんだ２０が設けられた部分及び半導体基板２、電極６、樹脂層８と接触している部分を除いた部分を全てソルダレジスト層１６で覆うことで、配線１０の酸化、腐食を防止し、電気的不良を防止することができる。
本実施の形態に係る半導体装置は、複数のはんだ２０を有する。はんだ２０は、配線１０に電気的に接続されている。はんだ２０は、配線１０のランド１４の凸部１２上に形成され、樹脂層８にて支持されている。はんだ２０は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのもの（例えばハンダ）である。はんだ２０は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成されてもよい。はんだ２０は、球状をなしていてもよい。ランド１４の凸部１２の上面部２２には、はんだ２０と凸部１２の材料とによって溶食（金属間化合物が形成）されている。このとき、ランド１４の金属間化合物が形成されていない部分の厚さは、樹脂層上の配線の厚さと同じ、若しくは樹脂層上の配線の厚さよりも厚くてもよい。
本実施の形態に係る半導体装置は、上述のように構成されており、以下その製造方法を説明する。
図２及び図３は、本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。本実施の形態では、図２（Ａ）に示すように、半導体基板２の集積回路４に電気的に接続された電極６が形成されている。まず、半導体基板２の電極６が形成された面に、電極６を避けて樹脂層８を形成する。樹脂層８の形成プロセスは、半導体基板２に樹脂前駆体（例えば、熱硬化性樹脂前駆体）を塗布すること、あるいは、半導体基板２上で樹脂前駆体をスピンコートによって広げて、樹脂前駆体層を形成することを含んでもよい。放射線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有する放射線感応性樹脂前駆体を使用して、連続的又は一体的な樹脂前駆体層を形成し、これを樹脂層８にパターニングしてもよい。パターニングにはリソグラフィを適用する。あるいは、印刷（例えば、スクリーン印刷）によって、樹脂層８を形成してもよい。樹脂層８は、複数層になるように形成してもよいし、１層になるように形成してもよい。
次に、電極６に電気的に接続されるように、配線層２４を形成する。樹脂層８上に至るように配線層２４を形成する。配線層２４は、電極６上を通るように形成する。配線層２４の厚みは、１μｍより厚く形成してもよい。配線層２４は、ランド２６（ラインよりも幅の広い部分）を有するように形成する。ランド２６は、その上にはんだを設けるためのものである。例えば、スパッタリングにより、Ｃｕスパッタ膜を積層した後、メッキレジスト膜を形成する。そして、フォトリソグラフィー技術を用いることにより、配線に対応する開口をメッキレジスト膜に形成し、この開口を介して電解銅メッキを行うことにより、Ｃｕメッキ配線層を形成する。そして、メッキレジスト膜を除去し、Ｃｕメッキ配線層をマスクとして、Ｃｕスパッタ膜をエッチングすることにより、Ｃｕスパッタ配線層を形成し、配線層２４を形成することができる。
次に、図２（Ｂ）に示すように、転写ピン２８を使用して、樹脂層８上の配線層２４のランド２６上に、ランド２６の縁に載らないようにランド２６の面積より小さい面積であるレジスト３０を転写する。
次に、図３（Ａ）に示すように、レジスト３０をマスクとして、配線層２４をエッチングし、樹脂層８上に突部を有する配線１０を形成する。この際、配線層２４を１〜３μｍエッチングすることで、周囲の面よりも１〜３μｍ突出した凸部１２を形成してもよい。
次に、図３（Ｂ）に示すように、レジスト３０を除去して、配線１０に周囲の面より突出した凸部１２を含むランド１４を形成する。
次に、図３（Ｃ）に示すように、樹脂層８上にソルダレジスト層１６を形成する。ソルダレジスト層１６は、配線１０のランド１４の縁を覆い、ランド１４の凸部１２の縁部１８に載らないように形成する。
次に、図３（Ｄ）に示すように、配線１０のランド１４の凸部１２上に、樹脂層８にて支持されるようにはんだ２０を形成する。凸部１２の上面部２２は、はんだ２０の材料によって金属間化合物が形成されている。一般的に、はんだを金属配線上に配置後、はんだを溶融させる際、はんだと金属配線接合部において、はんだと金属配線の金属とで金属間化合物が形成される。
本実施の形態では、配線１０のランド１４の凸部１２の膜厚を、配線１０のランド１４の凸部１２以外の膜厚よりも厚くしたので、金属間化合物が形成される部分に応力が集中しても配線１０の断線を著しく低減することができ、電気的な接続の信頼性を高めた半導体装置及びその製造方法を提供することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
符号の説明
２…半導体基板 ４…集積回路 ６…電極 ８…樹脂層 １０…配線 １２…凸部 １４…ランド １６…ソルダレジスト層 １８…縁部 ２０…はんだ ２２…上面部 ２４…配線層 ２６…ランド ２８…転写ピン ３０…レジスト

Claims (4)

  1. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に、前記電極を避けて形成されてなる樹脂層と、
    前記樹脂層上において、上方に突出してなる凸部を有するように形成され、前記電極に電気的に接続されてなる配線と、
    前記配線の前記凸部上に形成されてなるはんだと、
    を含み、
    前記凸部の上面部は、前記はんだと前記凸部の材料とによって溶食されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記配線の一部を覆うように形成されたソルダレジスト層をさらに有する半導体装置。
  3. 請求項２記載の半導体装置において、
    前記ソルダレジスト層は、前記凸部の縁部に載っていない半導体装置。
  4. 集積回路を有する半導体基板の前記集積回路に電気的に接続された電極が形成された面に、前記電極を避けて樹脂層を形成すること、
    前記樹脂層上に上方に突出してなる凸部を有し、前記電極に電気的に接続される配線を形成すること、
    前記配線の少なくとも一部を覆い、前記凸部の縁部に載らないようにソルダレジスト層を形成すること、及び、その後、
    前記凸部上に、前記樹脂層にて支持されるようにはんだを形成すること、
    を含む半導体装置の製造方法。
JP2004257331A 2004-09-03 2004-09-03 半導体装置及びその製造方法 Expired - Fee Related JP3972211B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004257331A JP3972211B2 (ja) 2004-09-03 2004-09-03 半導体装置及びその製造方法
US11/197,338 US7365429B2 (en) 2004-09-03 2005-08-04 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004257331A JP3972211B2 (ja) 2004-09-03 2004-09-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006073888A true JP2006073888A (ja) 2006-03-16
JP3972211B2 JP3972211B2 (ja) 2007-09-05

Family

ID=35995378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004257331A Expired - Fee Related JP3972211B2 (ja) 2004-09-03 2004-09-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7365429B2 (ja)
JP (1) JP3972211B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075095A1 (en) * 2006-09-21 2008-03-27 Sbc Knowledge Ventures, L.P. Method and system for network communication
FR2969899B1 (fr) * 2010-12-23 2012-12-21 Valeo Sys Controle Moteur Sas Circuit imprime a substrat metallique isole
CN103545222B (zh) * 2013-10-24 2017-04-26 中国电子科技集团公司第四十一研究所 一种高可靠性软介质电路的加工制作方法
CN105513978B (zh) * 2014-09-25 2018-03-20 欣兴电子股份有限公司 导电配线的制作方法
JP6778585B2 (ja) * 2016-11-02 2020-11-04 日東電工株式会社 配線回路基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP3957928B2 (ja) 1999-09-07 2007-08-15 松下電器産業株式会社 半導体装置およびその製造方法
JP4100227B2 (ja) * 2002-09-06 2008-06-11 日立電線株式会社 半導体装置及び配線板
JP2004134480A (ja) 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2004140115A (ja) 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004140116A (ja) 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3918941B2 (ja) * 2003-03-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2004304151A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304152A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004349630A (ja) 2003-05-26 2004-12-09 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US20060049518A1 (en) 2006-03-09
US7365429B2 (en) 2008-04-29
JP3972211B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
US8097941B2 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2006278551A (ja) 半導体装置及びその製造方法
JP2006108690A (ja) 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法
JP2007317979A (ja) 半導体装置の製造方法
US8269354B2 (en) Semiconductor package substrate structure and manufacturing method thereof
TW201143002A (en) Semiconductor structure and method of forming semiconductor device
US20080185711A1 (en) Semiconductor package substrate
JP2006245289A (ja) 半導体装置及び実装構造体
JP5249080B2 (ja) 半導体装置
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JP2006245288A (ja) バンプの形成方法及び半導体装置
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7420274B2 (en) Method for forming a redistribution layer in a wafer structure
US7741705B2 (en) Semiconductor device and method of producing the same
US7365429B2 (en) Semiconductor device and method for manufacturing the same
US7358177B2 (en) Fabrication method of under bump metallurgy structure
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2019083250A (ja) 半導体装置及び半導体装置の製造方法
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP2009135345A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees