CN103545222B - 一种高可靠性软介质电路的加工制作方法 - Google Patents

一种高可靠性软介质电路的加工制作方法 Download PDF

Info

Publication number
CN103545222B
CN103545222B CN201310525697.XA CN201310525697A CN103545222B CN 103545222 B CN103545222 B CN 103545222B CN 201310525697 A CN201310525697 A CN 201310525697A CN 103545222 B CN103545222 B CN 103545222B
Authority
CN
China
Prior art keywords
circuit
photoengraving
soldering
soft
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310525697.XA
Other languages
English (en)
Other versions
CN103545222A (zh
Inventor
王斌
宋振国
曹乾涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201310525697.XA priority Critical patent/CN103545222B/zh
Publication of CN103545222A publication Critical patent/CN103545222A/zh
Application granted granted Critical
Publication of CN103545222B publication Critical patent/CN103545222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种高可靠性软介质电路的加工制作方法，包括软介质电路中厚度满足要求的电路图形的制作、满足键合可靠性要求的键合区图形的制作和满足高可靠性锡焊连接要求的锡焊区图形的制作。采用上述方案，解决了软介质基片电路锡焊前搪锡过程中造成的电路基片平整度差和助焊剂污染贴片区域和键合区域的问题，可大大提高混合集成电路的可靠性。

Description

一种高可靠性软介质电路的加工制作方法
技术领域
本发明属于软介质电路加工技术领域，尤其涉及的是一种高可靠性软介质电路的加工方法。
背景技术
微波混合集成电路中转接器内导体与镀金软介质电路之间采用锡焊互联工艺，防止锡焊时因“金脆”现象的产生而降低锡焊互联界面处可靠性，电路基片上镀金焊盘的金层不能超过1微米；而同一块电路上需要进行引线键合的焊盘，为了保证键合质量，焊盘镀金厚度需要大于2.5微米。
目前的做法是将锡焊焊盘采用搪锡工艺将金层去除，以保证焊接质量，具体的做法为：(a)整版电镀金厚2.5微米；(b)光刻蚀电路图形，包括刻蚀锡焊区、刻蚀键合区、刻蚀正面传输线2.5微米、刻蚀背面金属化2.5微米、覆铜板；(c)搪锡处理，将锡焊区搪锡处理。
现有技术有如下不足：1、对于软介质电路，搪锡过程会造成电路基板的平整性变差，影响电路基板的贴片质量；2、搪锡过程中的助焊剂会污染电路基板，影响电路基板的贴片质量和金属丝键合互联的可靠性。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供一种高可靠性软介质电路的加工方法。
本发明的技术方案如下：
制作流程包括整版电镀金、光刻局部电镀窗口、局部电镀金、光刻蚀金层等工序。整版电镀工序用于将基片上的金属层电镀加厚到锡焊区的需求厚度---0.5微米以上，以满足锡焊连接的需要；光刻局部电镀窗口工序用于在键合区开出窗口，其余部分用光刻胶保护；局部镀金工序用于将窗口处金层电镀加厚到键合的需求厚度---2.5微米左右；光刻蚀工序用于将传输线、键合区域、锡焊区域图形制作出来。
一种高可靠性软介质电路的加工方法，其中，包括以下步骤：
步骤一：在软介质电路上的正面及背面电镀金层0.5微米；
步骤二：采用半导体集成电路制作工艺的光刻技术，在软介质电路的键合区域开出工艺窗口；
步骤三：将所述键合区域的金层加厚至预定键合厚度，并去除光刻胶；
步骤四：采用半导体集成电路制作工艺的光刻蚀技术，光刻蚀正面电路图形，背面采用光刻胶保护。
所述的高可靠性软介质电路的加工方法，其中，所述步骤三中，包括光刻蚀锡焊区0.5微米，光刻蚀键合区2.5微米，光刻蚀正面传输线2.5微米，光刻蚀背面金属化0.5微米，覆铜板。
所述的高可靠性软介质电路的加工方法，其中，所述步骤三中，所述预定键合厚度为2.5微米。采用上述方案，在电路制作过程中即将锡焊区和键合区加以区分，无须搪锡即可同时满足锡焊和键合两方面的要求，解决了软介质基片电路锡焊前搪锡过程中造成的电路基片平整度差和助焊剂污染贴片区域和键合区域的问题，可大大提高混合集成电路的可靠性。
附图说明
图1为本发明方法完成步骤一后的软介质电路示意图。
图2为本发明方法实施步骤二时预开出工艺窗口俯视图。
图3为本发明方法实施步骤二时预开出工艺窗口剖面图。
图4为本发明方法实施步骤三时去除光刻胶前俯视图。
图5为本发明方法实施步骤三时去除光刻胶前剖面图。
图6为本发明方法实施步骤三时去除光刻胶后剖面图。
图7为本发明方法完成步骤四后的软介质电路俯视图。
图8为本发明方法完成步骤四后的软介质电路剖面图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
实施例1
本发明采用整版电镀加厚到锡焊互联的需求厚度，然后采用光刻技术，在电路的键合区域开出工艺窗口，把键合区域的金层加厚到高可靠性的键合厚度，即可满足同一块电路上锡焊焊盘和键合焊盘不同镀层厚度要求，无须搪锡，同时保障了锡焊质量、键合质量及贴装质量。
如图1所示，在软介质电路1上的正面101电镀金层0.5微米及背面102电镀金层0.5微米；如图2-图3所示，用光刻胶在软介质电路1的正面101的键合区域开出工艺窗口103，其余部分被光刻胶104保护；如图4-图5所示，将所述键合区域的金层电镀加厚至2.5微米；如图6所示是去除光刻胶104后的示意图。
如图7-图8所示，包括光刻蚀电路图形，去除光刻胶后，锡焊区0.5微米401，光刻蚀键合区2.5微米402，背面金属化0.5微米102，电路基片1。
实施例2
在上述实施例的基础上，进一步的提供一种高可靠性软介质电路的加工方法，其中，包括以下步骤：
步骤一：在软介质电路上的正面及背面电镀金层0.5微米；
步骤二：采用半导体集成电路制作工艺的光刻技术，在软介质电路的键合区域开出工艺窗口；
步骤三：将所述键合区域的金层加厚至预定键合厚度，并去除光刻胶；
步骤四：采用半导体集成电路制作工艺的光刻蚀技术，光刻蚀正面电路图形，背面采用光刻胶保护。
进一步而言，所述步骤三中，包括光刻蚀锡焊区0.5微米，光刻蚀键合区2.5微米，光刻蚀正面传输线2.5微米，光刻蚀背面金属化0.5微米，覆铜板。
进一步而言，所述步骤三中，所述预定键合厚度为2.5微米。
上述制作流程包括整版电镀金、光刻局部电镀窗口、局部电镀金、光刻蚀金层等工序。整版电镀工序用于将基片上的金属层电镀加厚到锡焊区的需求厚度---0.5微米以上，以满足锡焊连接的需要；光刻局部电镀窗口工序用于在键合区开出窗口，其余部分用光刻胶保护；局部镀金工序用于将窗口处金层电镀加厚到键合的需求厚度---2.5微米左右；光刻蚀工序用于将传输线、键合区域、锡焊区域图形制作出来。
采用上述方案，在电路制作过程中即将锡焊区和键合区加以区分，无须搪锡即可同时满足锡焊和键合两方面的要求，解决了软介质基片电路锡焊前搪锡过程中造成的电路基片平整度差和助焊剂污染贴片区域和键合区域的问题，可大大提高混合集成电路的可靠性。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (1)

1.一种高可靠性软介质电路的加工制作方法，其特征在于，包括以下步骤：
步骤一：在软介质电路上的正面及背面电镀金层0.5微米；采用光刻胶保护；
步骤二：在软介质电路的键合区域开出工艺窗口；
步骤三：将所述键合区域的金层加厚至预定键合厚度，所述预定键合厚度为2.5微米；包括光刻蚀锡焊区0.5微米，光刻蚀键合区2.5微米，光刻蚀正面传输线2.5微米，光刻蚀背面金属化0.5微米，覆铜板；并去除光刻胶。
CN201310525697.XA 2013-10-24 2013-10-24 一种高可靠性软介质电路的加工制作方法 Active CN103545222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310525697.XA CN103545222B (zh) 2013-10-24 2013-10-24 一种高可靠性软介质电路的加工制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310525697.XA CN103545222B (zh) 2013-10-24 2013-10-24 一种高可靠性软介质电路的加工制作方法

Publications (2)

Publication Number Publication Date
CN103545222A CN103545222A (zh) 2014-01-29
CN103545222B true CN103545222B (zh) 2017-04-26

Family

ID=49968561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310525697.XA Active CN103545222B (zh) 2013-10-24 2013-10-24 一种高可靠性软介质电路的加工制作方法

Country Status (1)

Country Link
CN (1) CN103545222B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513978B (zh) * 2014-09-25 2018-03-20 欣兴电子股份有限公司 导电配线的制作方法
CN104451847A (zh) * 2014-11-27 2015-03-25 中国船舶重工集团公司第七二四研究所 一种金锡互溶与选择性电镀相结合的镀金层厚度控制工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841686A (zh) * 2005-03-30 2006-10-04 三井金属矿业株式会社 柔性印刷线路板的制造方法以及柔性印刷线路板
CN101351084A (zh) * 2007-07-16 2009-01-21 欣兴电子股份有限公司 电路板及电路板的金属表面处理工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333775B1 (ko) * 1997-03-11 2002-04-25 추후제출 전기 절연 지지대상에 금속 전도체 모델을 형성하기 위한 방법
JPH11176976A (ja) * 1997-12-08 1999-07-02 Sumitomo Metal Smi Electron Devices Inc 電子部品用パッケージの製造方法
JP3972211B2 (ja) * 2004-09-03 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法
CN101917818B (zh) * 2009-09-25 2012-08-22 昆山市华升电路板有限公司 电路板的焊盘结构及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841686A (zh) * 2005-03-30 2006-10-04 三井金属矿业株式会社 柔性印刷线路板的制造方法以及柔性印刷线路板
CN101351084A (zh) * 2007-07-16 2009-01-21 欣兴电子股份有限公司 电路板及电路板的金属表面处理工艺

Also Published As

Publication number Publication date
CN103545222A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN105357892B (zh) 印制线路板及其制作方法
CN101820728B (zh) 一种具有台阶槽的pcb板加工工艺方法
CN103346202B (zh) 一种基于玻璃导电背板的太阳能电池组件及其制造方法
CN105228359B (zh) 印制线路板及其制作方法
CN102651946A (zh) 一种印刷线路板阶梯线路的制作工艺
CN103208577B (zh) 带凹杯led氮化铝陶瓷支架的制备方法
CN104602452A (zh) 一种电路板的制作方法
CN103731992B (zh) 减少电路板镀金区域产生凹坑的方法
CN103545222B (zh) 一种高可靠性软介质电路的加工制作方法
CN103237416A (zh) 同一表面实现电镀硬金和电镀软金的图形制作方法
CN103547079B (zh) 一种软介质电路的制作方法
CN104821371B (zh) 一种led集成封装基板的制作方法
CN103731995A (zh) 无引线镀金封装基板及其制备方法
CN104576310A (zh) 应用于半导体背面对准和导通的制作方法
CN108901137A (zh) 一种控温解离膜辅助制作超薄印制电路板的方法
JP2008004862A (ja) プリント配線板及びその製造方法
CN103730712A (zh) 一种高屏蔽准平面传输线的制作方法
CN104703401A (zh) 一种电路板的电镀方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
CN110536565A (zh) 一种线路板通孔的填孔方法
PH12015501631B1 (en) Multi-level metalization on a ceramic substrate
CN109661124A (zh) 一种ic载板新型表面处理方法
CN103560094A (zh) 一种金铝双金属键合转接方法
CN105451469A (zh) 一种电路板金手指的制作方法
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190318

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Patentee after: China Electronics Technology Instrument and Meter Co., Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: The 41st Institute of CETC

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Huangdao Xiangjiang Road 266555 Shandong city of Qingdao Province, No. 98

Patentee after: CLP kesiyi Technology Co.,Ltd.

Address before: 266000 No. 98 Xiangjiang Road, Huangdao District, Shandong, Qingdao

Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd.

CP03 Change of name, title or address