JPH11176976A - 電子部品用パッケージの製造方法 - Google Patents

電子部品用パッケージの製造方法

Info

Publication number
JPH11176976A
JPH11176976A JP35619497A JP35619497A JPH11176976A JP H11176976 A JPH11176976 A JP H11176976A JP 35619497 A JP35619497 A JP 35619497A JP 35619497 A JP35619497 A JP 35619497A JP H11176976 A JPH11176976 A JP H11176976A
Authority
JP
Japan
Prior art keywords
layer
conductor pattern
pattern
forming
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35619497A
Other languages
English (en)
Inventor
Hiroshi Takamichi
博 高道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP35619497A priority Critical patent/JPH11176976A/ja
Publication of JPH11176976A publication Critical patent/JPH11176976A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Abstract

(57)【要約】 【課題】 高密度配線に対応でき、かつ外部端子の接続
部における端子シェア強度を安定できる多層キャビティ
付プラスチックパッケージ等の電子部品用パッケージの
製造方法を提供する。 【解決手段】 外部に表出している表層部導体パターン
を備えた表層部絶縁体層と、一部が外部に表出している
内層部導体パターンを備えた内層部絶縁体層を有する電
子部品用パッケージの製造方法である。表層部絶縁体層
の導体パターン形成用材料層と内層部導体パターンを電
気的に接続したパッケージ用積層体を作成する。該導体
パターン形成用材料層に電解メッキ処理した表層部導体
パターンを形成する。該電解メッキ処理をする際、該導
体パターン形成用材料層と電気的に接続されている内層
部導体パターンを電解メッキ処理する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品用パッケ
ージの製造方法に係り、より詳細には、多段キャビティ
付プラスチックパッケージのように、外部に表出してい
る表層部導体パターンを備えた表層部絶縁体層と、一部
が外部に表出している内層部導体パターンを備えた内層
部絶縁体層を有する電子部品用パッケージにおいて、高
密度配線に対応でき、かつ外部端子の接続部の強度を安
定できる電子部品用パッケージの製造方法に関する。
【0002】
【従来の技術】電子部品用プラスチックパッケージとし
ては、種々の形態のものがあるが、近年、外部接続端
子の多端子化、チップ実装性、低コスト化、放熱
特性、低インピーダンス化、等の観点からボールグリッ
ドアレイタイプのプラスチックパッケージ(BGA)が
多く使用されている。このBGAは、両面にCu箔を張
って形成した導体層を備えたBT樹脂(ビスマイレイミ
ドトリアジンを主成分とした樹脂)やポリイミド樹脂等
からなる1層または多層の高耐熱性樹脂板を基板として
用いて、該高耐熱性樹脂板にヒートスラグを接合したキ
ャビティダウンタイプや、直接モールディングするタイ
プがある。そして、前記導体層にはエッチング等によっ
て導体パターンが形成してあり、また該樹脂板内部には
垂直導体パターンが形成してある。
【0003】前記キャビティダウンタイプのBGAは、
該高耐熱性樹脂板の中央部分に、その周縁部分に多段
(多層)のワイヤボンディング用導体パターンを形成し
たチップ搭載用キャビティを備え、該高耐熱性樹脂板の
裏面に放熱用銅板(ヒートスラグ)を接合して、該放熱
用銅板の上面をチップ搭載用キャビティに表出させチッ
プ搭載部を形成し、また該高耐熱性樹脂板の最表層に外
部接続端子となる半田ボールを接合した構成からなる。
そして、この種のBGAは、小型で、前記多端子化、高
放熱化、高密度化に対応するパッケージを得ることがで
きるという利点を有する。
【0004】ところで、電子部品用パッケージにおいて
は、その外表面に露出する導体パターン(ワイヤボンデ
ィング用導体パターンと外部接続端子用導体パターン)
をNi/Auメッキ処理している。このメッキ処理とし
ては、そのメッキ接合強度等の観点から電解メッキ処理
が好ましい。しかし、電子部品用パッケージのパターン
密度が高くなると、特に、前記ワイヤボンディング用導
体パターンと外部接続端子用導体パターンが同一面側に
位置する場合、配線の高密度化という観点から該面に該
ワイヤボンディング用導体パターンからの電解メッキ処
理用の引き出しパターンを形成することが難しいという
課題がある。そのため、通常、該導体パターンのメッキ
処理にメッキ処理用引き出しパターンが不要の無電解メ
ッキ処理を用いている。
【0005】
【発明が解決しようとする課題】しかし、前述したよう
な無電解メッキ処理方法を採用する電子部品用パッケー
ジの製造方法の場合、次のような課題がある。すなわ
ち、 前記外部接続端子となる半田ボールを、前記外部接
続端子用導体パターン(半田ボールパッド)に接合した
際のシェア強度が低い。 そのため、半田ボールが外部接続端子用導体パター
ンから剥がれ易く、パッケージの歩留りが低下する。 等の課題がある。
【0006】ところで、このような無電解メッキを採用
する方法のほかに、メッキ処理した導体パターンを形成
する方法としては、『パッケージを形成するそれぞれの
高耐熱性樹脂板の両面に設けてある導体層上に光硬化性
材からなるドライフィルムを貼った後、該ドライフィル
ムを露光マスクを介して露光し、硬化させた後、該ドラ
イフィルムの非硬化部分を取り除いて、前記導体層の一
部を外部に露出させると共に、該露出した一部の導体層
を電解Ni/Auメッキし、更に該ドライフィルムを剥
離し、また該電解メッキされていない部分をエッチング
して導体パターン層を形成するという方法』が知られて
いる。この方法の場合、各高耐熱性樹脂板について、良
好なメッキ処理をした導体パターンを形成できるが、該
高耐熱性樹脂板を積層して多段キャビティ付プラスチッ
クパッケージ等の積層パッケージを製造すると、該高耐
熱性樹脂板上の導体パターンにAuメッキ面があるた
め、該パッケージの内層部の接合状態が低下するという
課題が生じる。
【0007】本発明は、以上のような課題に対処して創
作したものであって、その目的とする処は、外部に表出
している表層部導体パターンを備えた表層部絶縁体層
と、一部が外部に表出している内層部導体パターンを備
えた内層部絶縁体層を有する電子部品用パッケージにお
いて、高密度配線に対応でき、かつ外部端子の接続部に
おける端子シェア強度を安定できる多層キャビティ付プ
ラスチックパッケージ等の電子部品用パッケージの製造
方法を提供することにある。
【0008】
【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明の電子部品用パッケージ
の製造方法は、表面に導体パターン形成用材料層、内
部に垂直方向導体パターンを備え、該パッケージの表層
部を形成する表層部絶縁体層用基材を準備する工程と、
表面に内層部導体パターンを備え、該パッケージの内
層部を形成する内層部絶縁体層用基材を準備する工程
と、該内層部絶縁体層用基材と該表層部絶縁体層用基
材を接合して、内層部絶縁体層と表層部絶縁体層を備
え、該内層部絶縁体層上の内層部導体パターンの一部が
外部に表出し、かつ該外部に表出した内層部導体パター
ンと、該表層部絶縁体層の導体パターン形成用材料層を
前記垂直方向導体パターンを介して電気的に接続した積
層体を作成する工程と、前記表層部絶縁体層上の導体
パターン形成用材料層上に、前記表層部導体パターンの
逆パターンのレジストパターンを形成する工程と、該
レジストパターンで覆われていない部分の導体パターン
形成用材料層と、前記内層部絶縁体層上の内層部導体パ
ターンのうちで外部に表出している内層部導体パターン
とを電解メッキする工程と、前記レジストパターンを
取り除き、表層部絶縁体層上に前記電解メッキされた部
分と、電解メッキされていない部分を備えた導体パター
ン材料層を表出させる工程と、該電解メッキされてい
ない部分を取り除いて、表層部絶縁体層上に電解メッキ
された表層部導体パターンを形成する工程、を有するこ
とを特徴とする。また、本発明の電子部品用パッケージ
の製造方法は、前記発明において、前記レジストパター
ンを形成する工程が、前記積層体の表層部絶縁体層の導
体パターン形成用材料層上に光硬化性材をコートし、該
光硬化性材を前記表層部導体パターンと同じパターンを
有する露光マスクを介して露光、硬化させた後、該光硬
化性材の非硬化部分を取り除いて、前記表層部導体パタ
ーンの逆パターンの硬化して光硬化性材からなるレジス
トパターンを形成する工程からなることも特徴とする。
更に、本発明の電子部品用パッケージの製造方法は、前
記各発明において、前記内層部導体パターンがワイヤボ
ンディング用導体パターンであり、前記表層部導体パタ
ーンがボールパッドおよび/またはワイヤボンディング
用導体パターンであることも特徴とする。
【0009】ここで、前記パッケージの表層部とは、外
部に表出するパッケージ上部側または下部側に位置する
絶縁体層をいい、この絶縁体層を形成する前記絶縁体層
用基材としては、BT樹脂(ビスマイレイミドトリアジ
ンを主成分とした樹脂)やポリイミド樹脂等の樹脂板を
用いることができる。また絶縁体層用基材の表裏両面に
形成されている導体パターン形成用材料層は、通常、銅
箔、その他の導電性金属膜を接合することで形成してい
る。前記光硬化性材としては、ポリオキシエチル化トリ
メチロールプロパントリアクリレート、エチル化ペンタ
エリスリトールトリアクリレート等の感光性成分を含ん
だ感光性樹脂組成物を用いることができる。そして、通
常、このような感光性樹脂組成物からなるドライフィル
ムを用いることが好ましい。前記電解メッキは、まず、
電解Niメッキ処理し、その表面に電解Auメッキ処理
を行う。また、前記電解メッキされていない部分を取り
除いて、表層部絶縁体層上に導体パターン層を形成する
工程において、該電解メッキされていない部分を取り除
く手段としては、エッチング処理を用いることができ
る。また、前記表層部(内層部)導体パターンの逆パタ
ーンとは、両パターンが、所謂、ネガパターンとポジパ
ターンの関係にあることをいう。しかし、完全なネガパ
ターンとポジパターンの関係にあることを要求されるも
のではない。通常、ほぼ、その関係にあればよい。前記
レジストパターンとは、このパターンを形成した個所を
レジストできるパターンをいう。また、前記内層部絶縁
体層用基材を準備する工程としては、該内層部絶縁体層
用基材として、表裏両面に導体パターン形成用材料層を
有する内層部絶縁体層用基材を準備し、該導体パターン
形成用材料層上に前記内層部導体パターンの逆パターン
のレジストパターンを形成した後、該導体パターン形成
用材料層上にレジストパターンが形成されていない部分
を取り除き、該内層部絶縁体層用基材上に内層部導体パ
ターンを形成する工程を用いることができる。そして、
この場合において、該導体パターン形成用材料層が、C
u層である場合は、該内層部導体パターンを黒化処理す
ることで、該絶縁体層用基材の積層体を形成した際、十
分な接合強度を得ることができる。
【0010】本発明は、特に、多段キャビティ付セラミ
ックパッケージにおける電解メッキ処理した導体パター
ンを得る工程に適用することができる。すなわち、該パ
ッケージのチップ搭載部に実装するためのワイヤボンデ
ィングパターンが多段形成されているセラミックパッケ
ージにおいて、該ワイヤボンディングパターンへの電解
Ni/Auメッキ処理と、パッケージ表面のボールパッ
ド等の電解Ni/Auメッキ処理済導体パターンの形成
を一連の作業でもって行うことができる。
【0011】
【発明の効果】以上の説明より明らかなように、本発明
の電子部品用パッケージの製造方法によれば、表層部絶
縁体層の表面の導体パターン形成用材料層にボールパッ
ド等の表層部導体パターンを形成する前段階で、該導体
パターン形成用材料層を電解メッキ用端子とし、該表層
部導体パターンとなる部分に電解メッキ処理することに
より、該導体パターン形成用材料層と電気的に接続され
ているワイヤボンディングパターン等のように外部に表
出した内層部絶縁体層上の内層部導体パターンについて
も同時にメッキ処理できるので、従来の手法と異なり、
外部に表出した内層部絶縁体層上の内層部導体パターン
の電解メッキするために、別途、電解メッキ処理用の引
き出しパターンを、隣接するボールパッド等の表層部導
体パターン間に形成する必要がない。従って、多段のワ
イヤボンディングパターン等を備えた導体パターンの高
密度化と、外部端子の接続部のシェア強度の安定化が要
求される多段キャビティ付プラスチックパッケージのよ
うな電子部品用パッケージを容易に製造できる。
【0012】
【発明の実施の形態】以下、図面を参照しながら、本発
明を具体化した好ましい実施の形態について説明する。
ここに、図1〜図2は、本発明の一つの実施形態を示
し、図1は電子部品用パッケージの拡大した部分断面
図、図2は電子部品用パッケージの製造工程図、図3は
内層部導体パターンの形成工程図、図4は表層部導体パ
ターン(ボールパッドおよび/またはワイヤボンディン
グ用導体パターン)の形成工程図である。
【0013】本実施形態は、図1に示すようなボールグ
リッドアレイタイプ(BGA)の多段キャビティ付プラ
スチックパッケージの製造方法である。このプラスチッ
クパッケージ1は、外観上、従来の多段キャビティ付プ
ラスチックパッケージと同一であって、内層部絶縁体層
用基材2と表層部絶縁体層用基材3を接着材(プリプレ
グ)4で接合・積層した積層体5の中央部分にキャビテ
ィ部6を備え、かつキャビティ部6の周縁部分に多段
(多層)のワイヤボンディング用導体パターン7,8を
備え、また積層体5の裏面に放熱用銅板(ヒートスラ
グ)9を接着材(プリプレグ)10で接合し、放熱用銅
板9の上面をキャビティ部6に表出させて形成したチッ
プ搭載部11を備え、また積層体5の最表層にボールパ
ッド12を備え、このボールパッド12に半田ボール3
2を接合した構成からなる。ここで、ワイヤボンディン
グ用導体パターン7,8とボールパッド12には、Ni
/Auメッキ処理してある。また、内層部絶縁体層用基
材2と表層部絶縁体層用基材3には、垂直方向導体パタ
ーン(導体ビア)13と水平方向導体パターン14が設
けてある。
【0014】そして、本実施形態のプラスチックパッケ
ージの製造方法は、図2に示すように、概略すると、
表層部絶縁体層用基材準備工程、内層部絶縁体層用基
材準備工程、積層体作成工程、光硬化性材コート工
程、導体パターン形成用材料層(Cu薄層)一部表出
工程、電解メッキ処理工程、表層部導体パターン形
成工程、の各工程を有している。
【0015】−表層部絶縁体層用基材準備工程− 本工程は、パッケージの表層部を形成する表層部絶縁体
層用基材3を準備する工程である(図2(a) 、図2(b)
、図3参照)。表層部絶縁体層用基材3は、BT樹脂
(ビスマイレイミドトリアジンを主成分とした樹脂)板
3aの表裏両面にCu薄層3b,3cを形成した銅張積
層板からなる。そして、表層部絶縁体層3aの裏面側、
すなわちパッケージ内部側の面のCu薄層3cはエッチ
ング処理によって内部配線を構成する表層部裏面導体パ
ターン14aが形成してあり、また表層部絶縁体層3a
の内部には基材表裏面間を電気的に接続する導体ビア1
3が形成してある。また、表層部裏面導体パターン14
aは、その表面が黒化処理(ブラックオキサイドと呼ば
れる酸化処理)して、その表面に酸化第2銅被膜を形成
し接合強度を強化している。
【0016】−内層部絶縁体層用基材準備工程− 本工程は、パッケージの内層部を形成する内層部絶縁体
層用基材2を準備する工程である(図2(a) 、図2(b)
、図3参照)。内層部絶縁体層用基材2は、表層部絶
縁体層用基材3と同じく、BT樹脂(ビスマイレイミド
トリアジンを主成分とした樹脂)板2aの表裏両面にC
u薄層2b,2cを形成した銅張積層板からなる。そし
て、この表面(表層部絶縁体層3aの裏面に形成してあ
る表層部裏面導体パターン14aに対面する面)側のC
u薄板2bには、表層部絶縁体層3aの裏面の場合と同
じく、内層部表面導体パターン14bが形成してあり、
また、内層部絶縁体層2aの内部には基材表裏面間を電
気的に接続する導体ビア13が形成してあり、更に、内
層部表面導体パターン14bには、その表面が黒化処理
され接合強度を強くしてある。ここで、内層部表面導体
パターン14bは、図3に示すように、Cu薄層2b,
2b上に、内層部表面導体パターン14bに対応するパ
ターン、換言すれば、逆パターンであるレジスト材を印
刷等してレジストパターン15を形成した後、Cu薄層
2bのうちのレジストパターン15で覆われた部分を残
し、レジストパターン15で覆われていない部分をエッ
チング処理し、続いて、レジストパターン15を取り除
くことにより形成する。また、導体ビア13は、内層部
絶縁体層2aの表裏面を貫通するホールをドリルあるい
はレーザ照射によって形成した後、無電解あるいは電解
Cuメッキ処理(通常、無電解メッキ処理した後、厚付
けの電解メッキ処理)をして、Cu薄層2b上にCuメ
ッキ層を形成すると共に、ホール内周面にCu膜を形成
し、更に導体詰めして形成する。これにより、内層部表
面導体パターン14bとCu薄層2c間を電気的に接続
する。ところで、先の表層部絶縁体層3aにおける表層
部導体パターン14aの形成、導体ビア13の形成も同
様にして形成する。前記黒化処理は、無電解あるいは電
解Cuメッキ処理した後に行う。
【0017】−積層体作成工程− 本工程は、表層部絶縁体層用基材3と内層部絶縁体層用
基材2を接着材4で接合、積層して積層体5を作成する
工程である(図2(b) 〜図2(h) 参照)。接着材4とし
てはシートにエポキシ系接着材を含浸したプリプレグ
(接着用樹脂シート)を用い、両基材3、2を接合・積
層する。この積層に先立って、まず表層部絶縁体層用基
材3の裏面に流動性の良い接着材4a′でCu薄層3c
面にできた凹凸面を充分に埋めつくした後、キャビティ
部6への接着材の流れ込みを防止するために、流動性の
低い接着材4aを接合・積層して積層体5aを作成し、
次に、キャビティ部6を形成するために、積層体5aの
裏面に外周溝20を形成する(図2(c) 参照)。ここ
で、この外周溝20の外側縁20aが、キャビティ部6
の周縁6aに位置するように形成することが肝要であ
る。続いて、積層体5aの裏面に内層部絶縁体層用基材
2を接合・積層して積層体5bを作成し、この積層体5
bの裏面のCu薄層2cに、前述した内層部表面導体パ
ターン14bの場合と同様にして、内層部裏面導体パタ
ーン14cを形成する(図2(d) 参照)。ここで、内層
部裏面導体パターン14cについても電解または無電解
メッキ処理と黒化処理を行うことが好ましい。また、必
要に応じて、この積層体5bの表裏面を貫通するスルー
ホールビア18を穿設した後、電解あるいは無電解Cu
メッキ処理して、スルーホールビア18の内周面にCu
膜を形成する。次に、この積層体5bの裏面に接着材4
bを積層して積層体5を作成し(図2(e) 参照)、その
後、カッティングによりキャビティ部6を形成する(図
2(f)参照)。そして、この積層体5の裏面に接着材1
0により放熱用銅板9を接合し、放熱用銅板9の上面を
キャビティ部6に表出させてチップ搭載部11を形成す
る(図2(g) 〜図2(h) 参照)。
【0018】−光硬化性材コート工程− 本工程は、裏面に放熱用銅板9を備えた積層体5のCu
薄層3b上に光硬化性材16をコートする工程である
(図4(b) 参照)。ここで、光硬化性材16としては、
ポリオキシエチル化トリメチロールプロパントリアクリ
レート、エチル化ペンタエリスリトールトリアクリレー
ト等の感光性成分を含んだ感光性樹脂組成物を用いる。
光硬化性材16は、取り扱いの観点から、この感光性樹
脂組成物をシート状にしたドライフィルムが好ましい。
そして、この光硬化性材コート工程と、後述する導体パ
ターン形成用材料層(Cu薄層)一部表出工程、電解メ
ッキ処理工程、および表層部導体パターン形成工程によ
って、表層部導体パターンを形成する。
【0019】−導体パターン形成用材料層一部表出工程
− 本工程は、前工程の光硬化性材コート工程でCu薄層3
b上をコートした光硬化性材16を、その上方から露光
マスク17を介して露光し、光硬化性材16の一部を硬
化させた後、現像して光硬化性材16の非硬化部分を取
り除いて、導体パターン形成用材料層を構成するCu薄
層3bの一部を外部に表出させる工程である(図4(c)
〜図4(e) 参照)。露光マスク17は、表層部絶縁体層
3a上に形成しようとする表層部導体パターン(ワイヤ
ボンディング用導体パターン8とボールパッド12)に
対応するパターンを備えたマスクである(図4(c) 参
照)。そして、この露光マスク17を介して光硬化性材
16を露光すると、該露光した部分の光硬化性材16が
硬化する(図4(d) 参照)。次に、光硬化性材16を現
像剤により現像すると、未硬化部分が取り除かれて、表
層部絶縁体層3上のCu薄層3bの一部が外部に表出す
る。この外部に表出した部分のCu薄層3bが表層部表
面導体パターンとなる(図4(e) 参照)。
【0020】−電解メッキ処理工程− 本工程は、内層部絶縁体層2a上の内層部表面導体パタ
ーン14bのうちの外部に表出しているワイヤボンディ
ング用導体パターン7と、外部に表出した表層部絶縁体
層3a上のCu薄層3bを電解Ni/Auメッキする工
程である(図4(f) 参照)。このCu薄層3bは、この
段階ではベタパターンである。従って、各ワイヤボンデ
ィング用導体パターン7とCu薄層3bは、内層部表面
導体パターン14bと導体ビア13、あるいは1本の電
解メッキ用引き出しパターンを介して電気的に接続され
ているので、積層体5をメッキ浴に浸漬・通電すると、
光硬化性材16の残存している硬化部分19をメッキレ
ジストとして、表層部絶縁体層3a上の外部に表出して
いるCu薄層3bに電解Ni/Auメッキ層22が形成
でき、また、同時に、電気的に接続されているワイヤボ
ンディング用導体パターン7に電解Ni/Auメッキ層
21を形成できる。ここで、電解メッキは、従来の同様
のパッケージにおける導体パターンの場合と同じく、先
に、Niメッキで下地処理した後、Auメッキ処理す
る。
【0021】−表層部導体パターン形成工程− 本工程は、表層部絶縁体層3a上のCu薄層3bのう
ち、前記電解メッキ処理工程で電解Ni/Auメッキし
ていない光硬化性材16の硬化部分19と、この硬化部
分19で覆われた部分のCu薄層3bを除去して表層部
導体パターンを形成する工程である(図4(g) 〜図4
(h) 、図2(h) 参照)。光硬化性材16の硬化部分19
は、これを剥離することによって容易に除去でき、硬化
部分19で覆われた部分のCu薄層3bは、光硬化性材
16の硬化部分19を剥離した後、前記電解Ni/Au
メッキ層22をエッチングレジストにしてエッチング処
理することで除去できる。これによって、表層部絶縁体
層3a上に、表面に電解Ni/Auメッキ層22を有す
る表層部導体パターン(ワイヤボンディング用導体パタ
ーン8とボールパッド12)が形成できる。
【0022】ところで、以上の工程を経て、電解Ni/
Auメッキ層22を有する表層部導体パターン(ワイヤ
ボンディング用導体パターン8とボールパッド12)
と、電解Ni/Auメッキ層21を有するワイヤボンデ
ィング用導体パターン7を形成し、かつ裏面に放熱用銅
板9を備えた積層体5は、次に、その表面に、図1に示
すように、所定のダム30および半田マスク31を形成
し、またボールパッド12に半田ボール32を接合する
ことで、ボールグリッドアレイタイプ(BGA)の多段
キャビティ付プラスチックパッケージを作成することが
できる。
【0023】そして、本実施形態のボールグリッドアレ
イタイプ(BGA)の多段キャビティ付プラスチックパ
ッケージの製造方法の場合、該パッケージの表層部絶縁
体層3a上のCu薄層3bに表層部表面導体パターン
8,12を形成する前段階で、Cu薄層3bを電解メッ
キ用端子とし、表層部表面導体パターン8,12となる
部分に電解メッキ処理することにより、Cu薄層3bと
電気的に接続されているワイヤボンディング用導体パタ
ーン7等のように外部に表出した内層部絶縁体層2a上
の内層部導体パターン14bについても同時に電解Ni
/Auメッキ処理することができる。これに対して、従
来のパッケージの製造方法の場合、外部に表出した内層
部絶縁体層上の内層部導体パターンの電解Ni/Auメ
ッキするためには、別途、複数本の電解メッキ処理用引
き出しパターン(パッド)を、隣接するボールパッド等
の表層部導体パターン間に形成する必要があるため、パ
ッケージにおける導体パターンのパターン密度を高密度
化ができなかった。しかし、本実施形態の製造方法にお
いては、電解Ni/Auメッキ処理した表層部表面導体
パターンの形成と、外部に表出する内層部表面導体パタ
ーンへの電解Ni/Auメッキ処理を、該表層部表面導
体パターン形成のためのCu薄層3bを電極端子として
利用するので、前記電解メッキ処理用引き出しパターン
(パッド)が不要であり、配線の高密度化ができ、かつ
電解メッキ処理を行えるので、ボールパッドに接合した
半田ボールのボールシェア強度を安定化することができ
る。
【0024】なお、本発明は、上述した実施形態に限定
されるものでなく、本発明の主旨を逸脱しない範囲で変
形、実施できる。因みに、前記電解メッキは、電解Ni
メッキした後、電解Auメッキするというものでなく、
他の電解金属メッキを用いてもよい。また、内層部導体
パターンの形成は、フォトリソグラフィ法、あるいは酸
化処理などによっても形成できる。また、該内層部導体
パターンの接合性を良好にするために黒化処理している
が、これに代えて、無電解メッキ処理を利用することも
できる。また、前述した実施形態では、パッケージとし
て、多段キャビティ付プラスチックパッケージについて
説明したが、多層パッケージで、内層部絶縁体層に形成
してある導体パターンの一部が外部に表出している形態
であれば、どのような形態のパッケージであっても本発
明を適用することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態を示す電子部品用パッケー
ジの拡大した部分断面図である。
【図2】 電子部品用パッケージの製造工程図である。
【図3】 内層部導体パターンの形成工程図である。
【図4】 表層部導体パターン(ボールパッドおよび/
またはワイヤボンディング用導体パターン)の形成工程
図である。
【符号の説明】
1・・・多段キャビティ付プラスチックパッケージ、2
・・・内層部絶縁体層用基材、2a・・・内層部絶縁体
層、2b,2c・・・Cu薄層、3・・・表層部絶縁体
層用基材、3a・・・表層部絶縁体層、3b,3c・・
・Cu薄層、4,4a,4a′,4b・・・接着材(プ
リプレグ)、5・・・積層体、6・・・キャビティ部、
6a・・・キャビティ部6の周縁、7,8・・・ワイヤ
ボンディング用導体パターン、9・・・放熱用銅板(ヒ
ートスラグ)、10・・・接着材(プリプレグ)、11
・・・チップ搭載部、12・・・ボールパッド、13・
・・垂直方向導体パターン(導体ビア)、14・・・水
平方向導体パターン、14a・・・表層部表面導体パタ
ーン、14c・・・内層部表面導体パターン、15・・
・レジストパターン、16・・・光硬化性材、17・・
・露光マスク、18・・・スルーホールビア、19・・
・光硬化性材16の残存している硬化部分、20・・・
外周溝、20a・・・溝の外側縁、21,22・・・電
解Ni/Auメッキ層、30・・・ダム、31・・・半
田マスク、32・・・半田ボール

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 外部に表出している表層部導体パターン
    を備えた表層部絶縁体層と、一部が外部に表出している
    内層部導体パターンを備えた内層部絶縁体層を有する電
    子部品用パッケージの製造方法において、 表面に導体パターン形成用材料層、内部に垂直方向導体
    パターンを備え、該パッケージの表層部を形成する表層
    部絶縁体層用基材を準備する工程と、 表面に内層部導体パターンを備え、該パッケージの内層
    部を形成する内層部絶縁体層用基材を準備する工程と、 該内層部絶縁体層用基材と該表層部絶縁体層用基材を接
    合して、内層部絶縁体層と表層部絶縁体層を備え、該内
    層部絶縁体層上の内層部導体パターンの一部が外部に表
    出し、かつ該外部に表出した内層部導体パターンと、該
    表層部絶縁体層の導体パターン形成用材料層を前記垂直
    方向導体パターンを介して電気的に接続した積層体を作
    成する工程と、 前記表層部絶縁体層上の導体パターン形成用材料層上
    に、前記表層部導体パターンの逆パターンのレジストパ
    ターンを形成する工程と、 該レジストパターンで覆われていない部分の導体パター
    ン形成用材料層と、前記内層部絶縁体層上の内層部導体
    パターンのうちで外部に表出している内層部導体パター
    ンとを電解メッキする工程と、 前記レジストパターンを取り除き、表層部絶縁体層上に
    前記電解メッキされた部分と、電解メッキされていない
    部分を備えた導体パターン材料層を表出させる工程と、 該電解メッキされていない部分を取り除いて、表層部絶
    縁体層上に電解メッキされた表層部導体パターンを形成
    する工程、 を有することを特徴とする電子部品用パッケージの製造
    方法。
  2. 【請求項2】 前記レジストパターンを形成する工程
    が、前記積層体の表層部絶縁体層の導体パターン形成用
    材料層上に光硬化性材をコートし、該光硬化性材を前記
    表層部導体パターンと同じパターンを有する露光マスク
    を介して露光、硬化させた後、該光硬化性材の非硬化部
    分を取り除いて、前記表層部導体パターンの逆パターン
    の硬化して光硬化性材からなるレジストパターンを形成
    する工程からなる請求項1に記載の電子部品用パッケー
    ジの製造方法。
  3. 【請求項3】 前記内層部導体パターンがワイヤボンデ
    ィング用導体パターンであり、前記表層部導体パターン
    がボールパッドおよび/またはワイヤボンディング用導
    体パターンである請求項1または2に記載の電子部品用
    パッケージの製造方法。
JP35619497A 1997-12-08 1997-12-08 電子部品用パッケージの製造方法 Pending JPH11176976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35619497A JPH11176976A (ja) 1997-12-08 1997-12-08 電子部品用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35619497A JPH11176976A (ja) 1997-12-08 1997-12-08 電子部品用パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH11176976A true JPH11176976A (ja) 1999-07-02

Family

ID=18447811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35619497A Pending JPH11176976A (ja) 1997-12-08 1997-12-08 電子部品用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH11176976A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043454A (ja) * 2000-07-24 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
KR100803643B1 (ko) * 2000-07-21 2008-02-19 에이저 시스템즈 가디언 코포레이션 집적 회로 패키지의 제조 방법
CN103545222A (zh) * 2013-10-24 2014-01-29 中国电子科技集团公司第四十一研究所 一种高可靠性软介质电路的加法制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803643B1 (ko) * 2000-07-21 2008-02-19 에이저 시스템즈 가디언 코포레이션 집적 회로 패키지의 제조 방법
JP2002043454A (ja) * 2000-07-24 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
CN103545222A (zh) * 2013-10-24 2014-01-29 中国电子科技集团公司第四十一研究所 一种高可靠性软介质电路的加法制作方法

Similar Documents

Publication Publication Date Title
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JP2010103548A (ja) 電子素子を内蔵した印刷回路基板及びその製造方法
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
JPH11233678A (ja) Icパッケージの製造方法
JP2003297968A (ja) 半導体パッケージの製造方法
JP2007201254A (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JPH07283538A (ja) 多層プリント配線板の製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4592891B2 (ja) 多層回路基板および半導体装置
JP2003318327A (ja) プリント配線板および積層パッケージ
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP4648277B2 (ja) キャビティを備えた基板の製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JPH11176976A (ja) 電子部品用パッケージの製造方法
KR101177651B1 (ko) 인쇄회로기판 및 그 제조방법
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JPH0897330A (ja) チップキャリア及びその製造方法
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516