JP2003297968A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2003297968A JP2003297968A JP2002346956A JP2002346956A JP2003297968A JP 2003297968 A JP2003297968 A JP 2003297968A JP 2002346956 A JP2002346956 A JP 2002346956A JP 2002346956 A JP2002346956 A JP 2002346956A JP 2003297968 A JP2003297968 A JP 2003297968A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- copper
- coating layer
- manufacturing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 81
- 239000010410 layer Substances 0.000 claims abstract description 69
- 238000007747 plating Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- 239000010949 copper Substances 0.000 claims abstract description 43
- 239000011889 copper foil Substances 0.000 claims abstract description 38
- 239000011247 coating layer Substances 0.000 claims abstract description 27
- 239000007769 metal material Substances 0.000 claims abstract description 11
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical group [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000005416 organic matter Substances 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 27
- 238000005530 etching Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001606 poly(lactic acid-co-glycolic acid) Polymers 0.000 description 1
- QEVHRUUCFGRFIF-MDEJGZGSSA-N reserpine Chemical compound O([C@H]1[C@@H]([C@H]([C@H]2C[C@@H]3C4=C(C5=CC=C(OC)C=C5N4)CCN3C[C@H]2C1)C(=O)OC)OC)C(=O)C1=CC(OC)=C(OC)C(OC)=C1 QEVHRUUCFGRFIF-MDEJGZGSSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
ッキされるのを防ぐ機械的構造や有機物の充填をなく
す。 【解決手段】 絶縁基板の上下面に形成された銅箔に銅
箔パターンを形成し、その銅箔パターンが形成された絶
縁基板の中央部を切削除去して開口部を形成することで
パターン形成板を製造する。少なくとも一つの形成板開
口部の周辺にボンディングパッド用パターンを形成す
る。そのボンディングパッド用パターンに銅以外の他の
金属材料により第1コーティング層を形成して、複数の
パターン形成板を夫々積層して積層体を形成する。その
積層体にスルーホールを切削形成し、スルーホールと第
1コーティング層に銅メッキを施して銅メッキ層を形成
する。第1コーティング層に形成された銅メッキ層を除
去した後、第1コーティング層に半導体チップを連結す
るための銅以外の他の金属材料により第2コーティング
層を形成して、ボンディングパッドを形成するボンディ
ングパッドを形成する。
Description
を製造する方法に係るもので、詳しくは、基板を多層に
積層して形成するとき、半導体チップを収納するキャビ
ティ内表面に銅メッキが行われないようにマスキングす
る作業を排除することで、簡単に廉価な半導体パッケー
ジを製造し得る半導体パッケージの製造方法に関するも
のである。
GRID ARRAY PACKAGE)、PBGA PKG(PLASTIC BA
LL GRID ARRAY PACKAGE)及びPLGA PKG(PLAST
IC PINLAND GRID ARRAY PACKAGE)のような半導体パッ
ケージに利用される多層基板は、所定の回路パターンを
有する基板が多層に絶縁されて積層され、それら積層さ
れた基板は、スルーホールを通って各基板の回路パター
ン間に電気的に連結されている。
に積層された多層基板(laminatedmulti-layer substra
te)の製造方法である、特開平10−223800号
(USP6,074,567)に記載された半導体パッ
ケージの製造方法を図14に示す。従来の多層基板の製
造方法は、図14に示したように、中央に開口部を有す
る複数の内層基板220Aを製造し、その開口部220
Aに隣接して半導体チップに連結されるゴールドワイヤ
を付着するためのボディング部218を形成する。次い
で、各内層基板220Aを積層して各開口部によりキャ
ビディ216が形成されるようにし、積層された内層基
板のキャビティをシールするように最上層に外層基板2
20Bを積層する。すなわち、外層基板でキャビティを
覆うマスクとしている。
ルーホール245を穿孔形成し、そのスルーホールの内
側面に無電解銅メッキ被膜246及び電気分解銅メッキ
膜248を夫々形成した後、第1ニッケルメッキ膜25
8を形成する。この時、キャビティ216内の内層基板
のボンディング部218には、外層基板でマスキングさ
れているため、メッキが行われない。
より配線パターン形成工程を実施して、ソルダレジスト
S/Rを塗布し、内層基板の開口部に対応する外層基板
の所定部分をルータのような装備により切削除去するこ
とでキャビティ216及びボンディング部218を露出
させた後、それらボンディング部218及びスルーホー
ル245にニッケル金メッキ膜250を形成する。図
中、符号222は、接着剤を示したものである。
来の半導体パッケージの製造方法は、工程中に外層基板
を機械的に加工しなければならず工程が難しく、その工
程過程中に発生する衝撃やその他の影響によって、予め
形成された各回路パターンが損傷するおそれがあるとい
う不都合な点があった。
もニッケル金メッキ膜を形成するため、原価が上昇する
という不都合な点があった。
に、半導体パッケージを上側に開放させてキャビティが
形成されるように単位基板を夫々積層した後、マスキン
グのためにキャビティの内部を有機物質により充填し、
スルーホールの形成及びパターニングをした後、有機物
質を除去し、最終的に最下方側の単位基板を加工するこ
とで、キャビティ内部のボンディングパッドを保護しな
がらスルーホールを形成することもできる。しかし、こ
れも最終的には最下位の基板を機械的に加工しなければ
ならず、キャビティに充填された有機物質を除去して
も、有機物質を完全に除去することが容易でないため、
キャビティ内に各有機物質の一部が残留し、その残留し
た有機物質が、ボンディング部にニッケル金メッキ層を
形成する時、異質物と作用するため半導体パッケージの
品質に悪影響を及ぼすという不都合な点があった。
なされたもので、ボンディングパッドに最終的に形成さ
れるニッケル金メッキ層を利用して銅メッキを行うとき
に、マスクとして利用する部材を形成させてそれを機械
的加工したり、キャビティに有機物質を充填してそれを
除去する工程を省くことができる半導体パッケージの製
造方法を提供することを目的とする。
るため、本発明に係る半導体パッケージの製造方法は、
まず、絶縁基板の上/下面に形成された銅箔に銅箔パタ
ーンを形成し、銅箔パターンが形成された絶縁基板の中
央部を切削除去して開口部を形成することで複数のパタ
ーン形成板を製造する。その際、各パターン形成板中、
少なくとも一つの形成板開口部の周辺にボンディングパ
ッド用パターンを形成する。そのボンディングパッド用
パターンに銅以外の他の金属材料により第1コーティン
グ層として形成する。その後、複数のパターン形成板を
夫々積層して積層体を形成する。その積層体にスルーホ
ールを切削形成し、形成したスルーホールと第1コーテ
ィング層に銅メッキを施して銅メッキ層を形成する。第
1コーティング層に形成された銅メッキ層を切削除去し
た後、第1コーティング層に銅以外の他の金属材料によ
り第2コーティング層としてボンディングパッドを形成
する。
体パッケージの製造方法の実施の形態に対し、図面を用
いて説明する。先ず、本発明に係る銅箔パターン形成板
の製造工程においては、図1に示したように、先ず、絶
縁基板1の表面に銅箔2を形成する。この時、絶縁基板
1の上下面に銅箔が付着された銅箔積層板(copper cla
d laminate;CCL)を使用することができる。次い
で、後述するキャビティを形成するために、絶縁基板1
の中央部を切削除去して開口部1Aを形成し、絶縁基板
1の下面に形成された銅箔を通常のエッチングによりパ
ターニングして銅箔パターン3を形成することで銅箔パ
ターン形成板4を製造する。
後に絶縁基板1を加工して除去するか、又は銅箔2と絶
縁基板1とを同時に切削加工することで除去しても良
い。又、絶縁基板1は、ガラスエポキシ、ガラスポリイ
ミド及びBT樹脂(Bismaleimide triazine resine)の
ような電気的に絶縁性の樹脂材から形成される。
パターンを1層回路パターンと称し、下面回路パターン
を2層回路パターンと称する。
ン形成板10の製造工程を示した断面図で、内部回路パ
ターン形成板10は、銅箔パターン形成板4とは別の基
板により製作される。
ーン形成板10の製造工程は、絶縁基板11の表面に銅
箔を被着し、その銅箔が被着された絶縁基板11の中央
部を穿孔して開口部11Aを形成する。又、銅箔の表面
に銅メッキを施した後、通常のエッチングを施してパタ
ーニングすることで、銅箔パターン12に銅メッキ層1
3が形成された内部回路パターン14を形成する。
路を3層回路パターンと称し、下面回路パターンを4層
回路パターンと称す。
成板に第1ニッケル金メッキを施す工程を示した断面図
である。ニッケル金メッキはニッケルメッキ層と金メッ
キ層とからなる。図示したように、図2の状態に形成さ
せた基板11の上/下面に、メッキ防止用ソルダレジス
ト21を塗布する。その際、内部回路パターン形成板1
0開口部11Aの内側壁面と、基板上部面のボンディン
グパッド23が形成される開口部11Aの周囲とには塗
布しない。即ち、後述する積層工程において接着力を向
上させるために、上面には熱硬化性のソルダレジストを
塗布し、下面には光硬化性のソルダレジストを塗布す
る。
た残りの部分に第1コーティング層としての第1ニッケ
ル金メッキ層22を形成してボンディングパッド23を
形成する。第1ニッケル金メッキ層22は、無電解ニッ
ケル金メッキから形成される。即ち、ソルダレジストか
ら露出されている銅箔のみにニッケル金メッキを施し、
露出された絶縁材の表面及びソルダレジストが塗布され
た表面にはニッケル金メッキを行わない。又、ニッケル
金メッキは、銅箔を保護するために形成するので、ニッ
ケル金メッキ層22の厚さは可能な限り薄くする。通
常、このニッケルメッキ層は0.3〜0.7μm、金メ
ッキ層は0.3μm以下に形成して総厚さを1μm以下
に無電解ニッケル金メッキを施す。
層を形成したが、これに限定されず、表面に銅メッキが
可能で、その銅メッキ後にそれを除去するためのエッチ
ングの時に除去されない金属材料なら何でもよい。
路パターン形成板10と同様な工程を施して、図3に示
したものを作成して、その後、図4に示したように、内
部回路パターン形成板10の下側面に塗布されたソルダ
レジスト21を除去して、下部回路パターン形成板30
を製造する。
面には熱硬化性のソルダレジストを塗布し、下面には光
硬化性のソルダレジストを塗布して、光硬化性のソルダ
レジストを除去するようにすることもできる。この時、
下部回路パターン形成板30の上面回路を5層回路パタ
ーンと称し、下面回路パターンを6層回路パターンと称
する。
ーン形成板4、内部回路パターン形成板10及び下部回
路パターン形成板30を、各開口部1A、11A、30
Aの中心を一致させて順次積層する。このとき、それら
層間にシート状態のプレプレグ材31を介在させた後、
熱を加えて加圧すると、プレプレグ材31が溶融されて
各板体が接着され、図5に示したように、内側にキャビ
ティCを有する積層体40が形成される。
ダレジスト21を完全に除去することなく積層したが、
ソルダレジスト21を除去した後にプレプレグ材を介在
して積層することもできる。又、各銅箔パターン形成板
4、内部回路パターン形成板10及び下部回路パターン
形成板30を夫々積層させるために、プレプレグ材の代
りに接着テープを使用することもできる。
0の銅箔パターン形成板4、内部回路パターン形成板1
0及び下部回路パターン形成板30の各開口部1A、1
1A、30Aは、その大きさがそれぞれ異なっており、
上方側に位置する銅箔パターン形成板4の開口部1Aの
大きさを最大にし、最下方側に位置される下部回路パタ
ーン形成板30の開口部30Aの大きさが最小になるよ
うにする。
ルを利用して垂直方向にスルーホール41を穿孔形成す
る。そのスルーホール41は、各板体4、10、30の
各内部回路パターン14を貫通させて穿孔形成する。こ
のように、スルーホール41が形成された積層体40に
銅メッキを施すと、図6に示したように、銅箔パターン
形成板4の上面、下部回路パターン形成板30の下面及
びそれぞれの開口部で露出されている表面に銅メッキ層
42が夫々形成されると共に、スルーホール41の内側
壁にも銅メッキ層42が形成される。したがって、各内
部回路パターン14を電気的に連結したスルーホール4
3が形成される。即ち、1層回路パターン、6層回路パ
ターン、キャビティCの内部の絶縁材1の表面、ニッケ
ル金メッキ層22の表面及びスルーホール43の内部に
全て銅メッキ層42が形成される。その後、スルーホー
ル43の内側を導電性ペースト及び樹脂のような充填材
44により充填し、その後、1層回路パターン及び6層
回路パターンから突出された充填材44をブラッシュを
利用して除去する。
ルダレジストを塗布するが、その工程においては、図7
に示したように、積層体40上面の1層回路パターン及
び下面の6層回路パターンにソルダレジスト51を塗布
する。その際、後述するエッチング工程中、キャビティ
Cの内部の銅メッキ層42を除去するために、キャビテ
ィCの内部とキャビティ周縁部にはソルダレジスト51
を塗布しない。
ーン)のソルダレジスト51を部分的に除去してウィン
ドウ52を形成する。このような状態で、積層体40を
エッチング液に漬して所定時間経過すると、ソルダレジ
スト51が塗布されない部分の銅メッキ層42は全て除
去される。したがって、積層体40の上下面の銅メッキ
層42にパターンが形成され、外部回路パターン61と
なる。
と、図8に示したように、積層体40の上/下面に夫々
スルーホール43に連結された外部回路パターン61が
外面に露出され、キャビティCの内部には、ニッケル金
メッキ層22が露出される。
の上面に形成された外部回路パターン61に金メッキレ
ジスト63を塗布し、外部回路パターン61の一部が露
出されるようにウィンドウ62を形成する。この時、ウ
ィンドウ62は、後に別途の印刷回路基板と接続される
ソルダボールを形成するためのボールパッドになる。
4を形成させるが、このレジスト64は、熱硬化性のレ
ジスト64を塗布する。この塗布される熱硬化性のレジ
スト64は、後述するヒートシンクを付着する時の接着
性を向上させるものを使用する。
金メッキを施して積層体40の上面に形成されたウィン
ドウ62の部位及びキャビティCの内側壁面の第1ニッ
ケル金メッキ層22から成るボンディングパッド23の
表面に第2コーティング層としての第2ニッケル金メッ
キ層65を形成する。
0の上面に塗布されている金メッキレジスト63を除去
すると、後述の工程でソルダボールが付着されるボール
パッド71が形成される。これで多層基板80の形成工
程が終了する。
1ニッケル金メッキ層22より厚く形成するか、又は半
導体パッケージに要求されるニッケル金メッキ層の厚さ
によって適切に調整することができる。
買者の要求によって、図12に示したように、多層基板
80上面の回路を保護するレジスト66を塗布した後、
ボールパッド71の上面に外部と連結端子の役割を行う
ソルダボール81を形成し、多層基板80の下面に接着
剤82を利用して金属板チェーンヒートシンク83を付
着させる。これによって、パッケージを組立てるための
サブ組立体状の多層基板100とすることができる。
供給された多層基板100は、図13に示したように、
キャビティC内側のヒートシンク83上面に半導体チッ
プ101を取り付け、その半導体チップ101及び各ボ
ンディングパッド23をゴールドワイヤー102により
夫々連結し、キャビティCを充填材により充填すること
で、半導体パッケージPの製造を終了する。
体パッケージの製造方法は、最終にはボンディングパッ
ドとされるニッケル金メッキ層を、銅メッキを施す時の
マスクに使用することで、従来マスクに利用される基板
の機械的加工と有機物質の除去工程とが省かれるため、
機械的加工の困難性及び異質物の発生により発生する不
良品を解消し得るという効果がある。
製造工程を示した断面図である。
製造工程を示した断面図である。
ニッケル金メッキを施す工程を示した断面図である。
製造工程を示した断面図である。
した断面図である。
形成する工程を示した断面図である。
塗布する工程を示した断面図である。
を示した断面図である。
る工程を示した断面図である。
工程を示した断面図である。
工程を示した断面図である。
る工程及びヒートシンクを付着する工程を示した断面図
である。
半導体パッケージを示したを示した断面図である。
図である。
成板 10:内部回路形成板 13:銅メッキ層 14:内部回路パターン 21:ソルダレジス
ト 22:第1ニッケル金メッキ層 23:ボンディング
パッド 30:下部回路パターン形成板 31:プリプレッグ 40:積層体 41、43:スルー
ホール 42:銅メッキ層 61:外部回路パタ
ーン 65:第2ニッケル金メッキ層 71:ボールパッド 81:ソルダボール 83:ヒートシンク 101:半導体チップ C:キャビティ
Claims (11)
- 【請求項1】 絶縁基板の上下面に形成された銅箔に銅
箔パターンを形成し、その銅箔パターンが形成された絶
縁基板の中央部を切削して開口部を形成することで複数
のパターン形成板を製造する工程と、 前記各パターン形成板中、少なくとも一つのパターン形
成板の開口部の周辺にボンディングパッド用パターンを
形成するように、銅以外の他の金属材料により第1コー
ティング層を形成する工程と、 前記複数のパターン形成板を夫々積層して積層体を形成
する工程と、 その積層体にスルーホールを切削形成し、前記スルーホ
ール及び前記第1コーティング層に銅メッキ層を形成す
る銅メッキを施すスルーホール形成工程と、 前記第1コーティング層に形成された銅メッキ層を除去
した後、連結線で半導体チップを連結するためのボンデ
ィングパッドを、前記第1コーティング層に銅以外の他
の金属材料により第2コーティング層として形成するボ
ンディングパッド形成工程とを備えることを特徴とする
半導体パッケージの製造方法。 - 【請求項2】 前記絶縁基板は、ガラスエポキシ、ガラ
スポリイミド及びBT樹脂中何れか一つであることを特
徴とする請求項1記載の半導体パッケージの製造方法。 - 【請求項3】 前記複数のパターン形成板は、開口部の
大きさが夫々異なることを特徴とする請求項1記載の半
導体パッケージの製造方法。 - 【請求項4】 前記第1コーティング層は、ニッケル金
メッキ層であることを特徴とする請求項1記載の半導体
パッケージの製造方法。 - 【請求項5】 前記ニッケル金メッキ層は、厚さが1μ
m以下に形成されることを特徴とする請求項4記載の多
層基板のパッド形成方法。 - 【請求項6】 前記積層体は、前記各形成板の開口部が
上方側に至るほど大きく形成されることを特徴とする請
求項1記載の半導体パッケージの製造方法。 - 【請求項7】 前記スルーホールには、導電性ペースト
及び樹脂材料中、何れか一つの充填材が充填されること
を特徴とする請求項1記載の半導体パッケージの製造方
法。 - 【請求項8】 前記第2コーティング層は、ニッケル金
メッキ層であることを特徴とする請求項1記載の半導体
パッケージの製造方法。 - 【請求項9】 内外面部に複数の回路パターンが多段に
形成されて、半導体チップが装着されるキャビティが形
成され、そのキャビティには、半導体に連結するための
ボンディングパッド用回路パターンが形成された半導体
パッケージの製造方法であって、 前記ボンディングパッド用回路パターンに銅以外の他の
金属材料によりコーティング層を形成した後に銅メッキ
を施すことで、複数の回路パターンが電気的に連結され
ることを特徴とする半導体パッケージの製造方法。 - 【請求項10】 前記コーティング層に形成された銅メ
ッキを除去した後、追加して同一金属材料によりコーテ
ィング層を形成することを特徴とする請求項9記載の半
導体パッケージの製造方法。 - 【請求項11】 絶縁基板の上下面に形成された銅箔に
銅箔パターンを形成し、その銅箔パターンが形成された
絶縁基板の中央部を切削除去して開口部を形成したパタ
ーン形成板を複数製造する工程と、 それらパターン形成板中、少なくとも一つの形成板開口
部の周辺にボンディングパッド用パターンを銅以外の他
の金属材料により第1コーティング層として形成する工
程と、 前記複数のパターン形成板を夫々積層して積層体を形成
する工程と、 その積層体にスルーホールを切削形成し、そのスルーホ
ールと前記第1コーティング層に銅メッキを施して銅メ
ッキ層を形成するスルーホール形成工程と、 前記第1コーティング層に形成された銅メッキ層を除去
した後、連結線で半導体チップを連結するためのボンデ
ィングパッドを、前記第1コーティング層に銅以外の他
の金属材料により第2コーティング層として形成する工
程と、 前記キャビティに半導体チップを装着して、前記半導体
チップ及び前記ボンディングパッドを夫々連結線により
連結した後、前記キャビティを充填材により充填する工
程とを備えることを特徴とする半導体パッケージの製造
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0080826A KR100430001B1 (ko) | 2001-12-18 | 2001-12-18 | 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법 |
KR2001-80826 | 2001-12-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297968A true JP2003297968A (ja) | 2003-10-17 |
JP3872422B2 JP3872422B2 (ja) | 2007-01-24 |
Family
ID=19717196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002346956A Expired - Fee Related JP3872422B2 (ja) | 2001-12-18 | 2002-11-29 | 半導体パッケージの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6706564B2 (ja) |
JP (1) | JP3872422B2 (ja) |
KR (1) | KR100430001B1 (ja) |
CN (1) | CN1327499C (ja) |
TW (1) | TW571371B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217079A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 半導体素子収納用パッケージおよびその製造方法 |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6833619B1 (en) * | 2003-04-28 | 2004-12-21 | Amkor Technology, Inc. | Thin profile semiconductor package which reduces warpage and damage during laser markings |
DE10339770B4 (de) * | 2003-08-27 | 2007-08-30 | Infineon Technologies Ag | Verfahren zum Herstellen einer FBGA-Anordnung |
DE10348620A1 (de) * | 2003-10-15 | 2005-06-02 | Infineon Technologies Ag | Halbleitermodul mit Gehäusedurchkontakten |
US20050270748A1 (en) * | 2003-12-16 | 2005-12-08 | Phoenix Precision Technology Corporation | Substrate structure integrated with passive components |
TWI232608B (en) * | 2004-03-26 | 2005-05-11 | Nan Ya Printed Circuit Board | Flat panel direct methanol fuel cell and method of making the same |
KR101187403B1 (ko) * | 2004-06-02 | 2012-10-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
US7008820B2 (en) * | 2004-06-10 | 2006-03-07 | St Assembly Test Services Ltd. | Chip scale package with open substrate |
US8288773B2 (en) * | 2004-08-23 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method thereof |
JP2006073651A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置 |
TWI253161B (en) * | 2004-09-10 | 2006-04-11 | Via Tech Inc | Chip carrier and chip package structure thereof |
US20060081970A1 (en) * | 2004-10-19 | 2006-04-20 | Wu Yuang C | Memory card module with an inlay design |
US20080024998A1 (en) * | 2005-07-20 | 2008-01-31 | Shih-Ping Hsu | Substrate structure integrated with passive components |
US20080023821A1 (en) * | 2005-07-20 | 2008-01-31 | Shih-Ping Hsu | Substrate structure integrated with passive components |
KR100663549B1 (ko) * | 2005-12-21 | 2007-01-02 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
KR100743020B1 (ko) * | 2006-09-19 | 2007-07-26 | 삼성전기주식회사 | 패키지용 인쇄회로기판 및 그 제조방법 |
TWI304719B (en) * | 2006-10-25 | 2008-12-21 | Phoenix Prec Technology Corp | Circuit board structure having embedded compacitor and fabrication method thereof |
TWI352406B (en) * | 2006-11-16 | 2011-11-11 | Nan Ya Printed Circuit Board Corp | Embedded chip package with improved heat dissipati |
EP2372756A1 (en) * | 2007-03-13 | 2011-10-05 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
EP1970951A3 (en) * | 2007-03-13 | 2009-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
EP1976001A3 (en) * | 2007-03-26 | 2012-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
EP1976000A3 (en) * | 2007-03-26 | 2009-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
EP2001047A1 (en) * | 2007-06-07 | 2008-12-10 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
EP2019425A1 (en) | 2007-07-27 | 2009-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5248240B2 (ja) * | 2007-08-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2009031482A1 (en) | 2007-09-07 | 2009-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN101460018B (zh) | 2007-12-14 | 2011-02-16 | 华为技术有限公司 | 一种印制电路板及其制造方法、射频装置 |
KR100890217B1 (ko) | 2007-12-20 | 2009-03-25 | 삼성전기주식회사 | 기판 제조방법 |
JP5301299B2 (ja) | 2008-01-31 | 2013-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2009205669A (ja) * | 2008-01-31 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP5376961B2 (ja) * | 2008-02-01 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8049292B2 (en) | 2008-03-27 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
KR101596698B1 (ko) | 2008-04-25 | 2016-02-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
WO2009139282A1 (en) | 2008-05-12 | 2009-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2009142310A1 (en) * | 2008-05-23 | 2009-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
EP2297778A1 (en) * | 2008-05-23 | 2011-03-23 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
JP5248412B2 (ja) * | 2008-06-06 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20110027760A (ko) * | 2008-06-06 | 2011-03-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
US8053253B2 (en) * | 2008-06-06 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8044499B2 (en) * | 2008-06-10 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
JP5473413B2 (ja) * | 2008-06-20 | 2014-04-16 | 株式会社半導体エネルギー研究所 | 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法 |
US8563397B2 (en) * | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2010041040A (ja) * | 2008-07-10 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置および光電変換装置の製造方法 |
TWI475282B (zh) * | 2008-07-10 | 2015-03-01 | Semiconductor Energy Lab | 液晶顯示裝置和其製造方法 |
JP5358324B2 (ja) * | 2008-07-10 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 電子ペーパー |
KR101753574B1 (ko) | 2008-07-10 | 2017-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
JP5216716B2 (ja) | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
JP2010073767A (ja) * | 2008-09-17 | 2010-04-02 | Jtekt Corp | 多層回路基板 |
CN102160179B (zh) * | 2008-09-19 | 2014-05-14 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
WO2010035627A1 (en) | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2010038599A1 (en) * | 2008-10-01 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5583951B2 (ja) | 2008-11-11 | 2014-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TWI389228B (zh) * | 2009-01-23 | 2013-03-11 | Everlight Electronics Co Ltd | 電子元件 |
WO2010113448A1 (ja) * | 2009-04-02 | 2010-10-07 | パナソニック株式会社 | 回路基板の製造方法および回路基板 |
CN102460722B (zh) * | 2009-06-05 | 2015-04-01 | 株式会社半导体能源研究所 | 光电转换装置及其制造方法 |
WO2010140495A1 (en) * | 2009-06-05 | 2010-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for manufacturing the same |
WO2010140522A1 (en) * | 2009-06-05 | 2010-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method thereof |
KR101070098B1 (ko) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101563630B1 (ko) * | 2009-09-17 | 2015-10-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
JP5719560B2 (ja) * | 2009-10-21 | 2015-05-20 | 株式会社半導体エネルギー研究所 | 端子構造の作製方法 |
KR20110085481A (ko) * | 2010-01-20 | 2011-07-27 | 삼성전자주식회사 | 적층 반도체 패키지 |
WO2011099820A2 (en) * | 2010-02-12 | 2011-08-18 | Lg Innotek Co., Ltd. | Pcb with cavity and fabricating method thereof |
US8703546B2 (en) * | 2010-05-20 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Activation treatments in plating processes |
CN102905470B (zh) * | 2011-07-28 | 2015-07-29 | 景硕科技股份有限公司 | 电路载板的散热结构的成型方法 |
US8312624B1 (en) * | 2011-11-24 | 2012-11-20 | Kinsus Interconnect Technology Corp. | Method for manufacturing a heat dissipation structure of a printed circuit board |
TWI523587B (zh) * | 2012-12-14 | 2016-02-21 | 相互股份有限公司 | 封裝基板與電子組裝體 |
US10182494B1 (en) * | 2017-09-07 | 2019-01-15 | Flex Ltd. | Landless via concept |
CN107896422A (zh) * | 2017-11-21 | 2018-04-10 | 生益电子股份有限公司 | 一种快速散热的pcb |
CN107734839A (zh) * | 2017-11-21 | 2018-02-23 | 生益电子股份有限公司 | 一种pcb |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167218A (ja) * | 1991-12-17 | 1993-07-02 | Oki Electric Ind Co Ltd | 電力増幅器の実装構造 |
JPH0897560A (ja) * | 1994-09-27 | 1996-04-12 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
US5804422A (en) * | 1995-09-20 | 1998-09-08 | Shinko Electric Industries Co., Ltd. | Process for producing a semiconductor package |
JPH09246724A (ja) * | 1996-03-04 | 1997-09-19 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JPH09266268A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置のパッケージ |
KR100222295B1 (ko) * | 1996-10-05 | 1999-10-01 | 윤종용 | 고방열 패키지용 인쇄 배선 기판의 제조 방법 |
JPH10223800A (ja) * | 1997-02-12 | 1998-08-21 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
KR100243023B1 (ko) * | 1997-09-26 | 2000-02-01 | 김영환 | 반도체 패키지와 그 제조방법 및 그 적층방법 |
EP1043921A4 (en) * | 1997-11-19 | 2007-02-21 | Ibiden Co Ltd | MULTILAYER PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
KR100303393B1 (ko) * | 1998-11-16 | 2001-09-24 | 마이클 디. 오브라이언 | 반도체패키지의 회로기판 구조 및 그 제조방법 |
KR100298897B1 (ko) * | 1998-12-23 | 2001-09-22 | 이형도 | 인쇄회로기판제조방법 |
KR20030010887A (ko) * | 2001-07-27 | 2003-02-06 | 삼성전기주식회사 | 비지에이 기판의 제조방법 |
-
2001
- 2001-12-18 KR KR10-2001-0080826A patent/KR100430001B1/ko not_active IP Right Cessation
-
2002
- 2002-10-21 TW TW091124149A patent/TW571371B/zh not_active IP Right Cessation
- 2002-11-29 JP JP2002346956A patent/JP3872422B2/ja not_active Expired - Fee Related
- 2002-12-13 US US10/318,303 patent/US6706564B2/en not_active Expired - Lifetime
- 2002-12-18 CN CNB021574960A patent/CN1327499C/zh not_active Expired - Fee Related
-
2003
- 2003-12-23 US US10/743,302 patent/US7049178B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217079A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 半導体素子収納用パッケージおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7049178B2 (en) | 2006-05-23 |
CN1428829A (zh) | 2003-07-09 |
CN1327499C (zh) | 2007-07-18 |
KR100430001B1 (ko) | 2004-05-03 |
US20030113955A1 (en) | 2003-06-19 |
TW571371B (en) | 2004-01-11 |
US6706564B2 (en) | 2004-03-16 |
US20040135246A1 (en) | 2004-07-15 |
JP3872422B2 (ja) | 2007-01-24 |
KR20030050400A (ko) | 2003-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003297968A (ja) | 半導体パッケージの製造方法 | |
US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
US5744758A (en) | Multilayer circuit board and process of production thereof | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
US7591067B2 (en) | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same | |
US5689091A (en) | Multi-layer substrate structure | |
JP4251421B2 (ja) | 半導体装置の製造方法 | |
JP5711472B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP4658974B2 (ja) | キャビティの形成された基板製造方法 | |
US20040150080A1 (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
US20080122079A1 (en) | Package substrate and manufacturing method thereof | |
JP2002016173A (ja) | 半導体装置 | |
KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2003318327A (ja) | プリント配線板および積層パッケージ | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP4384157B2 (ja) | キャビティを備えた基板の製造方法 | |
JP2007088477A (ja) | キャビティを備えた基板の製造方法 | |
JP2000332160A (ja) | キャビティダウン型半導体パッケージ | |
US6582616B2 (en) | Method for preparing ball grid array board | |
US6248612B1 (en) | Method for making a substrate for an integrated circuit package | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
JP2004288711A (ja) | 電子部品内蔵型多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050411 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |