JP5583951B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5583951B2
JP5583951B2 JP2009241235A JP2009241235A JP5583951B2 JP 5583951 B2 JP5583951 B2 JP 5583951B2 JP 2009241235 A JP2009241235 A JP 2009241235A JP 2009241235 A JP2009241235 A JP 2009241235A JP 5583951 B2 JP5583951 B2 JP 5583951B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor element
wiring
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009241235A
Other languages
English (en)
Other versions
JP2010141294A5 (ja
JP2010141294A (ja
Inventor
章裕 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009241235A priority Critical patent/JP5583951B2/ja
Publication of JP2010141294A publication Critical patent/JP2010141294A/ja
Publication of JP2010141294A5 publication Critical patent/JP2010141294A5/ja
Application granted granted Critical
Publication of JP5583951B2 publication Critical patent/JP5583951B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に記載される発明は、半導体装置及びその作製方法に関する。
半導体製造技術の進歩により、大規模集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の高集積化が進み、複数の機能を一つのシリコンチップ上に集積したシステムＬＳＩの要求が高まっている。近年ではシステムの高機能化や複雑化に対応して、複数のＬＳＩチップを積層した三次元ＬＳＩが開発されている。三次元ＬＳＩは、複数のＬＳＩを単一のパッケージ内に搭載することから、マルチ・チップ・パッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）とも呼ばれている。
また、半導体基板から剥離させた半導体素子層を、転写技術を用いて別の基板上に転写し、さらに別の基板から剥離させた半導体素子層をその上に重ねて転写することを繰り返す技術も開発が進んでいる。この技術はシリコンチップ上に集積させる場合に比べて、薄膜化を実現しつつ高集積化させた半導体集積回路を形成することができる（特許文献１参照）。
特開２００４−２００５２２号公報
上述のように、半導体基板から剥離させた半導体素子層を転写して半導体集積回路を作製すると、面積を広げることなく、さらに、より小型、薄型化させることが可能である。
しかしながら、小型、薄型化を図られている半導体集積回路は、外的ストレスに弱いという欠点がある。
このような半導体集積回路を保護する保護材として、有機樹脂とシート状繊維体、例えばガラスクロスを使用したプリプレグが知られている。プリプレグは保護材として丈夫なので、そのような薄型化された半導体集積回路を作製しても、半導体集積回路内の半導体素子層の破壊を防ぐことができる。
しかし、半導体集積回路をさらに多層化すると、複数の半導体集積回路を電気的に接続する配線を作製しなければならない。そのためには、保護材であるプリプレグの内部を貫通する貫通孔を空け、貫通孔に配線を形成しなくてはならない。
プリプレグに貫通孔を形成するということは、繊維体にダメージを与えるということであり、プリプレグの強度を損なう恐れがある。
また半導体集積回路と、プリプレグ中の貫通孔を介して別の半導体集積回路を電気的に接続するための配線（本明細書では、「貫通配線」と呼ぶ）を、電気的に接続するための別の配線（本明細書では、「接続配線」と呼ぶ）が必要である。
接続配線は、半導体集積回路を形成する作製工程の中で、その位置が決まってしまうことが多い。そのため、プリプレグ中の貫通孔及び貫通配線を形成する領域が必然的に決まってしまい、アライメントが取りづらいという恐れがある。
接続配線と貫通配線の位置がずれてしまうと、接触不良になってしまい半導体装置が機能しない恐れがある。
そこで以下に開示する発明では、間に保護材が設けられた複数の半導体集積回路どうしを電気的に接続する接続配線と貫通配線の位置を、容易に決定することができることを課題にする。
半導体集積回路と貫通配線を電気的に接続する接続配線を形成するための開口部を、レーザビームを照射することにより形成する。レーザビームを照射する位置を決めることにより、接続配線が形成される開口部の位置を決めることができるので、選択的かつ容易に接続配線を形成することができる。
また、プリプレグで覆われた半導体集積回路を複数個重ね合わせる際に、有機樹脂が未硬化のプリプレグを間に挟んで重ね合わせる。未硬化の有機樹脂は加熱すると硬化するので、プリプレグで覆われた半導体集積回路を上下に貼り合わせることができ、高集積化が可能である。
有機樹脂が未硬化のプリプレグに、導電性樹脂、例えば金属ペーストを配置すると、有機樹脂と金属ペースト中のペーストが反応して、有機樹脂が溶け、溶けた部分に金属ペースト中の金属粒子が入り込み、繊維体の間を金属粒子が移動して、プリプレグの表面と裏面を導通させる通電領域を形成する。この導電領域が貫通配線として機能する。
プリプレグに対する導電性樹脂を配置する位置を決めることにより、貫通配線の位置を容易に決めることができる。
あらかじめ有機樹脂が未硬化のプリプレグに通電領域を形成しておき、それを挟んでプリプレグで覆われた半導体集積回路を貼り合わせれば、それぞれの半導体集積回路を電気的に接続することができ、薄型の高集積半導体集積回路を作製することができる。
第１の基板上に第１の分離層を形成し、前記第１の分離層上に第１の半導体素子層を形成し、前記第１の半導体素子層及び前記第１の分離層に第１のレーザビームを照射することにより、前記第１の半導体素子層及び前記第１の分離層の一部を除去して第１の開口部を形成し、前記第１の開口部に、前記第１の半導体素子層と電気的に接続する第１の配線を形成し、前記第１の半導体素子層上に第１の保護材を形成し、前記第１の保護材中に、前記第１の配線に電気的に接続する第１の電極を形成して、前記第１の分離層に沿って、前記第１の基板、及び、前記第１の保護材が形成された前記第１の半導体素子層を分離し、第２の基板上に第２の分離層を形成し、前記第２の分離層上に第２の半導体素子層を形成し、前記第２の半導体素子層及び前記第２の分離層に第２のレーザビームを照射することにより、前記第２の半導体素子層及び前記第２の分離層の一部を除去して第２の開口部を形成し、前記第２の開口部に、前記第２の半導体素子層と電気的に接続する第２の配線を形成し、前記第２の半導体素子層上に第２の保護材を形成し、前記第２の保護材中に、前記第２の配線に電気的に接続する第２の電極を形成して、前記第２の保護材上に、前記第２の電極と前記第１の配線が電気的に接続されるように、前記第１の半導体素子層を貼り合わせ、前記第２の分離層に沿って、前記第２の基板、並びに、前記第２の保護材が形成された前記第２の半導体素子層及び前記第１の保護材が形成された前記第１の半導体素子層を分離することを特徴とする半導体装置の作製方法に関する。
前記保護材は、シート状繊維体に有機樹脂が含浸された構造体である。
前記第１の電極及び第２の電極は、それぞれ導電性樹脂である。
前記第１のレーザビーム及び第２のレーザビームはそれぞれ、紫外領域の波長１０ｎｍ以上４００ｎｍ以下を有するレーザビーム、可視領域の波長４００ｎｍ以上７００ｎｍ以下を有するレーザビーム、または、赤外領域の波長７００ｎｍ以上１ｍｍ以下を有するレーザビームである。
前記第１のレーザビーム及び第２のレーザビームはそれぞれ、エキシマレーザ発振器、気体レーザ発振器、固体レーザ発振器、半導体レーザ発振器のいずれかにより発振されたレーザビームである。
本明細書に開示される発明により、薄型で高集積化され、外的ストレスに強い半導体集積回路を作製することができる。かつ、高集積半導体集積回路のそれぞれの半導体集積回路を電気的に接続する配線の位置を容易に決めることができるので、接触不良を抑制した半導体装置を得ることができる。
半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 シート状繊維体の上面図。 シート状繊維体の上面図。 シート状繊維体の断面図。 シート状繊維体の断面図。
以下、開示される発明の実施の態様について、図面を参照して説明する。但し、以下に開示される発明は多くの異なる態様で実施することが可能であり、以下に開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、液晶表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
［実施の形態１］
本実施の形態を、図１（Ａ）〜図１（Ｆ）、図２（Ａ）〜図２（Ｄ）、図３（Ａ）〜図３（Ｅ）、図４（Ａ）〜図４（Ｄ）、図５（Ａ）〜図５（Ｄ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｃ）図８（Ａ）〜図８（Ｂ）、図９、図１０、図１１（Ａ）〜図１１（Ｂ）を用いて説明する。
まず本実施の形態の基本的な作製工程を、図１（Ａ）〜図１（Ｆ）、図２（Ａ）〜図２（Ｄ）を用いて説明する。まず基板１０１上に分離層１０２を形成し、分離層１０２上にさらに半導体素子層１０９を形成する（図１（Ａ）参照）。
次いで、半導体素子層１０９上から、レーザビーム１０３を照射することにより（図１（Ｂ）参照）、半導体素子層１０９及び分離層１０２の一部を除去して開口部１０４を形成する（図１（Ｃ）参照）。
その後、開口部１０４に、半導体素子層１０９と電気的に接続する配線１０５を形成する（図１（Ｄ）参照）。
次いで半導体素子層１０９上に保護材１０６を形成し、保護材１０６中に、配線１０５に電気的に接続する電極１０７を形成する（図１（Ｅ）参照）。半導体素子層１０９、保護材１０６、電極１０７を有する積層構造体１１５と呼ぶことにする。
次いで分離層１０２に沿って、基板１０１、並びに、保護材１０６が形成された半導体素子層１０９を分離する（図１（Ｆ）参照）。これにより、半導体素子層１０９と電気的に接続する配線１０５が露出される。ここで、半導体素子層１０９及び保護材１０６、並びに、半導体素子層１０９中の配線１０５、保護材１０６中の電極１０７を有する積層構造を半導体回路素子１１１と呼ぶことにする。
半導体回路素子１１１を得られたら（図２（Ａ）参照）、図１（Ａ）〜図１（Ｅ）までの作製工程に基づいて、新たに図１（Ｅ）の構成、すなわち、別の基板１０１上に分離層１０２、半導体素子層１０９、保護材１０６、半導体素子層１０９中の配線１０５、保護材１０６中の電極１０７を有する積層構造、すなわち第２の積層構造体１１５を作製し、図２（Ａ）の半導体回路素子１１１（第１の半導体回路素子１１１と呼ぶことにする）を貼り合わせる（図２（Ｂ）参照）。
第２の積層構造体１１５と第１の半導体回路素子１１１は、第１の半導体回路素子１１１に含まれる配線１０５と、第２の積層構造体１１５に含まれる電極１０７が電気的に接続されるように貼り合わされる。
さらに、分離層１０２に沿って、基板１０１、並びに、半導体素子層１０９、保護材１０６、半導体素子層１０９及び保護材１０６の積層構造を分離する（図２（Ｃ）参照）。
以上のようにして、半導体素子層１０９及び保護材１０６が２段重なった積層構造が得られる（図２（Ｄ）参照）。さらに高集積化するには、図２（Ｂ）〜図２（Ｄ）の作製工程を繰り返せばよい。
また図３（Ａ）〜図３（Ｅ）、図４（Ａ）〜図４（Ｄ）、図５（Ａ）〜図５（Ｄ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｃ）、図８（Ａ）〜図８（Ｂ）、図９、図１０、図１１（Ａ）〜図１１（Ｂ）を用いて、半導体素子層１０９として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を形成した場合について以下に説明する。
まず、絶縁表面を有する基板１０１上に分離層１０２を形成する。
絶縁表面を有する基板１０１としては、代表的にはガラス基板、石英基板、セラミック基板、絶縁層が少なくとも一表面に形成された金属基板、有機樹脂基板等を用いることができる。ここでは、絶縁表面を有する基板１０１としてガラス基板を用いる。
分離層１０２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、厚さ３０ｎｍ〜２００ｎｍのタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、または元素を主成分とする合金材料、または元素を主成分とする化合物からなる層を、単層または複数の層を積層させて形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、溶液を被処理物上に吐出させて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
分離層１０２が単層構造の場合、好ましくは、タングステン、モリブデン、またはタングステンとモリブデンの混合物を含む層を形成する。または、タングステンの酸化物もしくは酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、またはタングステンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
分離層１０２が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリブデン、またはタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン、またはタングステンとモリブデンの混合物の酸化物、タングステン、モリブデン、またはタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、またはタングステンとモリブデンの混合物の酸化窒化物、またはタングステン、モリブデン、またはタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
分離層１０２として、１層目として金属層、２層目として金属酸化物層の積層構造を形成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層としてタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行って金属酸化物層を形成してもよい。
タングステンの酸化物は、ＷＯ２、Ｗ２Ｏ５、Ｗ４Ｏ１１、ＷＯ３などがある。
また、上記の工程によると、絶縁表面を有する基板１０１に接するように分離層１０２を形成しているが、この工程に制約されない。絶縁表面を有する基板１０１に接するように下地となる絶縁層を形成し、その絶縁層に接するように分離層１０２を設けてもよい。ここでは、分離層１０２として厚さ３０ｎｍ〜７０ｎｍのタングステン層をスパッタリング法により形成する。
分離層１０２上に、下地層として機能する絶縁膜１５６が形成される。絶縁膜１５６上には、不純物領域１５３ａ、不純物領域１５３ｂ、及び、チャネル形成領域１６３ａを含む島状半導体膜１６１、不純物領域１５９ａ、不純津領域１５９ｂ、及び、チャネル形成領域１６３ｂを含む島状半導体膜１６２が形成されており、島状半導体膜１６１及び島状半導体膜１６２を覆って、ゲート絶縁膜１５４が形成されている。また、ゲート絶縁膜１５４上であり、かつ、チャネル形成領域１６３ａ上にはゲート電極１５５ａ、チャネル形成領域１６３ｂ上にはゲート電極１５５ｂが形成されている（図３（Ａ）参照）。
なお不純物領域１５３ａ及び不純物領域１５３ｂに添加される一導電性を付与する不純物元素は、ゲート電極１５５ａをマスクとして添加されている。また不純物領域１５９ａ及び不純物領域１５９ｂに添加される一導電性を付与する不純物元素は、ゲート電極１５５ｂをマスクとして添加されている。不純物領域１５３ａ、不純物領域１５３ｂ、不純物領域１５９ａ、不純物領域１５９ｂに添加されている不純物元素は、同じであってもよいし、それぞれ逆の導電性を有していてもよい。
次いでゲート絶縁膜１５４、ゲート電極１５５ａ、ゲート電極１５５ｂを覆って、絶縁膜１６５、さらにその上に絶縁膜１６６を形成する（図３（Ｂ）参照）。
絶縁膜１６５は、例えば窒化珪素膜を用いて形成すればよい。また絶縁膜１６６は、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜のいずれか１つ、あるいは複数を積層した積層膜、さらにあるいは、有機絶縁膜を用いて形成すればよい。
絶縁膜１６６上に、島状半導体膜１６１中の不純物領域１５３ａ及び不純物領域１５３ｂに電気的に接続する配線１５７ａ及び配線１５７ｂを形成する。また絶縁膜１６６上に、島状半導体膜１６２中の不純物領域１５９ａ及び不純物領域１５９ｂに電気的に接続する配線１５８ａ及び配線１５８ｂを形成する（図３（Ｃ）参照）。
次いで、絶縁膜１６６、配線１５７ａ、配線１５７ｂ、配線１５８ａ、配線１５８ｂを覆って絶縁膜１６７を形成する（図３（Ｄ）参照）。絶縁膜１６７は、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜のいずれか１つ、あるいは複数を積層した積層膜、さらにあるいは、有機絶縁膜を用いて形成すればよい。
ここで、図３（Ｄ）に示される絶縁膜１５６から絶縁膜１６７までの積層構造、すなわち、絶縁膜１５６、島状半導体膜１６１、島状半導体膜１６２、ゲート絶縁膜１５４、ゲート電極１５５ａ、ゲート電極１５５ｂ、絶縁膜１６５、絶縁膜１６６、配線１５７ａ、配線１５７ｂ、配線１５８ａ、配線１５８ｂ、及び、絶縁膜１６７を含む積層構造は、図１（Ａ）に示される半導体素子層１０９と同等であるので、この積層構造を半導体素子層１２９とする。
次いで、絶縁膜１６７上から、分離層１０２に達するレーザビーム１３１、配線１５７ａに達するレーザビーム１３２、配線１５８ｂに達するレーザビーム１３３、分離層１０２に達するレーザビーム１３４を照射する（図３（Ｅ）参照）。レーザビーム１３１〜レーザビーム１３４は、図１（Ｂ）のレーザビーム１０３に相当する。
レーザビーム１３１〜レーザビーム１３４としては、絶縁膜１６７、絶縁膜１６６、絶縁膜１６５、ゲート絶縁膜１５４、絶縁膜１５６が吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域（波長１０ｎｍ以上４００ｎｍ以下）、可視領域（波長４００ｎｍ以上７００ｎｍ以下）、または赤外領域（波長７００ｎｍ以上１ｍｍ以下）の波長を有するレーザビームを適宜選択して照射する。
このようなレーザビーム１３１〜レーザビーム１３４を発振することが可能なレーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、ＴｉまたはＴｍをドープした結晶、ガラス、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、その固体レーザ発振器においては基本波〜第５高調波を適宜適用するのが好ましい。
図３（Ｅ）に示すレーザビーム１３１、レーザビーム１３２、レーザビーム１３３、レーザビーム１３４の照射により、それぞれ、分離層１０２の一部が露出された開口部１３５、配線１５７ａが露出された開口部１３６、配線１５８ｂが露出された開口部１３７、分離層１０２の別の一部が露出された開口部１３８が得られる（図４（Ａ）参照）。開口部１３５〜開口部１３８は、図１（Ｃ）の開口部１０４に相当する。
次いで絶縁膜１６７上に、開口部１３５及び開口部１３６を介して配線１５７ａ及び分離層１０２に達する配線１４１、開口部１３７及び開口部１３８を介して配線１５８ｂ及び分離層１０２に達する配線１４２を形成する（図４（Ｂ）参照）。配線１４１及び配線１４２は、図１（Ｄ）の配線１０５に相当する。
次に、絶縁膜１６７、配線１４１、配線１４２上に、シート状繊維体１１３に有機樹脂１１４が含浸された構造体１２０を設ける（図４（Ｃ）参照）。このような構造体１２０は、プリプレグとも呼ばれる。プリプレグは、具体的にはシート状繊維体にマトリックス樹脂を有機溶剤で希釈した組成物を含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。構造体１２０は、図１（Ｅ）の保護材１０６に相当する。
なお、本明細書の図面においては、シート状繊維体１１３は、断面が楕円形の糸束で平織りした織布で示されている。また、ＴＦＴ１５２ａやＴＦＴ１５２ｂがシート状繊維体１１３の糸束よりも大きいが、ＴＦＴ１５２ａやＴＦＴ１５２ｂの大きさがシート状繊維体１１３の糸束よりも小さい場合もある。
ここで、シート状繊維体１１３及び有機樹脂１１４を有する構造体（「プリプレグ」ともいう）１２０について、図８（Ａ）〜図８（Ｂ）、図９、図１０、図１１（Ａ）〜図１１（Ｂ）を用いて詳細に説明する。
シート状繊維体１１３が糸束を経糸及び緯糸に使って製織した織布の上面図を図８（Ａ）及び図８（Ｂ）に示し、その断面図を図１１（Ａ）に示す。さらにシート状繊維体１１３に有機樹脂１１４が含浸された構造体１２０の断面図を図１１（Ｂ）に示す。
シート状繊維体１１３は、有機化合物または無機化合物の織布または不織布である。またシート状繊維体１１３として、有機化合物または無機化合物の高強度繊維を用いてもよい。
また、シート状繊維体１１３は、繊維（単糸）の束（以下、糸束という。）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で構成されてもよい。織布の場合、平織り、綾織り、繻子織り等適宜用いることができる。
糸束の断面は、円形でも楕円形でもよい。糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした糸束を用いてもよい。開繊加工をした糸束は、糸束幅が広くなり、糸束の断面が楕円形または平板状となる。これにより厚み方向の単糸数を削減することが可能である。また、糸束として低撚糸を用いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、シート状繊維体１１３の厚さを薄くすることが可能である。このため、構造体１２０の厚さを薄くすることが可能であり、薄型の半導体装置を作製することができる。
図８（Ａ）に示すように、シート状繊維体１１３は、一定間隔をあけた経糸１１３ａ及び一定間隔をあけた緯糸１１３ｂが織られている。このような繊維体には、経糸１１３ａ及び緯糸１１３ｂが存在しない領域（バスケットホール１１３ｃという）を有する。このようなシート状繊維体１１３は、有機樹脂１１４が繊維体に含浸される割合が高まり、シート状繊維体１１３の密着性を高めることができる。なお、構造体１２０中のバスケットホール１１３ｃには、経糸１１３ａ及び緯糸１１３ｂは存在しないが、有機樹脂１１４で充填されている。
また、図８（Ｂ）に示すように、シート状繊維体１１３は、経糸１１３ａ及び緯糸１１３ｂの密度が高く、バスケットホール１１３ｃの割合が低いものでもよい。代表的には、バスケットホール１１３ｃの大きさが、局所的に押圧される面積より小さいことが好ましい。代表的には一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。シート状繊維体１１３のバスケットホール１１３ｃの面積がこのように小さいと、先端の細い部材（代表的には、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力をシート状繊維体１１３全体で吸収することが可能である。
また、糸束内部への有機樹脂１１４の浸透率を高めるため、糸束に表面処理が施されても良い。例えば、糸束表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング材、チタネートカップリング材を用いた表面処理がある。
また高強度繊維とは、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、シート状繊維体１１３は、一種類の上記高強度繊維で形成されてもよい。また、複数種類の上記高強度繊維で形成されてもよい。
シート状繊維体１１３に含浸される有機樹脂１１４は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用いることで、熱処理によりシート状繊維体を半導体素子層に固着することが可能である。なお、有機樹脂１１４はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
有機樹脂１１４または繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂または糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。
なお図８（Ａ）及び図８（Ｂ）では、経糸及び緯糸をそれぞれ１本ずつ編んで形成したシート状繊維体を示しているが、経糸及び緯糸の数はこれに限定されるものではない。経糸及び緯糸の数はそれぞれ必要に応じて決めればよい。例えば、経糸及び緯糸をそれぞれ１０本ずつ束ねたものを一束として編んで形成した、シート状繊維体の上面図を図９に、断面図を図１０に示す。なお図１０においては、シート状繊維体１１３は有機樹脂１１４に含浸されており、構造体１２０を形成している。
次いで、構造体１２０上、かつ配線１４１及び配線１４２上に、導電性樹脂１４５及び導電性樹脂１４６を配置する（図４（Ｄ）参照）。本実施の形態では、導電性樹脂１４５及び導電性樹脂１４６として金属元素を含む導電ペースト、例えば銀ペーストを用いる。金属元素は、金属粒子として導電ペーストに含まれていればよい。
また導電ペーストは、好ましくは、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）のいずれかを含むペーストであればよい。
構造体１２０上に導電性樹脂１４５及び導電性樹脂１４６を配置する方法は、スクリーン印刷やインクジェット法を用いればよい。
構造体１２０上に導電性樹脂１４５及び導電性樹脂１４６を配置すると、構造体１２０中の有機樹脂１１４と、導電性樹脂１４５及び導電性樹脂１４６それぞれの成分、例えば導電ペーストを用いる場合はペーストが反応し、有機樹脂１１４の一部が溶解し、導電性樹脂１４５及び導電性樹脂１４６それぞれの中の金属粒子がシート状繊維体１１３の隙間を通り抜け、導電性樹脂１４５及び導電性樹脂１４６が最初に形成された面（第１の面）の反対の面（第２の面）にまで金属粒子が移動する。これにより構造体１２０の内部に貫通電極が形成される（図５（Ａ）参照）。導電性樹脂１４５及び導電性樹脂１４６は、図１（Ｅ）の電極１０７に相当する。
なお構造体１２０の第２の面での導電性樹脂１４５及び導電性樹脂１４６それぞれの面積は、第１の面積での面積よりも小さくてもよく、また大きくてもよい。すなわち、導電性樹脂１４５及び導電性樹脂１４６それぞれの構造体１２０の内部への移動は、収斂しながらの移動でも、広がりながらの移動でもよい。
構造体１２０に貫通孔（コンタクトホールともいう）を形成しない、すなわちシート状繊維体１１３を分断しないことで、構造体１２０の強度を維持したまま、構造体１２０の一方の面と他方の面を電気的に接続させることができる。
その後加熱工程及び圧着工程をを行い、構造体１２０中の溶けなかった有機樹脂１１４を硬化させる。
ここで、基板１０１、分離層１０２、半導体素子層１２９、構造体１２０、導電性樹脂１４５及び導電性樹脂１４６を積層構造体１２５と呼ぶことにする。
次に、図５（Ｂ）に示すように、後の剥離工程を容易に行うために、構造体１２０側から、構造体１２０、半導体素子層１２９及び分離層１０２にレーザビーム１２２を照射して、図５（Ｃ）に示すような溝１２３を形成してもよい。
溝１２３を形成するために照射するレーザビーム１２２としては、分離層１０２、半導体素子層１２９、構造体１２０を構成する層が吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域（波長１０ｎｍ以上４００ｎｍ以下）、可視領域（波長４００ｎｍ以上７００ｎｍ以下）、または赤外領域（波長７００ｎｍ以上１ｍｍ以下）の波長を有するレーザビームを適宜選択して照射する。
このようなレーザビーム１２２を発振することが可能なレーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、ＴｉまたはＴｍをドープした結晶、ガラス、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、その固体レーザ発振器においては基本波〜第５高調波を適宜適用するのが好ましい。
次に、図５（Ｄ）に示すように、溝１２３をきっかけとして、分離層１０２及び絶縁膜１５６の界面において、分離層１０２が形成される絶縁表面を有する基板１０１と、半導体素子層１２９の一部及び構造体１２０の一部とを物理的手段により剥離する。本実施の形態では、剥離した半導体素子層１２９の一部及び構造体１２０の一部を、半導体回路素子１７１とする（図６（Ａ）参照）。図５（Ｄ）の作製工程は、図１（Ｆ）の作製工程に相当する。
物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を加える手段を指しており、その手段は、代表的には機械的な力を加えること（例えば人間の手や把治具で引き剥がす処理や、ローラを回転させながら分離する処理）である。このとき、構造体１２０表面に光または熱により剥離可能な粘着シートを設けると、さらに剥離が容易となる。
また、溝１２３に液体を滴下し、分離層１０２及び絶縁膜１５６の界面に液体を浸透させて分離層１０２から半導体素子層１２９を剥離してもよい。この場合、溝１２３にのみ液体を滴下してもよいし、または絶縁表面を有する基板１０１、半導体素子層１２９、及び構造体１２０全体を液体に浸して、溝１２３から分離層１０２及び半導体素子層１２９の界面に液体を浸透させても良い。
また、図５（Ｃ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ガスを導入し、分離層１０２をフッ化ガスでエッチングし除去して、絶縁表面を有する基板１０１から半導体回路素子１７１を分離する方法を用いることができる。
分離された半導体回路素子１７１は、半導体素子層１２９及び構造体１２０を有している（図６（Ａ）参照）。これにより、配線１４１及び配線１４２が露出される。半導体回路素子１７１は、図２（Ａ）の半導体回路素子１１１に相当する。
次いで、新たに積層構造体１２５を作製し、半導体回路素子１７１を積層構造体１２５上に配置する（図６（Ｂ）参照）。なお図６（Ｂ）に示す作製工程は、図２（Ｂ）に示す作製工程に相当している。
半導体回路素子１７１の配線１４１と新たな積層構造体１２５の導電性樹脂１４５、並びに、半導体回路素子１７１の配線１４２と新たな積層構造体１２５の導電性樹脂１４６を電気的に接続させて、半導体回路素子１７１中のＴＦＴ１５２ａ及びＴＦＴ１５２ｂからなる回路と、新たな積層構造体１２５中のＴＦＴ１５２ａ及びＴＦＴ１５２ｂからなる回路を電気的に接続させる。なお、電気的に接続させる電極や導電性樹脂は、必要に応じて変えてもよい。
次いで、図５（Ｂ）に示す作製工程に基づいて、新たな積層構造体１２５側から、構造体１２０、半導体素子層１２９及び分離層１０２にレーザビーム１２２を照射して（図６（Ｃ））参照）、新たな積層構造体１２５に溝１２３を形成する（図７（Ａ）参照）。
次いで、図５（Ｄ）に示す作製工程と同様に、溝１２３をきっかけとして、新たな積層構造体１２５の分離層１０２及び絶縁膜１５６の界面において、分離層１０２が形成される絶縁表面を有する基板１０１と、新たな積層構造体１２５中の半導体素子層１２９の一部及び構造体１２０の一部、並びに、先に作製した半導体回路素子１７１の積層構造を物理的手段により剥離する（図７（Ｂ）参照）。これにより、半導体回路素子１７１が２つ積層された積層構造が作製される（図７（Ｃ）参照）。なお図７（Ｂ）に示す作製工程は、図２（Ｃ）に示す作製工程に相当しており、図７（Ｃ）に示す半導体回路素子１７１が２つ積層された積層構造は、図２（Ｄ）の半導体回路素子１１１が２つ積層された積層構造に相当する。
以上の作製工程により、半導体回路素子１７１を複数個積層した半導体回路を作製することが可能である。
１０１ 基板
１０２ 分離層
１０３ レーザビーム
１０４ 開口部
１０５ 配線
１０６ 保護材
１０７ 電極
１０９ 半導体素子層
１１１ 半導体回路素子
１１３ シート状繊維体
１１３ａ 経糸
１１３ｂ 緯糸
１１３ｃ バスケットホール
１１４ 有機樹脂
１１５ 積層構造体
１２０ 構造体
１２２ レーザビーム
１２３ 溝
１２５ 積層構造体
１２９ 半導体素子層
１３１ レーザビーム
１３２ レーザビーム
１３３ レーザビーム
１３４ レーザビーム
１３５ 開口部
１３６ 開口部
１３７ 開口部
１３８ 開口部
１４１ 配線
１４２ 配線
１４５ 導電性樹脂
１４６ 導電性樹脂
１５２ａ ＴＦＴ
１５２ｂ ＴＦＴ
１５３ａ 不純物領域
１５３ｂ 不純物領域
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ ゲート電極
１５６ 絶縁膜
１５７ａ 配線
１５７ｂ 配線
１５８ａ 配線
１５８ｂ 配線
１５９ａ 不純物領域
１５９ｂ 不純物領域
１６１ 島状半導体膜
１６２ 島状半導体膜
１６３ａ チャネル形成領域
１６３ｂ チャネル形成領域
１６５ 絶縁膜
１６６ 絶縁膜
１６７ 絶縁膜
１７１ 半導体回路素子

Claims (3)

  1. 第１の基板上に第１の分離層を形成し、
    前記第１の分離層上に第１の半導体素子層を形成し、
    前記第１の半導体素子層及び前記第１の分離層に第１のレーザビームを照射することにより、前記第１の半導体素子層及び前記第１の分離層の一部を除去して開口部を形成し、
    前記開口部に、前記第１の半導体素子層と電気的に接続する第１の配線を形成し、
    前記第１の半導体素子層上に第１の保護材を形成し、
    前記第１の保護材上に金属元素を含む第１の導電ペーストを形成し、
    前記第１の導電ペーストを前記第１の保護材中に含浸させ、
    前記第１の保護材中に、前記第１の配線に電気的に接続する第１の電極を形成し、
    前記第１の分離層に沿って、前記第１の基板と、前記第１の保護材が形成された前記第１の半導体素子層と、を分離し、
    第２の基板上に第２の分離層を形成し、
    前記第２の分離層上に第２の半導体素子層を形成し、
    前記第２の半導体素子層及び前記第２の分離層に第２のレーザビームを照射することにより、前記第２の半導体素子層及び前記第２の分離層の一部を除去して開口部を形成し、
    前記開口部に、前記第２の半導体素子層と電気的に接続する第２の配線を形成し、
    前記第２の半導体素子層上に第２の保護材を形成し、
    前記第２の保護材上に金属元素を含む第２の導電ペーストを形成し、
    前記第２の導電ペーストを前記第２の保護材中に含浸させ、
    前記第２の保護材中に、前記第２の配線に電気的に接続する第２の電極を形成し、
    前記第２の保護材上に、前記第２の電極と前記第１の配線が電気的に接続されるように、前記第１の半導体素子層を貼り合わせ、
    前記第２の分離層に沿って、前記第２の基板と、前記第２の保護材が形成された前記第２の半導体素子層及び前記第１の保護材が形成された前記第１の半導体素子層と、を分離することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１及び第２の保護材は、それぞれシート状繊維体に有機樹脂が含浸された構造体であることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記第１及び第２の導電ペーストに含まれる金属元素は、それぞれ銅、銀、ニッケル、金、白金、パラジウム、タンタル、モリブデン、チタンのいずれかを含むことを特徴とする半導体装置の作製方法。
JP2009241235A 2008-11-11 2009-10-20 半導体装置の作製方法 Expired - Fee Related JP5583951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009241235A JP5583951B2 (ja) 2008-11-11 2009-10-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008288760 2008-11-11
JP2008288760 2008-11-11
JP2009241235A JP5583951B2 (ja) 2008-11-11 2009-10-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010141294A JP2010141294A (ja) 2010-06-24
JP2010141294A5 JP2010141294A5 (ja) 2012-10-18
JP5583951B2 true JP5583951B2 (ja) 2014-09-03

Family

ID=42165579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009241235A Expired - Fee Related JP5583951B2 (ja) 2008-11-11 2009-10-20 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US7883939B2 (ja)
JP (1) JP5583951B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8610155B2 (en) 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015135839A (ja) * 2014-01-16 2015-07-27 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453264A (en) * 1977-10-04 1979-04-26 Suwa Seikosha Kk Bilateral printed board
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH077246A (ja) 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
US5739476A (en) 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6188028B1 (en) 1997-06-09 2001-02-13 Tessera, Inc. Multilayer structure with interlocking protrusions
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
JP2000252631A (ja) * 1999-02-25 2000-09-14 Shin Kobe Electric Mach Co Ltd 多層プリント配線板及びその製造法
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP2001024081A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 導電基体及びその製造方法
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6770313B2 (en) * 2000-11-08 2004-08-03 Nongshim, Co., Ltd. Method and apparatus for hygienically preparing dried pepper by continuous sterilization and drying processes
JP2002198658A (ja) 2000-12-26 2002-07-12 Kyocera Corp プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
US6734568B2 (en) * 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
KR100467825B1 (ko) 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP2005005632A (ja) * 2003-06-16 2005-01-06 Sony Corp チップ状電子部品及びその製造方法、並びにその実装構造
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
KR100567087B1 (ko) 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US7202419B2 (en) 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
US7245013B2 (en) 2005-07-26 2007-07-17 Infineon Technologies Ag Substrate based IC-package
JP2007091822A (ja) 2005-09-27 2007-04-12 Shin Kobe Electric Mach Co Ltd プリプレグ
US7523545B2 (en) 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP2038818B1 (en) * 2006-06-26 2014-10-15 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
JP5296360B2 (ja) 2006-10-04 2013-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN101523611B (zh) * 2006-10-04 2012-07-04 株式会社半导体能源研究所 半导体器件及其制造方法
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法

Also Published As

Publication number Publication date
US7883939B2 (en) 2011-02-08
JP2010141294A (ja) 2010-06-24
US20100120200A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP5473413B2 (ja) 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP5663687B2 (ja) 半導体装置の作製方法
JP5639749B2 (ja) 半導体装置の作製方法
JP5583951B2 (ja) 半導体装置の作製方法
JP6138185B2 (ja) 半導体装置
JP5268395B2 (ja) 半導体装置の作製方法
JP2007073813A (ja) 基板の薄板化方法及び回路素子の製造方法
JP7067666B1 (ja) 多層配線基板の製造方法
JP4956899B2 (ja) 薄膜圧電体素子の製造方法
JP2017050464A (ja) 配線基板積層体、その製造方法及び半導体装置の製造方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
JP2021114534A (ja) 配線基板および配線基板の製造方法
WO2022124394A1 (ja) 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法
US6215191B1 (en) Compliant lead structures for microelectronic devices
US20180213642A1 (en) Printed circuit board, module using printed circuit board, and camera module using printed circuit board
JP2000269378A (ja) 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
US10912201B2 (en) Electronic device and production method thereof
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
CN116711067A (zh) 带支撑体的基板单元、基板单元以及带支撑体的基板单元的制造方法
JP6593136B2 (ja) 配線基板積層体、半導体装置、及び半導体装置の製造方法
JP2022170131A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2020161572A (ja) 配線基板及び配線基板の製造方法
JP2006114692A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140717

R150 Certificate of patent or registration of utility model

Ref document number: 5583951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees