JP2015135839A - 半導体装置、固体撮像装置、および撮像装置 - Google Patents

半導体装置、固体撮像装置、および撮像装置 Download PDF

Info

Publication number
JP2015135839A
JP2015135839A JP2014005596A JP2014005596A JP2015135839A JP 2015135839 A JP2015135839 A JP 2015135839A JP 2014005596 A JP2014005596 A JP 2014005596A JP 2014005596 A JP2014005596 A JP 2014005596A JP 2015135839 A JP2015135839 A JP 2015135839A
Authority
JP
Japan
Prior art keywords
substrate
opening
substrates
semiconductor layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014005596A
Other languages
English (en)
Other versions
JP2015135839A5 (ja
Inventor
直裕 高澤
Naohiro Takazawa
直裕 高澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2014005596A priority Critical patent/JP2015135839A/ja
Priority to PCT/JP2015/050617 priority patent/WO2015108024A1/ja
Publication of JP2015135839A publication Critical patent/JP2015135839A/ja
Priority to US15/172,865 priority patent/US20160284754A1/en
Publication of JP2015135839A5 publication Critical patent/JP2015135839A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】クラックの発生を抑制することができる技術を提供する。
【解決手段】第１の基板１０、第２の基板２０は、半導体層１００，２００と、信号を伝送する配線１１１，２１１が形成され、半導体層１００，２００と重なる配線層１１０，２１０と、を有する。接続部３０は、複数の基板の隣接する２枚の基板を電気的に接続する。樹脂層４０は、複数の基板の隣接する２枚の基板の間に配置され、接続部３０の表面の少なくとも一部を覆う。第１の開口部５０１は、第１の基板１０の半導体層１００に形成され、第１の基板１０の配線層１１０を露出させる。第１の基板１０の主面に正対する方向に見た第１の開口部５０１の形状が五角形以上の多角形または円である。
【選択図】図１

Description

本発明は、重なった(積層された)複数の基板を有する半導体装置、固体撮像装置、および撮像装置に関する。
半導体層（半導体層が支持基板である場合を含む）と配線層とを有する複数の基板が重なった(積層された)構造を有する装置が知られている。特許文献１に記載された固体撮像装置では、最も上側に配置されている基板の半導体層に開口部が形成され、配線層が露出している。開口部が形成された部分は、外部と電気的に接続するためのパッドとして機能する。外部との電気的な接続を確保する一般的な方法として、ワイヤーボンディングがある。ワイヤーボンディングでは、開口部の形成によって露出した配線層に対して金属のワイヤーが接続される。
上記のように開口部が形成された装置では、開口部の形状は一般的に四角形である。また、複数の基板が重なった構造を有する装置では、一般的に、隣接する２枚の基板の接合強度を増加させるためにそれらの間に樹脂が注入されている。
特開２００９−２７７７３２号公報
樹脂の弾性率は配線層の弾性率よりも低いため、ワイヤーボンディングを行う際に印加した超音波がワイヤーと配線層の間の接続部に伝わり難く、超音波の出力や荷重を増加させなければ、ワイヤーと配線層との間で接続不良が生じる。しかし、ワイヤーボンディングを行う際、超音波の出力や荷重を増加させると、開口部の形状が四角形であるため、四角形の角部に応力が集中する。その結果、角部を起点として半導体層にクラックが発生しやすくなる。
最も下側に配置されている基板の半導体層である支持基板に開口部を形成し、スタッドバンプを用いたフリップチップボンディング等を行う場合も、同様に支持基板にクラックが発生しやすくなる。
本発明は、クラックの発生を抑制することができる技術を提供する。
本発明は、半導体層と、信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有する複数の基板であって、それぞれの基板が主面を横切る方向に離れて重なり、前記複数の基板の両端のいずれかに位置する基板であるエッジ基板の前記半導体層と、前記エッジ基板に隣接する基板との間に前記エッジ基板の前記配線層が配置される前記複数の基板と、前記複数の基板の隣接する２枚の基板を電気的に接続する接続部と、前記複数の基板の隣接する２枚の基板の間に配置され、前記接続部の表面の少なくとも一部を覆う樹脂層と、前記エッジ基板の前記半導体層に形成され、前記エッジ基板の前記配線層を露出させる第１の開口部であって、前記エッジ基板の主面に正対する方向に見た形状が五角形以上の多角形または円である前記第１の開口部と、を有する半導体装置である。
また、本発明は、上記の半導体装置を有し、前記エッジ基板の前記半導体層に、光を信号に変換する光電変換部が形成され、前記エッジ基板とは異なる基板の前記半導体層および前記配線層に、前記光電変換部で生成された信号を処理する信号処理部が形成されている固体撮像装置である。
また、本発明は、上記の半導体装置を有し、前記エッジ基板とは異なる基板の前記半導体層に、光を信号に変換する光電変換部が形成され、前記エッジ基板の前記半導体層および前記配線層に、前記光電変換部で生成された信号を処理する信号処理部が形成されている固体撮像装置である。
また、本発明は、上記の固体撮像装置を有する撮像装置である。
本発明によれば、エッジ基板の主面に正対する方向に見た第１の開口部の形状が五角形以上の多角形または円であるため、クラックの発生を抑制することができる。
本発明の第１の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第１の実施形態による固体撮像装置の開口部の形状を示す平面図である。 本発明の第１の実施形態による固体撮像装置の開口部の形状を示す平面図である。 本発明の第１の実施形態による固体撮像装置の開口部の形状を示す平面図である。 本発明の第１の実施形態による固体撮像装置の開口部の形状を示す平面図である。 本発明の第１の実施形態による固体撮像装置の開口部の形状を示す平面図である。 本発明の第１の実施形態による固体撮像装置の全体の構成例を示すブロック図である。 本発明の第２の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第３の実施形態による撮像装置の構成例を示すブロック図である。
以下、図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
まず、本発明の第１の実施形態を説明する。本実施形態では、本発明を、半導体装置の一例である固体撮像装置に適用した例を説明する。
図１は、本実施形態による固体撮像装置の構成例を示している。図１では固体撮像装置の断面が示されている。図１に示す固体撮像装置は、重なった（積層された）複数の基板（第１の基板１０、第２の基板２０）と、接続部３０と、樹脂層４０とを有する。
図１に示す固体撮像装置を構成する部分の寸法とは、図１に示される寸法に従うわけではない。図１に示す固体撮像装置を構成する部分の寸法は任意であってよい。
第１の基板１０および第２の基板２０は、各基板の主面（基板の表面を構成する複数の面のうち最も広い面）を横切る方向（例えば、主面にほぼ垂直な方向）に離れて重なっている。
第１の基板１０は、半導体層１００と、配線層１１０とを有する。半導体層１００と配線層１１０とは、第１の基板１０の主面を横切る方向（例えば、主面にほぼ垂直な方向）に重なっている。また、半導体層１００と配線層１１０とは互いに接触している。
半導体層１００は、入射した光を信号に変換する光電変換部１０１を有する。半導体層１００は、シリコン（Ｓｉ）等の半導体を含む材料で構成されている。光電変換部１０１は、例えば半導体層１００を構成する半導体材料とは不純物濃度が異なる半導体材料で構成されている。半導体層１００は、配線層１１０と接触している第１の面と、外部に露出している、第１の面とは反対側の第２の面とを有する。半導体層１００の第２の面に入射した光が、半導体層１００内を進んで光電変換部１０１に入射する。
固体撮像装置は、複数の光電変換部１０１を有する。図１では４つの光電変換部１０１が示されている。図１では、代表として１つの光電変換部１０１の符号が示されている。第１の基板１０の主面に正対する方向に見た場合、すなわち第１の基板１０を平面的に見た場合に、複数の光電変換部１０１は行列状に配置されている。
配線層１１０は、光電変換部１０１で生成された信号やその他の信号を伝送する配線１１１と、異なる層の配線１１１を接続するビア１１２とを有する。図１では複数の配線１１１が存在するが、代表として１つの配線１１１の符号が示されている。また、図１では複数のビア１１２が存在するが、代表として１つのビア１１２の符号が示されている。配線１１１は、導電性を有する材料（例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）等の金属）で構成されている。配線層１１０は、樹脂層４０と接触している第１の面と、半導体層１００と接触している、第１の面とは反対側の第２の面とを有する。
配線１１１は、配線パターンが形成された薄膜である。１層のみの配線１１１が形成されていてもよいし、複数層の配線１１１が形成されていてもよい。図１に示す例では、６層の配線１１１が形成されている。異なる層の配線１１１はビア１１２で接続されている。ビア１１２は、導電性を有する材料で構成されている。配線層１１０において、配線１１１およびビア１１２以外の部分は、例えば二酸化珪素（ＳｉＯ２）等の層間絶縁膜で構成されている。
第２の基板２０は、半導体層２００と、配線層２１０とを有する。半導体層２００と配線層２１０とは、第２の基板２０の主面を横切る方向（例えば、主面にほぼ垂直な方向）に重なっている。また、半導体層２００と配線層２１０とは互いに接触している。
半導体層２００は、支持基板として機能する。半導体層２００は、シリコン（Ｓｉ）等の半導体を含む材料で構成されている。半導体層２００は、配線層２１０と接触している第１の面と、外部に露出している、第１の面とは反対側の第２の面とを有する。
配線層２１０は、第１の基板１０の光電変換部１０１で生成された信号やその他の信号を伝送する配線２１１と、異なる層の配線２１１を接続するビア２１２とを有する。図１では複数の配線２１１が存在するが、代表として１つの配線２１１の符号が示されている。また、図１では複数のビア２１２が存在するが、代表として１つのビア２１２の符号が示されている。配線２１１は、導電性を有する材料（例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）等の金属）で構成されている。配線層２１０は、樹脂層４０と接触している第１の面と、半導体層２００と接触している、第１の面とは反対側の第２の面とを有する。
配線２１１は、配線パターンが形成された薄膜である。１層のみの配線２１１が形成されていてもよいし、複数層の配線２１１が形成されていてもよい。図１に示す例では、６層の配線２１１が形成されている。異なる層の配線２１１はビア２１２で接続されている。ビア２１２は、導電性を有する材料で構成されている。配線層２１０において、配線２１１およびビア２１２以外の部分は、例えば二酸化珪素（ＳｉＯ２）等の層間絶縁膜で構成されている。
接続部３０は、固体撮像装置が有する複数の基板の隣接する２枚の基板の間に配置され、その２枚の基板を電気的に接続する。図１では、接続部３０は、第１の基板１０と第２の基板２０との間に配置され、第１の基板１０と第２の基板２０とを電気的に接続する。図１では複数の接続部３０が存在するが、代表として１つの接続部３０の符号が示されている。接続部３０は、導電性を有する材料（例えば、金（Ａｕ）または銅（Ｃｕ）等の金属）で構成されている。
接続部３０は、接続電極３００，３０１と、バンプ３０２とを有する。接続電極３００は配線層１１０のビア１１２と接続されている。接続電極３０１は配線層２１０のビア２１２と接続されている。接続部３０の表面の少なくとも一部（配線層１１０と接触している表面と、配線層２１０と接触している表面とを除く表面）は樹脂層４０によって覆われている。
樹脂層４０は、固体撮像装置が有する複数の基板の隣接する２枚の基板の間に配置され、その２枚の基板を接続する。図１では、樹脂層４０は、第１の基板１０と第２の基板２０との間に配置され、第１の基板１０と第２の基板２０とを接続する。樹脂層４０は、例えばエポキシ樹脂で構成されている。樹脂層４０によって、基板間の接合強度がより増加している。
第１の基板１０と第２の基板２０とは、第１の基板１０の配線層１１０と第２の基板２０の配線層２１０とが向かい合った状態で、樹脂層４０を介して接続されている。樹脂層４０は、配線層１１０の第１の面と配線層２１０の第１の面とに接触している。また、樹脂層４０は、接続部３０の表面の少なくとも一部を覆っている。
半導体層１００において、外部と電気的に接続するためのパッド領域５０には、開口部５００が形成されている。開口部５００が形成されることによって、パッド領域５０における配線層１１０が露出している。図１では、配線層１１０の最も上側の配線１１１が露出している。
開口部５００は、半導体層１００を貫通する穴が形成されることによって露出した半導体層１００の側壁と、配線層１１０に溝が形成されることによって露出した配線層１１０の側壁とを含む。すなわち、開口部５００は、半導体層１００に形成され、配線層１１０を露出させる第１の開口部５０１と、配線層１１０に、第１の開口部５０１と少なくとも一部が重なるように形成され、配線１１１を露出させる第２の開口部５０２とを含む。露出している配線１１１は、外部と電気的に接続する電極であるパッドとして機能する。この配線１１１に対して、ワイヤーボンディングによって、ワイヤー６０が接続されている。
配線層１１０の第２の面に配線１１１が露出している等の構造によって配線層１１０の第２の面の位置で配線層１１０とワイヤー６０とを接続することが可能である場合、第２の開口部５０２は形成されていなくてもよい。したがって、本実施形態において、第２の開口部５０２は必須の構造ではない。
本実施形態では、バンプ３０２を含む接続部３０によって第１の基板１０と第２の基板２０とが電気的に接続されているが、隣接する２枚の基板を電気的に接続する接続部の実装方法は、本実施形態で示した方法に限らない。例えば、シリコン貫通電極（ＴＳＶ：Through-Silicon Via）によって、隣接する２枚の基板を電気的に接続してもよい。また、バンプを形成せず、隣接する２枚の基板のそれぞれに形成された接続電極を直接接合することによって、隣接する２枚の基板を電気的に接続してもよい。
図１に示す固体撮像装置は２枚の基板を有しているが、固体撮像装置が３枚以上の基板を有していてもよい。固体撮像装置が有する複数の基板はそれぞれ、半導体層と配線層とを有していればよい。
また、固体撮像装置が有する複数の基板の両端のいずれかに位置する基板であるエッジ基板の半導体層と、エッジ基板に隣接する基板との間にエッジ基板の配線層が配置されていればよい。また、エッジ基板は、複数の基板のうち最も外側に配置された基板であって、複数の基板のうち、他の基板と接触していない主面を有する基板である。言い換えると、エッジ基板は、複数の基板のうち少なくともいずれかの主面が水平面にほぼ平行となるように複数の基板が配置された場合に複数の基板のうち最も上側または最も下側に配置された基板である。固体撮像装置が２枚の基板を有する場合、その２枚の基板のいずれかがエッジ基板である。図１に示す固体撮像装置では、第１の基板１０がエッジ基板である。
エッジ基板が有する半導体層は、エッジ基板が有する配線層よりも外側に配置されていればよい。また、エッジ基板の半導体層に、光を信号に変換する光電変換部が形成されていればよい。
図２は、第１の基板１０の主面に正対する方向（第１の基板１０の主面にほぼ垂直な方向）に見た場合の開口部５００の形状、すなわち開口部５００の平面的な形状を示している。図２に示すように、半導体層１００に開口部５００が形成され、配線１１１の表面１１１ａが露出している。また、露出している配線１１１の表面１１１ａの中心にワイヤー６０が接続されている。
図２に示すように、開口部５００の形状は正八角形である。開口部５００は、正八角形の頂点に位置する８個の角部を有すると共に、正八角形の辺である８本の直線部を有する。角部の数が従来よりも増加することで、ワイヤーボンディングの際に応力が集中しやすい角部における応力を分散させることができる。これによって、クラックの発生を抑制することができる。
８本の直線部の垂直二等分線の交点に開口部５００の中心Ｐ１がある。中心Ｐ１から角部Ｃ１までの距離Ｄ１と、中心Ｐ１から角部Ｃ２までの距離Ｄ２とは同一である。中心Ｐ１から残りの６つの角部のそれぞれまでの距離も距離Ｄ１，Ｄ２と同一である。中心Ｐ１から角部までの距離が同一となることで、ワイヤーボンディングの際の半導体層１００のたわみが均一となり、角部における応力を均一とすることができる。これによって、クラックの発生を抑制することができる。中心Ｐ１は開口部５００の重心であってもよい。
図２では、開口部５００を構成する、半導体層１００に形成された第１の開口部５０１の形状と、配線層１１０に形成された第２の開口部５０２の形状とが同一である。第１の開口部５０１の形状のみが正八角形であってもよい。第１の開口部５０１の形状を正八角形とすることで、ワイヤーボンディングの際に半導体層１００に発生する応力による、半導体層１００におけるクラックの発生を抑制することができる。また、第２の開口部５０２の形状を正八角形とすることで、ワイヤーボンディングの際に配線層１１０に発生する応力による、配線層１１０におけるクラックの発生を抑制することができる。
開口部５００の形状は正八角形以外の多角形であってもよい。図３、図４、図５は、第１の基板１０の主面に正対する方向に見た場合の開口部５００の他の形状を示している。図３、図４、図５において、半導体層１００に開口部５００が形成され、配線１１１の表面１１１ａが露出している。また、露出している配線１１１の表面１１１ａの中心にワイヤー６０が接続されている。
図３では、開口部５００の形状は正五角形である。図４では、開口部５００の形状は正六角形である。図５では、開口部５００の形状は正七角形である。開口部５００の形状が正五角形、正六角形、正七角形のいずれの場合でも、角部の数が従来よりも増加することで、クラックの発生を抑制することができる。また、開口部５００の形状が正五角形、正六角形、正七角形のいずれの場合でも、中心から角部までの距離が同一となることで、クラックの発生を抑制することができる。
開口部５００の形状は、五角形以上の多角形であればよい。開口部５００を構成する多角形の角は丸みを帯びていてもよい。開口部５００を構成する多角形は、互いに方向の異なる直線部を５本以上有していればよい。開口部５００を構成する多角形は正多角形でなくてもよい。開口部５００の中心から開口部５００の複数の角部のそれぞれまでの距離は同一であることが望ましい。開口部５００を構成する多角形の全ての内角は９０度以上であることが望ましい。
開口部５００の形状は円であってもよい。図６は、第１の基板１０の主面に正対する方向に見た場合の開口部５００の形状を示している。図６では、開口部５００の形状は円である。開口部５００の中心Ｐ２から開口部５００の周までの距離Ｄ３は均一となる。中心Ｐ２から開口部５００の周までの距離が均一となることで、ワイヤーボンディングの際の半導体層１００のたわみが均一となり、開口部５００の周上に発生する応力を均一とすることができる。これによって、クラックの発生を抑制することができる。
図７は、固体撮像装置の全体の構成例を示している。図７に示す固体撮像装置は、画素部７０（画素アレイ）、垂直走査回路７１、列処理回路７２、水平走査回路７３、出力アンプ７４を備えている。図７に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
画素部７０は、２次元の行列状に配列された画素７００と、列毎に設けられた電流源７０１とを有する。画素７００は、図１の光電変換部１０１を有する。垂直走査回路７１は行単位で画素部７０の駆動制御を行う。この駆動制御を行うために、垂直走査回路７１は、行数と同じ数の単位回路７１−１，７１−２，・・・，７１−ｎ（ｎは行数）で構成されている。
各単位回路７１−ｉ（ｉ＝１，２，・・・，ｎ）は、１行分の画素７００を制御するための制御信号を、行毎に設けられている信号線７０２へ出力する。信号線７０２は画素７００に接続されており、単位回路７１−ｉから出力された制御信号を画素７００に供給する。図７では、各行に対応する各信号線７０２が１本の線で表現されているが、各信号線７０２は複数の信号線を含む。制御信号により選択された行の画素７００の信号は、列毎に設けられている垂直信号線７０３へ出力される。
電流源７０１は垂直信号線７０３に接続されており、画素７００内の増幅トランジスタとソースフォロア回路を構成する。列処理回路７２は、垂直信号線７０３に出力された画素信号に対してノイズ抑圧などの信号処理を行う。水平走査回路７３は、垂直信号線７０３に出力されて列処理回路７２によって処理された１行分の画素７００の画素信号を時系列に出力アンプ７４へ出力する。出力アンプ７４は、水平走査回路７３から出力された画素信号を増幅し、画像信号として固体撮像装置の外部へ出力する。
画素部７０は第１の基板１０に配置されている。垂直走査回路７１、水平走査回路７３、出力アンプ７４は、それぞれ第１の基板１０と第２の基板２０とのどちらに配置されていてもよい。光電変換部１０１で生成された信号を処理する信号処理部である列処理回路７２は、光電変換部１０１が形成された第１の基板１０とは異なる第２の基板２０の半導体層２００および配線層２１０に形成されている。
本実施形態では、光電変換部を有する固体撮像装置に本発明を適用した例を説明したが、本発明は、半導体層と配線層とを有する複数の基板を有する半導体装置に対して適用することが可能である。
本実施形態によれば、半導体層１００，２００と、信号を伝送する配線１１１，２１１が形成され、半導体層１００，２００と重なる配線層１１０，２１０と、を有する複数の基板（第１の基板１０、第２の基板２０）であって、それぞれの基板が主面を横切る方向に離れて重なり、複数の基板の両端のいずれかに位置する基板であるエッジ基板（第１の基板１０）の半導体層１００と、エッジ基板に隣接する基板（第２の基板２０）との間にエッジ基板の配線層１１０が配置される複数の基板と、複数の基板の隣接する２枚の基板を電気的に接続する接続部３０と、複数の基板の隣接する２枚の基板の間に配置され、接続部３０の表面の少なくとも一部を覆う樹脂層４０と、エッジ基板の半導体層１００に形成され、エッジ基板の配線層１１０を露出させる第１の開口部５０１であって、エッジ基板の主面に正対する方向に見た形状が五角形以上の多角形または円である第１の開口部５０１と、を有する半導体装置が構成される。
本実施形態では、第１の基板１０の主面に正対する方向に見た第１の開口部５０１の形状が五角形以上の多角形または円であるため、クラックの発生を抑制することができる。
また、第１の基板１０の主面に正対する方向に見た場合に第１の開口部５０１の中心から第１の開口部５０１の複数の角部のそれぞれまでの距離が同一であるため、ワイヤーボンディングの際の半導体層１００のたわみが均一となり、角部における応力が均一となる。このため、クラックの発生をより抑制することができる。
また、第１の基板１０の主面に正対する方向に見た第１の開口部５０１の形状が五角形以上の正多角形であるため、第１の開口部５０１の形状が正多角形以外の多角形である場合と比較して、ワイヤーボンディングの際の半導体層１００のたわみが均一となり、角部における応力が均一となる。このため、クラックの発生をより抑制することができる。
また、第１の基板１０の配線層１１０に、第１の開口部５０１と少なくとも一部が重なるように形成され、配線１１１を露出させる第２の開口部５０２であって、第１の基板１０の主面に正対する方向に見た形状が五角形以上の多角形または円である第２の開口部５０２が形成されているため、配線層１１０におけるクラックの発生を抑制することができる。
また、第１の開口部５０１または第２の開口部５０２を構成する多角形の全ての内角が９０度以上であるため、クラックの発生をより抑制することができる。
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。本実施形態では、本発明を、半導体装置の一例である固体撮像装置に適用した例を説明する。
図８は、本実施形態による固体撮像装置の構成例を示している。図８では固体撮像装置の断面が示されている。図８に示す固体撮像装置は、重なった（積層された）複数の基板（第１の基板１１、第２の基板２１）と、接続部３０と、樹脂層４０とを有する。以下では、既に説明した構成については、説明を省略する。
図８に示す固体撮像装置を構成する部分の寸法とは、図８に示される寸法に従うわけではない。図８に示す固体撮像装置を構成する部分の寸法は任意であってよい。
第１の基板１１および第２の基板２１は、各基板の主面（基板の表面を構成する複数の面のうち最も広い面）を横切る方向（例えば、主面にほぼ垂直な方向）に離れて重なっている。
第１の基板１１は、半導体層１０５と、配線層１１５とを有する。半導体層１０５と配線層１１５とは、第１の基板１１の主面を横切る方向（例えば、主面にほぼ垂直な方向）に重なっている。また、半導体層１０５と配線層１１５とは互いに接触している。
半導体層１０５は、光電変換部１０１を有する。本実施形態では、図１の開口部５００は形成されていない。開口部５００の有無以外の点については、半導体層１０５は図１の半導体層１００と同様である。
配線層１１５は、配線１１１とビア１１２とを有する。図８では複数の配線１１１が存在するが、代表として１つの配線１１１の符号が示されている。また、図８では複数のビア１１２が存在するが、代表として１つのビア１１２の符号が示されている。開口部５００の有無以外の点については、配線層１１５は図１の配線層１１０と同様である。
第２の基板２１は、半導体層２０５と、配線層２１５とを有する。半導体層２０５と配線層２１５とは、第２の基板２１の主面を横切る方向（例えば、主面にほぼ垂直な方向）に重なっている。また、半導体層２０５と配線層２１５とは互いに接触している。
半導体層２０５は、支持基板として機能する。半導体層２０５は、図１の半導体層２００よりも薄く形成されている。本実施形態では、後述する開口部５１０が形成されている。開口部５１０の有無以外の点については、半導体層２０５は図１の半導体層１００と同様である。
配線層２１５は、配線２１１とビア２１２とを有する。図８では複数の配線２１１が存在するが、代表として１つの配線２１１の符号が示されている。また、図８では複数のビア２１２が存在するが、代表として１つのビア２１２の符号が示されている。開口部５１０の有無以外の点については、配線層２１５は図１の配線層２１０と同様である。
半導体層２０５において、外部と電気的に接続するためのパッド領域５１には、開口部５１０が形成されている。開口部５１０が形成されることによって、パッド領域５１における配線層２１５が露出している。図８では、配線層２１５の最も下側の配線２１１が露出している。
開口部５１０は、半導体層２０５を貫通する穴が形成されることによって露出した半導体層２０５の側壁と、配線層２１５に溝が形成されることによって露出した配線層２１５の側壁とを含む。すなわち、開口部５１０は、半導体層２０５に形成され、配線層２１５を露出させる第１の開口部５１１と、配線層２１５に、第１の開口部５１１と少なくとも一部が重なるように形成され、配線２１１を露出させる第２の開口部５１２とを含む。露出している配線２１１は、外部と電気的に接続する電極であるパッドとして機能する。この配線２１１に対して、スタッドバンプボンディングによって、スタッドバンプ６１が接続されている。回路基板に対して、フリップチップボンディング等の方法によってスタッドバンプ６１を電気的に接続することで、固体撮像装置を回路基板に実装することができる。
配線層２１５の第２の面に配線２１１が露出している等の構造によって配線層２１５の第２の面の位置で配線層２１５とスタッドバンプ６１とを接続することが可能である場合、第２の開口部５１２は形成されていなくてもよい。したがって、本実施形態において、第２の開口部５１２は必須の構造ではない。
本実施形態では、バンプ３０２を含む接続部３０によって第１の基板１１と第２の基板２１とが電気的に接続されているが、隣接する２枚の基板を電気的に接続する接続部の実装方法は、本実施形態で示した方法に限らない。例えば、シリコン貫通電極によって、隣接する２枚の基板を電気的に接続してもよい。また、バンプを形成せず、隣接する２枚の基板のそれぞれに形成された接続電極を直接接合することによって、隣接する２枚の基板を電気的に接続してもよい。
図８に示す固体撮像装置は２枚の基板を有しているが、固体撮像装置が３枚以上の基板を有していてもよい。固体撮像装置が有する複数の基板はそれぞれ、半導体層と配線層とを有していればよい。
また、固体撮像装置が有する複数の基板の両端のいずれかに位置する基板であるエッジ基板の半導体層と、エッジ基板に隣接する基板との間にエッジ基板の配線層が配置されていればよい。また、エッジ基板は、複数の基板のうち最も外側に配置された基板であって、複数の基板のうち、他の基板と接触していない主面を有する基板である。言い換えると、エッジ基板は、複数の基板のうち少なくともいずれかの主面が水平面にほぼ平行となるように複数の基板が配置された場合に複数の基板のうち最も上側または最も下側に配置された基板である。固体撮像装置が２枚の基板を有する場合、その２枚の基板のいずれかがエッジ基板である。図８に示す固体撮像装置では、第２の基板２１がエッジ基板である。
エッジ基板が有する半導体層は、エッジ基板が有する配線層よりも外側に配置されていればよい。また、エッジ基板とは異なる基板の半導体層に、光を信号に変換する光電変換部が形成されていればよい。
第２の基板２１の主面に正対する方向（第２の基板２１の主面にほぼ垂直な方向）に見た場合の開口部５１０の形状は、図１の開口部５００の形状と同様である。すなわち、開口部５１０の形状は、五角形以上の多角形であればよい。開口部５１０を構成する多角形の角は丸みを帯びていてもよい。開口部５１０を構成する多角形は、互いに方向の異なる直線部を５本以上有していればよい。開口部５１０を構成する多角形は正多角形でなくてもよい。開口部５１０の中心から開口部５１０の複数の角部のそれぞれまでの距離は同一であることが望ましい。開口部５１０を構成する多角形の全ての内角は９０度以上であることが望ましい。また、開口部５１０の形状は円であってもよい。
図８では、開口部５１０を構成する、半導体層２０５に形成された第１の開口部５１１の形状と、配線層２１５に形成された第２の開口部５１２の形状とが同一である。第１の開口部５１１の形状を五角形以上の多角形とすることで、フリップチップボンディング等の際に半導体層２０５に発生する応力による、半導体層２０５におけるクラックの発生を抑制することができる。また、第２の開口部５１２の形状を五角形以上の多角形とすることで、フリップチップボンディング等の際に配線層２１５に発生する応力による、配線層２１５におけるクラックの発生を抑制することができる。
本実施形態による固体撮像装置の全体の構成は、図７に示す構成と同様である。図７の画素部７０は第１の基板１１に配置されている。図７の垂直走査回路７１、水平走査回路７３、出力アンプ７４は、それぞれ第１の基板１１と第２の基板２１とのどちらに配置されていてもよい。光電変換部１０１で生成された信号を処理する信号処理部である列処理回路７２は、光電変換部１０１が形成された第１の基板１１とは異なる第２の基板２１の半導体層２０５または配線層２１５に形成されている。
本実施形態では、光電変換部を有する固体撮像装置に本発明を適用した例を説明したが、本発明は、半導体層と配線層とを有する複数の基板を有する半導体装置に対して適用することが可能である。
本実施形態によれば、半導体層１０５，２０５と、信号を伝送する配線１１１，２１１が形成され、半導体層１０５，２０５と重なる配線層１１５，２１５と、を有する複数の基板（第１の基板１１、第２の基板２１）であって、それぞれの基板が主面を横切る方向に離れて重なり、複数の基板の両端のいずれかに位置する基板であるエッジ基板（第２の基板２１）の半導体層２０５と、エッジ基板に隣接する基板（第１の基板１１）との間にエッジ基板の配線層２１５が配置される複数の基板と、複数の基板の隣接する２枚の基板を電気的に接続する接続部３０と、複数の基板の隣接する２枚の基板の間に配置され、接続部３０の表面の少なくとも一部を覆う樹脂層４０と、エッジ基板の半導体層２０５に形成され、エッジ基板の配線層２１５を露出させる第１の開口部５１１であって、エッジ基板の主面に正対する方向に見た形状が五角形以上の多角形または円である第１の開口部５１１と、を有する半導体装置が構成される。
本実施形態では、第２の基板２１の主面に正対する方向に見た第１の開口部５１１の形状が五角形以上の多角形または円であるため、クラックの発生を抑制することができる。
また、第２の基板２１の主面に正対する方向に見た場合に第１の開口部５１１の中心から第１の開口部５１１の複数の角部のそれぞれまでの距離が同一であるため、フリップチップボンディング等の際の半導体層２０５のたわみが均一となり、角部における応力が均一となる。このため、クラックの発生をより抑制することができる。
また、第２の基板２１の主面に正対する方向に見た第１の開口部５１１の形状が五角形以上の正多角形であるため、第１の開口部５１１の形状が正多角形以外の多角形である場合と比較して、フリップチップボンディング等の際の半導体層２０５のたわみが均一となり、角部における応力が均一となる。このため、クラックの発生をより抑制することができる。
また、第２の基板２１の配線層２１５に、第１の開口部５１１と少なくとも一部が重なるように形成され、配線２１１を露出させる第２の開口部５１２であって、第２の基板２１の主面に正対する方向に見た形状が五角形以上の多角形または円である第２の開口部５１２が形成されているため、配線層２１５におけるクラックの発生を抑制することができる。
また、第１の開口部５１１または第２の開口部５１２を構成する多角形の全ての内角が９０度以上であるため、クラックの発生をより抑制することができる。
（第３の実施形態）
次に、本発明の第３の実施形態を説明する。本実施形態では、本発明を、固体撮像装置を有する撮像装置に適用した例を説明する。
図９は、本実施形態による撮像装置の構成例を示している。本実施形態による撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。
図９に示す撮像装置は、レンズ８１と、撮像部８２と、画像処理部８３と、表示部８４と、駆動制御部８５と、レンズ制御部８６と、カメラ制御部８７と、カメラ操作部８８とを有する。図９にはメモリカード８９も示されているが、このメモリカード８９を撮像装置に対して着脱可能に構成してもよい。つまり、メモリカード８９は撮像装置に固有の構成でなくても構わない。
レンズ８１は、固体撮像装置を構成する撮像部８２の撮像面に被写体の光学像を結像するための撮影レンズである。撮像部８２は、レンズ８１によって結像された被写体の光学像を光電変換によりデジタルの画像信号に変換して出力する。撮像部８２は、第１の実施形態または第２の実施形態による固体撮像装置である。画像処理部８３は、撮像部８２から出力される画像信号に種々のデジタル的な画像処理を施す。
表示部８４は、画像処理部８３により表示用に画像処理された画像信号に基づき画像を表示する。この表示部８４は、静止画像を表示することができると共に、被撮像範囲の画像をリアルタイムに表示する動画（ライブビュー）表示を行うことができる。駆動制御部８５は、カメラ制御部８７からの指示に基づいて撮像部８２の動作を制御する。レンズ制御部８６は、カメラ制御部８７からの指示に基づいて、レンズ８１の絞りや焦点位置を制御する。
カメラ制御部８７は、撮像装置全体を制御する。カメラ制御部８７の動作は、撮像装置が内蔵するＲＯＭに格納されているプログラムに規定されている。カメラ制御部８７は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。
カメラ操作部８８は、ユーザが撮像装置に対する各種の操作入力を行うための操作用の各種部材を有し、操作入力の結果に基づく信号をカメラ制御部８７へ出力する。カメラ操作部８８の具体例として、撮像装置の電源をオン・オフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードとの間で切り替えるための静止画撮影モードスイッチなどが挙げられる。メモリカード８９は、画像処理部８３により記録用に処理された画像信号を保存するための記録媒体である。
本実施形態では、第１の実施形態または第２の実施形態による固体撮像装置のいずれかが撮像部８２に使用されている。このため、固体撮像装置におけるクラックの発生を抑制することができる。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１０，１１ 第１の基板
２０，２１ 第２の基板
３０ 接続部
４０ 樹脂層
５０，５１ パッド領域
６０ ワイヤー
６１ スタッドバンプ
７０ 画素部
７１ 垂直走査回路
７２ 列処理回路
７３ 水平走査回路
７４ 出力アンプ
８１ レンズ
８２ 撮像部
８３ 画像処理部
８４ 表示部
８５ 駆動制御部
８６ レンズ制御部
８７ カメラ制御部
８８ カメラ操作部
８９ メモリカード
１００，１０５，２００，２０５ 半導体層
１０１ 光電変換部
１１０，１１５，２１０，２１５ 配線層
１１１，２１１ 配線
１１２，２１２ ビア
３００，３０１ 接続電極
３０２ バンプ
５００，５１０ 開口部
５０１，５１１ 第１の開口部
５０２，５１２ 第２の開口部
７００ 画素
７０１ 電流源
７０２ 信号線
７０３ 垂直信号線

Claims (8)

  1. 半導体層と、
    信号を伝送する配線が形成され、前記半導体層と重なる配線層と、
    を有する複数の基板であって、それぞれの基板が主面を横切る方向に離れて重なり、前記複数の基板の両端のいずれかに位置する基板であるエッジ基板の前記半導体層と、前記エッジ基板に隣接する基板との間に前記エッジ基板の前記配線層が配置される前記複数の基板と、
    前記複数の基板の隣接する２枚の基板を電気的に接続する接続部と、
    前記複数の基板の隣接する２枚の基板の間に配置され、前記接続部の表面の少なくとも一部を覆う樹脂層と、
    前記エッジ基板の前記半導体層に形成され、前記エッジ基板の前記配線層を露出させる第１の開口部であって、前記エッジ基板の主面に正対する方向に見た形状が五角形以上の多角形または円である前記第１の開口部と、
    を有する半導体装置。
  2. 前記エッジ基板の主面に正対する方向に見た場合に前記第１の開口部の中心から前記第１の開口部の複数の角部のそれぞれまでの距離が同一である請求項１に記載の半導体装置。
  3. 前記エッジ基板の主面に正対する方向に見た前記第１の開口部の形状が五角形以上の正多角形である請求項１に記載の半導体装置。
  4. 前記エッジ基板の前記配線層に、前記第１の開口部と少なくとも一部が重なるように形成され、前記配線を露出させる第２の開口部であって、前記エッジ基板の主面に正対する方向に見た形状が五角形以上の多角形または円である前記第２の開口部をさらに有する請求項１に記載の半導体装置。
  5. 前記多角形の全ての内角が９０度以上である請求項１に記載の半導体装置。
  6. 請求項１に記載の半導体装置を有し、
    前記エッジ基板の前記半導体層に、光を信号に変換する光電変換部が形成され、
    前記エッジ基板とは異なる基板の前記半導体層および前記配線層に、前記光電変換部で生成された信号を処理する信号処理部が形成されている固体撮像装置。
  7. 請求項１に記載の半導体装置を有し、
    前記エッジ基板とは異なる基板の前記半導体層に、光を信号に変換する光電変換部が形成され、
    前記エッジ基板の前記半導体層および前記配線層に、前記光電変換部で生成された信号を処理する信号処理部が形成されている固体撮像装置。
  8. 請求項６または請求項７に記載の固体撮像装置を有する撮像装置。
JP2014005596A 2014-01-16 2014-01-16 半導体装置、固体撮像装置、および撮像装置 Pending JP2015135839A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014005596A JP2015135839A (ja) 2014-01-16 2014-01-16 半導体装置、固体撮像装置、および撮像装置
PCT/JP2015/050617 WO2015108024A1 (ja) 2014-01-16 2015-01-13 半導体装置、固体撮像装置、および撮像装置
US15/172,865 US20160284754A1 (en) 2014-01-16 2016-06-03 Semiconductor device, solid-state imaging device, and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005596A JP2015135839A (ja) 2014-01-16 2014-01-16 半導体装置、固体撮像装置、および撮像装置

Publications (2)

Publication Number Publication Date
JP2015135839A true JP2015135839A (ja) 2015-07-27
JP2015135839A5 JP2015135839A5 (ja) 2017-02-16

Family

ID=53542913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014005596A Pending JP2015135839A (ja) 2014-01-16 2014-01-16 半導体装置、固体撮像装置、および撮像装置

Country Status (3)

Country Link
US (1) US20160284754A1 (ja)
JP (1) JP2015135839A (ja)
WO (1) WO2015108024A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130660A (ja) * 2016-01-19 2017-07-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造体を有した多重積層素子
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5966048B1 (ja) * 2015-04-09 2016-08-10 株式会社フジクラ 撮像モジュール及び内視鏡

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2007103656A (ja) * 2005-10-04 2007-04-19 Denso Corp 半導体装置およびその製造方法
JP2010514177A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 高集積密度画像センサの製造プロセス
JP2011151375A (ja) * 2009-12-25 2011-08-04 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2011238951A (ja) * 2011-07-08 2011-11-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012033878A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置および固体撮像装置の製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2013168623A (ja) * 2012-01-17 2013-08-29 Olympus Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP2013182941A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置およびその製造方法
JP2013182923A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2007103656A (ja) * 2005-10-04 2007-04-19 Denso Corp 半導体装置およびその製造方法
JP2010514177A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 高集積密度画像センサの製造プロセス
JP2011151375A (ja) * 2009-12-25 2011-08-04 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2012033878A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置および固体撮像装置の製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2011238951A (ja) * 2011-07-08 2011-11-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013168623A (ja) * 2012-01-17 2013-08-29 Olympus Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP2013182941A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置およびその製造方法
JP2013182923A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130660A (ja) * 2016-01-19 2017-07-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造体を有した多重積層素子
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
US20160284754A1 (en) 2016-09-29
WO2015108024A1 (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6779825B2 (ja) 半導体装置および機器
KR102574526B1 (ko) 반도체 장치
US20160254299A1 (en) Solid-state imaging device, imaging device, solid-state imaging device manufacturing method
JP5970747B2 (ja) 半導体装置
WO2012063912A1 (ja) 撮像装置
WO2014122999A1 (ja) 積層型固体撮像装置および撮像装置
US11000184B2 (en) Image pickup module, fabrication method for image pickup module, and endoscope
WO2015108024A1 (ja) 半導体装置、固体撮像装置、および撮像装置
JP7444850B2 (ja) 半導体装置、撮像装置および半導体装置の製造方法
WO2017077620A1 (ja) 固体撮像装置
JP5844580B2 (ja) 固体撮像素子及び固体撮像素子の実装構造
WO2014125861A2 (ja) 半導体基板、半導体装置、撮像素子、および撮像装置
JP6625615B2 (ja) 撮像装置
JP6600000B2 (ja) 固体撮像装置および撮像装置
JP6002062B2 (ja) 半導体光検出装置
JP6409575B2 (ja) 積層型半導体装置
US20170263581A1 (en) Electronic device, part mounting board, and electronic apparatus
JP7452260B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6990317B2 (ja) 撮像ユニット及び撮像装置
WO2021090545A1 (ja) 撮像素子および撮像装置
JP2014096622A (ja) カメラモジュール及び携帯端末
JP2021082620A (ja) 撮像素子
JP5965984B2 (ja) 撮像装置
JP6349089B2 (ja) 半導体装置、及び撮像モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403