JP2021114534A - 配線基板および配線基板の製造方法 - Google Patents

Abstract

【課題】加熱時の基板の反りや、配線層内部の応力に対して耐性のある配線基板および配線基板の製造方法を提供する。【解決手段】第１配線基板と、第１配線基板に接合された第１配線基板より微細な配線が形成された第２配線基板とを備え、第２配線基板の第１配線基板との接合面の対向面に半導体素子が実装される配線基板において、第２配線基板の半導体素子が実装される電極パッドは、電極パッドの側面にシード密着層があることを特徴とする配線基板。【選択図】図８Ａ

Description

本発明は、配線基板および配線基板の製造方法に関する。

近年半導体装置の高速、高集積化が進む中で、ＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体素子との接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、ＦＣ−ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体素子との接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成して半導体素子接続用の基板（シリコンインターポーザ）として、それぞれＦＣ−ＢＧＡ用配線基板に接続する方式が知られている。また、ＦＣ−ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献１に開示されている。また、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ用配線基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が特許文献２に開示されている。

特開２０１４−２２５６７１号公報 国際公開第２０１８／０４７８６１号

シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。

また、ＦＣ−ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化は小さいが、ＦＣ−ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との通算で同一基板面内収率が低下する問題や、ＦＣ−ＢＧＡ用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。

一方、支持基板の上に微細な配線層を形成し、これをＦＣ−ＢＧＡ用配線基板に搭載すると、次のような問題があった。微細な配線層に用いられる感光性樹脂層はフィラーを含有しないため、フィラーを含有するアンダーフィル層およびソルダーレジスト層と比較して、弾性率が低く、且つ、熱膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）が大きい傾向がある。そのため、加熱時は感光性樹脂層のみが大きく変形するため、基板の反りや、配線層内部に応力を発生させ、ひいては、微細な配線層などの内部の導体層の剥離や、剥離した箇所を起点とするクラックが生じてしまう問題があった。

そこで本発明は、上記問題に鑑みなされたものであり、加熱時の基板の反りや、配線層内部の応力に対して耐性のある配線基板および配線基板の製造方法を提供することを目的とする。

上記の課題を解決する手段として、本発明の配線基板の一態様は、第１配線基板と、第１配線基板に接合された第１配線基板より微細な配線が形成された第２配線基板を備え、第１配線基板との接合面に対向する第２配線基板の対向面に半導体素子が実装される配線基板において、第２配線基板の半導体素子が実装される電極パッドは、前記電極パッドの側面にシード密着層があることを特徴とする配線基板である。

また、本発明の配線基板の一態様は、上記配線基板において、第２配線基板の配線部は、半導体素子が実装される側の一方面および側面にシード密着層がある。
また、本発明の配線基板の一態様は、上記配線基板において、第２配線基板は多層配線基板であり、多層配線基板の層間を接続するビア配線部は凸形状であり、且つ半導体素子が実装される側の一方面および側面にシード密着層がある。

また、本発明の配線基板の一態様は、上記配線基板において、ビア配線部の半導体素子が実装される側の一方面と、電極パッドの半導体素子が実装される側の一方面との対向面が、シード密着層を介して接続されている。
また、本発明の配線基板の一態様は、上記配線基板において、第２配線基板の配線部の半導体素子が実装される側の一方面と、ビア配線部の半導体素子が実装される側の一方面は面一であり、且つ、電極パッドの半導体素子が実装される側の一方面との対向面が面一である。

また、本発明の配線基板の一態様は、上記配線基板において、シード密着層はチタンを含む層である。
また、本発明の配線基板の一態様は、上記配線基板において、第２配線基板の層間絶縁層は感光性の絶縁樹脂である。

また、本発明の配線基板の製造方法の一態様は、第１配線基板と、第１配線基板に接合された第１配線基板より微細な配線が形成された第２配線基板とを備え、第２配線基板の第１配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法において、支持体の上部に半導体素子が実装される電極パッドを形成する工程を有し、電極パッドを形成する工程は、感光性絶縁樹脂の開口部を形成する工程と、開口部と感光性絶縁樹脂上にシード密着層とシード層を形成する工程と、シード層上に電解銅めっき層を形成する工程と、電解銅めっき層とシード層とシード密着層を、感光性樹脂層が露出するまで研磨する工程と、第１配線基板と第２配線基板を接合した後に支持体を除去する工程と、シード密着層をエッチングする工程を含むことを特徴とする配線基板の製造方法である。

また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、シード密着層とシード層はスパッタリング法で形成する。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、支持体はガラスである。

本発明によれば、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ基板に搭載する方式において、密着性を向上できるため、加熱時に基板の反りや、配線層内部に応力が生じた際にも剥離が発生せず、配線基板の信頼性を向上させることが可能となる。

支持体上に剥離層を形成した状態を示す断面図である。 感光性樹脂層を形成した状態を示す断面図である。 シード密着層を形成した状態を示す断面図である。 シード層を形成した状態を示す断面図である。 導体層を形成した状態を示す断面図である。 表面研磨により導体層およびシード層を研磨した状態を示す断面図である。 表面研磨によりシード密着層および感光性樹脂層を研磨し半導体素子との接合用電極を形成した状態を示す断面図である。 ビア部の感光性樹脂層を形成した状態を示す断面図である。 ビア部と配線部の感光性樹脂層を形成した状態を示す断面図である。 シード密着層を形成した状態を示す断面図である。 シード層を形成した状態を示す断面図である。 導体層を形成した状態を示す断面図である。 表面研磨によりビア部および配線部を形成した状態を示す断面図である。 図３Ａ〜図３Ｆを繰り返して多層配線を形成した状態を示す断面図である。 感光性樹脂層を形成した状態を示す断面図である。 シード密着層を形成した状態を示す断面図である。 シード層を形成した状態を示す断面図である。 レジストパターンを形成した状態を示す断面図である。 導体層を形成した状態を示す断面図である。 レジストパターンを除去した状態を示す断面図である。 不要なシード密着層およびシード層をエッチング除去した状態を示す断面図である。 ソルダーレジスト層を形成した状態を示す断面図である。 表面処理層、はんだ接合部を形成し、支持体上の配線基板が完成した状態を示す断面図である。 支持体上の配線基板とＦＣ−ＢＧＡ基板を接合しアンダーフィル層で封止した状態を示す断面図である。 剥離層にレーザー光を照射する状態を示す断面図である。 支持体を除去した状態を示す断面図である。 半導体素子を実装した状態を示す断面図である。 本実施形態における図７ＣのＡ−Ａ′囲い部の拡大詳細断面図である。 参考例における図７ＣのＡ−Ａ′囲い部の拡大詳細断面図である。

以下に、本発明の実施形態にについて図面を参照して説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

図１〜図７を用いて、本発明の一実施形態に係る支持体を用いた配線基板の製造工程の一例を説明する。
まず、図１に示すように、支持体１の一方の面に、後の工程で支持体１を剥離するために必要な剥離層２を形成する。

剥離層２は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。後述するように、ＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、剥離層２を設けた側とは反対側の面から支持体１に光を照射して、支持体上の配線基板１１と、ＦＣ−ＢＧＡ基板１２との接合体から支持体１を取り去る。剥離層２は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂およびアクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことが出来る。さらに剥離層２は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。さらに剥離層２は複数層で構成されていてもよく、例えば支持体１上に形成される多層配線層の保護を目的として、剥離層２上にさらに保護層を設けることや、支持体１との密着性を向上させる層を剥離層２の下層に設けてもよい。さらに剥離層２と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。

支持体１は、支持体１を通じて剥離層２に光を照射させる場合もあるため、透明性を有することが好ましく、例えばガラスを用いることができる。ガラスは平坦性に優れており、また、剛性が高いため、支持体上の配線基板１１の微細なパターン形成に向いている、また、ガラスはＣＴＥが小さく歪みにくいことから、パターン配置精度および平坦性の確保に優れている。支持体１としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、ＦＣ−ＢＧＡ用配線基板１２、半導体素子１５のＣＴＥの観点から９ｐｐｍ程度がより好ましい。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いられる。一方、剥離層２に熱によって発泡する樹脂を用いる等、支持体１を剥離する際に支持体１に光の透過性が必要でない場合は、支持体１には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層２としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１にはガラスを用いる。

次に、図２Ａに示すように感光性樹脂層３を形成する。本実施形態では、感光性樹脂層３として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。感光性樹脂の形成方法としては、液状の感光性樹脂を用いる場合は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。フィルム状の感光性樹脂で用いる場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。感光性樹脂層３は、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂およびその変性物を絶縁樹脂として用いることも可能である。次いで、フォトリソグラフィーにより、感光性樹脂層３に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。感光性樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば７μｍを形成する。また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、本発明の一実施形態では例えばφ２５μｍの開口形状とし、ピッチは５５μｍで形成する。

次いで、図２Ｂ、図２Ｃに示すように、真空中で、シード密着層４およびシード層５を形成する。シード密着層４は感光性樹脂層３へのシード層５の密着性を向上させる層であり、シード層５の剥離を防止する層である。シード層５は配線形成において、電解めっきの給電層として作用する。シード密着層４およびシード層５は、例えば、スパッタ法、または蒸着法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ_３Ｎ_４、Ｃｕ合金や、これらを複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層４にチタン層、続いてシード層５の銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成する。

次に、図２Ｄに示すように電解めっきにより導体層６を形成する。導体層６は半導体素子１５と接合用の電極となる。導体層６を構成する材料としては、例えば電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、半導体素子１５と接合用の電極となり、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では感光性樹脂層３の開口部にはＣｕ：９μｍを形成し、感光性樹脂層３の上部にはＣｕ：２μｍを形成する。

次に、図２Ｅに示すように、ＣＭＰ（化学機械研磨）加工等によって銅層を研磨し、シード密着層４が露出するまで導体層６およびシード層５を除去し、シード密着層４と導体層６が表面となるように研磨加工を行う。本発明の一実施形態では、感光性樹脂層３の上部導体層６のＣｕ：２μｍおよびシード層５のＣｕ：３００ｎｍを研磨により除去する。

次に、図２Ｆに示すように、ＣＭＰ加工等の研磨を再度行い、感光性樹脂層３が露出するまでシード密着層４と感光性樹脂層３を除去する。この工程での研磨は、シード密着層４と、感光性樹脂層３の異種材料の研磨であるため、化学研磨による効能は少なく、研磨剤による物理的な研磨が支配的である。工程簡略化の目的で前述（図２Ｅ）した研磨と同様の手法を用いてもよく、また研磨の効率化を目的としてシード密着層４と、感光性樹脂層３の材料種に応じて研磨手法を変えてもよい。そして、研磨を行った後に残った導体層６が、半導体素子１５と接合用の電極となる。

次に、図３Ａに示すように、図２Ａと同様に上面に感光性樹脂層３を形成し、導体層６に対応する位置に感光性樹脂層３に開口部を形成する。感光性樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば２μｍを形成する。また平面視の開口部形状は、導体層６との接続の観点から設定され、本発明の一実施形態では例えばφ１０μｍの開口形状を形成する。この開口部は多層配線の上下層をつなぐビア部の形状である。

さらに、その上面に図３Ｂに示すように、図２Ａと同様に上面に感光性樹脂層３を形成し、開口部を形成する。また、下層の感光性樹脂層３と重なる領域には後述する配線部に対応する溝を形成する。感光性樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば２μｍを形成する。また平面視の開口部形状は、積層体の接続性の観点から設定され下部の開口形状外側を囲って形成される。本発明の一実施形態では例えばφ２５μｍの開口形状を形成する。この開口部は多層配線の配線部および上下層をつなぐビア部の一部分の形状である。
次いで、図３Ｃ、図３Ｄに示すように、図２Ｂ、図２Ｃと同様に真空中で、シード密着層４およびシード層５を形成する。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成する。

次に、図３Ｅに示すように電解めっきにより導体層６を形成する。導体層６はビア部および配線部となる。電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、配線部の電気抵抗の観点から０．５μｍ以上、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では、感光性樹脂層３の２重の開口部にはＣｕ：６μｍを形成し、感光性樹脂層３の１重の開口部にはＣｕ：４μｍを形成し、感光性樹脂層３の上部にはＣｕ：２μｍを形成する。

次に、図３Ｆに示すように、ＣＭＰ（化学機械研磨）加工等によって研磨し、感光性樹脂層３が露出するまで導体層６およびシード層５を除去する。続けて、ＣＭＰ（化学機械研磨）加工等によって研磨を再度行い、シード密着層４と感光性樹脂層３の一部を除去する。そして、ＣＭＰを行った後に残った導体層６が、ビア部および配線部の導体部となる。本発明の一実施形態では、感光性樹脂層３の上部導体層６のＣｕ：２μｍおよびシード層５のＣｕ：３００ｎｍを研磨により除去する。

図４に示すように、図３Ａ〜図３Ｆを繰り返して多層配線を形成する。本発明の一実施形態では、配線層を２層形成する。
次いで、ＦＣ−ＢＧＡ基板１２との接合電極を形成する工程を説明する。図５Ａに示すように、図２Ａと同様に上面に感光性樹脂層３を形成し、開口部を形成する。

次いで、図５Ｂ、図５Ｃに示すように、図２Ｂ、図２Ｃと同様に真空中で、シード密着層４およびシード層５を形成する。
次いで、図５Ｄに示すように、レジストパターン７を形成する。その後、図５Ｅのように電解めっきにより導体層６を形成する。導体層６はＦＣ−ＢＧＡ基板１２と接合用の電極となる。電解銅めっきの厚みは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では感光性樹脂層３の開口部にはＣｕ：９μｍを形成し、感光性樹脂層３の上部にはＣｕ：７μｍを形成する。
その後、図５Ｆに示すようにレジストパターン７を除去する。その後、図５Ｇに示すように不要なシード密着層４およびシード層５をエッチング除去する。この状態で表面に残った導体層６が、ＦＣ−ＢＧＡ基板１２と接合用の電極となる。

次に、図６Ａに示すように、ソルダーレジスト層８を形成する。ソルダーレジスト層８は、感光性樹脂層３を覆うように、露光、現像し、導体層６が露出するように開口部を備えるように形成する。なお、ソルダーレジスト層８の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層８としてファラーを含有した感光性エポキシ樹脂を使用してソルダーレジスト層８を形成する。

次に、図６Ｂに示すように導体層１５の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層９を設ける。本発明の実施形態では、表面処理層１７として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層１７には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。次いで、表面処理層９上に、半田材料を搭載した後、一度溶融冷却して固着させることで、はんだ１０接合部を得る。これにより、支持体１上に形成された支持体上の配線基板１１が完成する。

次いで、図７Ａに示すように、支持体１上の配線基板１１とＦＣ−ＢＧＡ基板１２を接合した後、接合部をアンダーフィル層で封止する。アンダーフィル層としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂およびマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル層は、液状の樹脂を充填させることで形成される。

次いで、図７Ｂに示すように、支持体１を剥離する。剥離層２は、レーザー光１３を照射して剥離可能な状態とする。支持体１の背面より、すなわち、支持体１のＦＣ−ＢＧＡ基板１２とは逆側の面からレーザー光１３を支持体１との界面に形成された剥離層２に照射し剥離可能な状態とすることで、支持体１を取り外すことが可能となる。次に、図７Ｃに示すように支持体１を除去した後、剥離層２とシード密着層４およびシード層５を除去し配線基板１４を得る。

その後、図７Ｄに示すように半導体素子１５を実装して半導体装置１６が完成する。この際、半導体素子１５の実装に先立って、表面に露出した導体層６上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により半導体装置１６が完成する。

次に、上述したような配線基板１４の構成とその製造方法を用いた場合の作用効果について、本発明の一実施形態である図８Ａおよび参考例である図８Ｂを参照して説明する。
本実施形態では、支持体１上の配線基板１１の配線部、ビア部および半導体素子との接合電極パッド部は、ＣＭＰ（化学機械研磨）加工等の研磨によって、導体層６をパターニング（いわゆるダマシン法）しているため、図８Ａのように、配線部、ビア部および半導体素子との接合電極パッド部の側面において、導体層６と感光性樹脂３の間にもシード密着層４を配置することが可能である。また、支持体上の配線基板１１は図７Ａ〜図７Ｄのように、上下反転させてＦＣ−ＢＧＡ基板１２と接合した後、支持体１を除去して配線基板１４を得る。そのため、配線部およびビア部においては、上面および側面にシード密着層４を配置でき、半導体素子との接合電極パッド部においては、側面にシード密着層４を配置することが可能である。

図８Ａに示したように、配線基板１１は多層配線基板であり、多層配線基板の層間を接続するビア配線部は凸形状であり、且つ半導体素子１５が実装される側の一方面および側面にシード密着層４が形成されている。また、ビア配線部の半導体素子１５が実装される側の一方面と、電極パッドの半導体素子１５が実装される側の一方面との対向面が、シード密着層４を介して接続されている。また、配線基板１１の配線部の半導体素子１５が実装される側の一方面と、ビア配線部の半導体素子１５が実装される側の一方面は面一であり、且つ前記電極パッドの半導体素子が実装される側の一方面との対向面が面一である。

上記のように、配線部およびビア部の導体層６においては、上面および側面にシード密着層４を配置でき、半導体素子との接合電極パッド部の導体層６においては、側面にシード密着層４を配置しているため、感光性樹脂層３との密着性を向上でき、剥離を防止することが可能となる。また、本基板構成においては、フィラーを含有するアンダーフィル層およびソルダーレジスト層８の上部にフィラーを含有しないため相対的にＣＴＥの大きい感光性樹脂層３が形成されており、加熱時に上面側が大きく変形し伸びる方向となるため、上面および側面の密着性の向上は剥離防止に非常に効果的となる。

シード密着層４を上面にのみ配置した構成とその製造方法について、この場合を参考例として図８Ｂを参照して説明する。
参考例では、支持体上の配線基板１１の配線部、ビア部および半導体素子との接合電極パッド部の導体層６の形成方法として、公知技術であるセミアディティブ法：ＳＡＰ法を用いる。シード密着層４、シード層５を形成した後、レジストパターン形成後に電解めっきで導体層６を形成する。その後に、レジストパターン剥離およびシード層５とシード密着層４をエッチングすることによって、導体層６のパターンを形成している。セミアディティブ法で形成した場合、図８Ｂのように、配線部、ビア部および半導体素子との接合電極パッド部の側面において、ビア部の一部分にのみにシード密着層４が配置される。導体層６と感光性樹脂層３の間に密着に優れるシード密着層４を介する領域が少ないため、加熱時に配線基板が変形し伸びた際に導体層６と感光性樹脂層３の間で剥離する可能性が高くなる。

＜作用効果の確認＞
本実施形態の効果の確認として、本実施形態で作製した配線基板１４と参考例で作製した配線基板１４をピーク温度２６０℃のリフロー試験（ＪＥＤＥＣ Ｊ−ＳＴＤ−０２０準拠）を繰り返し実施した。参考例で作製した配線基板１４では、導体層６と感光性樹脂層３の間で剥離が観察され、剥離した箇所を起点として感光性樹脂層３に亀裂が確認された。一方、本実施形態で作製した配線基板１４では剥離も観察されず、感光性樹脂層３の亀裂も発生しなかった。

上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。

１…支持体
２…剥離層
３…感光性樹脂層
４…シード密着層
５…シード層
６…導体層
７…レジストパターン
８…ソルダーレジスト層
９…表面処理層
１０…はんだ
１１…支持体上の配線基板
１２…ＦＣ−ＢＧＡ基板
１３…レーザー光
１４…配線基板
１５…半導体素子
１６…半導体装置
１７…絶縁層

Claims (10)

1. 第１配線基板と、
   前記第１配線基板に接合され、前記第１配線基板より微細な配線が形成された第２配線基板と、を備え、
   前記第１配線基板との接合面に対向する前記第２配線基板の対向面に半導体素子が実装される配線基板において、
   前記第２配線基板の前記半導体素子が実装される電極パッドは、前記電極パッドの側面にシード密着層があることを特徴とする配線基板。
2. 前記第２配線基板の配線部は、前記半導体素子が実装される側の一方面および側面に前記シード密着層がある請求項１に記載の配線基板。
3. 前記第２配線基板は多層配線基板であり、前記多層配線基板の層間を接続するビア配線部は凸形状であり、且つ前記半導体素子が実装される側の一方面および側面に前記シード密着層がある請求項１または請求項２に記載の配線基板。
4. 前記ビア配線部の前記半導体素子が実装される側の一方面と、前記電極パッドの前記半導体素子が実装される側の一方面との対向面が、前記シード密着層を介して接続されている請求項３に記載の配線基板。
5. 前記第２配線基板の配線部の前記半導体素子が実装される側の一方面と、前記ビア配線部の前記半導体素子が実装される側の一方面は面一であり、且つ前記電極パッドの半導体素子が実装される側の一方面との対向面が面一である請求項３に記載の配線基板。
6. 前記シード密着層はチタンを含む層である請求項１から請求項５のいずれか１項に記載の配線基板。
7. 前記第２配線基板の層間絶縁層は感光性の絶縁樹脂である請求項１から請求項６のいずれか１項に記載の配線基板。
8. 第１配線基板と、前記第１配線基板に接合された前記第１配線基板より微細な配線が形成された前記第２配線基板とを備え、前記第２配線基板の前記第１配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法において、
   支持体の上部に前記半導体素子が実装される電極パッドを形成する工程を有し、
   前記電極パッドを形成する工程は、
   感光性絶縁樹脂の開口部を形成する工程と、
   前記開口部と前記感光性絶縁樹脂上に前記シード密着層とシード層を形成する工程と、
   前記シード層上に電解銅めっき層を形成する工程と、
   前記電解銅めっき層と前記シード層と前記シード密着層を、前記感光性樹脂層が露出するまで研磨する工程と、
   前記第１配線基板と前記第２配線基板を接合した後に前記支持体を除去する工程と、
   前記シード密着層をエッチングする工程を含むことを特徴とする配線基板の製造方法。
9. 前記シード密着層と前記シード層はスパッタリング法で形成する請求項８に記載の配線基板の製造方法。
10. 前記支持体はガラスである請求項８に記載の配線基板の製造方法。

Images