WO2023032706A1 - レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置 - Google Patents

レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置 Download PDF

Info

Publication number
WO2023032706A1
WO2023032706A1 PCT/JP2022/031324 JP2022031324W WO2023032706A1 WO 2023032706 A1 WO2023032706 A1 WO 2023032706A1 JP 2022031324 W JP2022031324 W JP 2022031324W WO 2023032706 A1 WO2023032706 A1 WO 2023032706A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
insulating layer
laser beam
electrode
Prior art date
Application number
PCT/JP2022/031324
Other languages
English (en)
French (fr)
Inventor
昇 大池
清隆 今井
良浩 廣田
基之 佐藤
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN202280057262.4A priority Critical patent/CN117836903A/zh
Priority to JP2023545446A priority patent/JPWO2023032706A1/ja
Priority to KR1020247009730A priority patent/KR20240046917A/ko
Publication of WO2023032706A1 publication Critical patent/WO2023032706A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Definitions

  • the present disclosure relates to a laminated substrate for laser lift-off, a substrate processing method, and a substrate processing apparatus.
  • Non-Patent Document 1 When forming a device layer on a substrate such as a silicon wafer, plasma CVD (Chemical Vapor Deposition), plasma ALD (Atomic Layer Deposition), plasma etching, or the like is used. Accumulation of charged particles caused by plasma irradiation damages the device layer. Therefore, it has been proposed to form a discharge path so that the device layer is not damaged (see, for example, Non-Patent Document 1).
  • One aspect of the present disclosure provides a technique for suppressing irradiation of a device layer with a laser beam through a discharge path and suppressing damage to the device layer.
  • a laminated substrate for laser lift-off includes a first substrate that transmits a laser beam, a first insulating layer that absorbs the laser beam, a first polysilicon layer that transmits the laser beam, and the laser beam.
  • a second insulating layer that absorbs, a second polysilicon layer that transmits the laser beam, and a first device layer are provided in that order.
  • the laminated substrate includes: a first electrode penetrating the first insulating layer and electrically connecting the first substrate and the first polysilicon layer; a second electrode electrically connecting the silicon layer and the second polysilicon layer.
  • the first electrode and the second electrode contain a material that transmits the laser beam, and are separated from each other without overlapping in plan view.
  • the present disclosure it is possible to suppress the irradiation of the device layer with the laser beam through the discharge path, thereby suppressing damage to the device layer.
  • FIG. 1 is a cross-sectional view showing a laminated substrate according to one embodiment.
  • FIG. 2 is a cross-sectional view showing formation of a separation starting point by the substrate processing apparatus according to one embodiment.
  • FIG. 3 is a cross-sectional view showing an example of the arrangement of separation starting points.
  • FIG. 4 is a cross-sectional view showing separation by the substrate processing apparatus according to one embodiment.
  • FIG. 5 is a cross-sectional view showing a laminated substrate according to a first modified example.
  • FIG. 6 is a diagram showing an example of the relationship between the thickness of the first insulating layer and the energy of the laser beam required to form the separation starting point.
  • FIG. 7 is a cross-sectional view showing a laminated substrate according to a second modified example.
  • planar view means viewing from a direction perpendicular to the surface of the laminated substrate 1 irradiated with the laser beam LB.
  • a laminated substrate 1 for laser lift-off will be described with reference to FIG.
  • the laminated substrate 1 includes, for example, a first substrate 11, a first insulating layer 12, a first polysilicon layer 13, a second insulating layer 14, a second polysilicon layer 15, a first device layer 16, are prepared in this order.
  • Laser lift-off which will be described later in detail, is a technique for separating the first substrate 11 from the first device layer 16 using a laser beam LB that passes through the first substrate 11, as shown in FIGS.
  • the first substrate 11 is, for example, a silicon wafer.
  • the first substrate 11 is not limited to a silicon wafer, and may be a compound semiconductor wafer or a glass substrate.
  • a first insulating layer 12, a first polysilicon layer 13, a second insulating layer 14, a second polysilicon layer 15, and a first device layer 16 are formed in this order on one side of the first substrate 11. be done. After that, a first bonding layer 17, which will be described later, may be formed.
  • the first insulating layer 12 absorbs the laser beam LB and forms a separation starting point 12a.
  • a crack is formed at the separation starting point 12a due to shear stress or the like.
  • a modified layer obtained by modifying the first insulating layer 12 may be formed at the separation starting point 12a.
  • the separation starting point 12 a is formed at the interface between the first substrate 11 and the first insulating layer 12 , but may be formed inside the first insulating layer 12 .
  • the first insulating layer 12 has insulating properties. Insulating materials are excellent in absorbing the laser beam LB.
  • the first insulating layer 12 is, for example, an oxide layer.
  • a specific example of the oxide layer is a silicon oxide layer.
  • the oxide layer is formed by a thermal oxidation method, a CVD (Chemical Vapor Deposition) method, an ALD (Atomic Layer Deposition) method, or the like.
  • TEOS Tetra Ethoxy Silane
  • the first insulating layer 12 may be a silicon nitride layer, a silicon carbonitride layer, or the like.
  • a through hole is formed in the first insulating layer 12 .
  • a first electrode 18 is provided in the through hole.
  • the first electrode 18 penetrates the first insulating layer 12 and electrically connects the first substrate 11 and the first polysilicon layer 13 .
  • the first electrode 18 is used as part of a discharge path for discharging charged particles (eg, electrons or holes) that accumulate in the first device layer 16 during formation of the first device layer 16 to the first substrate 11 .
  • Plasma CVD, plasma ALD, plasma etching, or the like is used to form the first device layer 16 . If charged particles accumulate due to plasma irradiation, the first device layer 16 will be damaged. According to this embodiment, since the first electrode 18 and the like form the discharge path, damage to the first device layer 16 can be suppressed.
  • the first electrode 18 contains polysilicon, for example, and has an impurity concentration of, for example, 1.0 ⁇ 10 19 /cm 3 or more and less than 3.0 ⁇ 10 20 /cm 3 .
  • Impurities dopants
  • the first polysilicon layer 13 is part of the discharge path mentioned above.
  • the first polysilicon layer 13 has an impurity concentration of, for example, 1.0 ⁇ 10 19 /cm 3 or more and less than 3.0 ⁇ 10 20 /cm 3 .
  • Impurities can be either donors or acceptors. If the impurity concentration is 1.0 ⁇ 10 19 /cm 3 or more, the discharge property is good. If the impurity concentration is less than 3.0 ⁇ 10 20 /cm 3 , the first polysilicon layer 13 has a high transmittance with respect to the laser beam LB.
  • the second insulating layer 14 absorbs the laser beam LB.
  • the absorption rate of the laser beam LB in the second insulating layer 14 is, for example, 70% to 100%. It is possible to prevent the first device layer 16 from being irradiated with the high-intensity laser beam LB, so that damage to the first device layer 16 can be suppressed.
  • the second insulating layer 14 has the same thickness as the first insulating layer 12, but may have a different thickness as described below.
  • the second insulating layer 14 has insulating properties like the first insulating layer 12 . Insulating materials are excellent in absorbing the laser beam LB.
  • the second insulating layer 14 is, for example, an oxide layer. A specific example of the oxide layer is a silicon oxide layer.
  • the oxide layer is formed by a thermal oxidation method, a CVD method, an ALD method, or the like.
  • the second insulating layer 14 may be a silicon nitride layer, a silicon carbonitride layer, or the like.
  • a second electrode 19 is provided in the through hole.
  • the second electrode 19 penetrates the second insulating layer 14 and electrically connects the first polysilicon layer 13 and the second polysilicon layer 15 .
  • the second electrode 19 is part of the discharge path described above.
  • the second electrode 19 contains polysilicon, for example, and has an impurity concentration of, for example, 1.0 ⁇ 10 19 /cm 3 or more and less than 3.0 ⁇ 10 20 /cm 3 . Impurities can be either donors or acceptors.
  • the second polysilicon layer 15 is part of the discharge path mentioned above.
  • the second polysilicon layer 15 has an impurity concentration of, for example, 1.0 ⁇ 10 19 /cm 3 or more and less than 3.0 ⁇ 10 20 /cm 3 .
  • Impurities can be either donors or acceptors. If the impurity concentration is 1.0 ⁇ 10 19 /cm 3 or more, the discharge property is good. If the impurity concentration is less than 3.0 ⁇ 10 20 /cm 3 , the second polysilicon layer 15 has a high transmittance with respect to the laser beam LB.
  • the first device layer 16 includes, for example, semiconductor elements.
  • the first device layer 16 includes, for example, 3D NAND cells, logic cells, or DRAM cells.
  • the laser beam LB after passing through the first electrode 18, is not absorbed by the second insulating layer 14, and irradiates the first device layer 16 as it is. It will be done. Since the first device layer 16 is irradiated with the high-intensity laser beam LB, the first device layer 16 is damaged.
  • the laminated substrate 1 of this embodiment includes a second insulating layer 14 . Therefore, the laser beam LB is absorbed by the second insulating layer 14 after passing through the first electrode 18, as indicated by the two-dot chain line arrow in FIG. Therefore, it is possible to prevent the first device layer 16 from being irradiated with the high-intensity laser beam LB, thereby suppressing damage to the first device layer 16 . Outside the first electrode 18, the laser beam LB is absorbed by the first insulating layer 12 as indicated by the solid line arrow in FIG.
  • the first polysilicon layer 13, the second polysilicon layer 15, the first electrode 18, and the second electrode 19 contain a material (for example, polysilicon) that transmits the laser beam LB. If the first electrode 18 overlaps the second electrode 19 in a plan view (viewed from above in FIG. 3), the laser beam LB passes through the first electrode 18 and then the second electrode 19. , reaches the first device layer 16 as it is.
  • a material for example, polysilicon
  • the first electrode 18 and the second electrode 19 are separated without overlapping. Therefore, the laser beam LB is absorbed by the second insulating layer 14 after passing through the first electrode 18, as indicated by the two-dot chain line arrow in FIG. Therefore, it is possible to prevent the first device layer 16 from being irradiated with the high-intensity laser beam LB, thereby suppressing damage to the first device layer 16 .
  • the laminated substrate 1 includes a first bonding layer 17, a second bonding layer 27, a second device layer 26, a second substrate 21, and a may be provided in this order.
  • the first substrate 11 and the second substrate 21 are bonded via the first device layer 16 and the second device layer 26 .
  • the first bonding layer 17 is formed on the surface of the first device layer 16 .
  • the first bonding layer 17 is an insulating layer such as a silicon oxide layer.
  • the first bonding layer 17 may include wiring that electrically connects the first device layer 16 and the second device layer 26 .
  • the first bonding layer 17 has a bonding surface 17 a in contact with the second bonding layer 27 .
  • the bonding surface 17a may be activated by plasma or the like before the first bonding layer 17 and the second bonding layer 27 are opposed to each other and bonded, and may be made hydrophilic by supplying water or steam.
  • the second substrate 21 is, for example, a silicon wafer.
  • the second substrate 21 is not limited to a silicon wafer, and may be a compound semiconductor wafer or a glass substrate.
  • a second device layer 26 and a second bonding layer 27 are formed in this order on the surface of the second substrate 21 facing the first substrate 11 .
  • the second device layer 26 includes, for example, semiconductor elements.
  • the second device layer 26 is electrically connected with the first device layer 16 .
  • Second device layer 26 has a different function than first device layer 16 .
  • the second device layer 26 contains CMOS (Complementary Metal Oxide Semiconductor) logic circuits and the first device layer 16 contains 3D NAND cells.
  • CMOS Complementary Metal Oxide Semiconductor
  • the second bonding layer 27, like the first bonding layer 17, is an insulating layer such as a silicon oxide layer.
  • the second bonding layer 27 may include wiring that electrically connects the first device layer 16 and the second device layer 26 .
  • the second bonding layer 27 has a bonding surface 27 a that contacts the first bonding layer 17 .
  • the bonding surface 27a may be activated by plasma or the like, and may be made hydrophilic by supplying water or steam.
  • the first bonding layer 17 and the second bonding layer 27 are bonded by van der Waals forces (intermolecular forces) and hydrogen bonds between OH groups.
  • a covalent bond may be generated by a dehydration condensation reaction of a hydrogen bond. Since the solids are directly bonded together without using a liquid adhesive, misalignment due to deformation of the adhesive can be prevented. In addition, it is possible to prevent the occurrence of inclination due to uneven thickness of the adhesive.
  • the laminated substrate 1 includes a first substrate 11, a first insulating layer 12, a first polysilicon layer 13, a second insulating layer 14, a second polysilicon layer 15, a first device layer 16, should be provided in this order.
  • the laminated substrate 1 does not have to include the first bonding layer 17 , the second bonding layer 27 , the second device layer 26 and the second substrate 21 .
  • the substrate processing apparatus 3 separates the first substrate 11 from the first device layer 16 using a laser beam LB that passes through the first substrate 11 .
  • the substrate processing apparatus 3 includes, for example, a first substrate holding section 31, an irradiator 32, a first driving section 33, a second substrate holding section 34, a second driving section 35, and a control section 39. .
  • the first substrate holding part 31 holds the laminated substrate 1 as shown in FIG.
  • the first substrate holding part 31 holds the laminated substrate 1 horizontally from below, for example, with the first substrate 11 facing upward.
  • the first substrate holder 31 is, for example, a vacuum chuck.
  • the first driving section 33 moves the first substrate holding section 31 in the horizontal direction and rotates it about a vertical rotation axis.
  • the first driving section 33 may move the first substrate holding section 31 in the vertical direction.
  • the irradiator 32 irradiates the laminated substrate 1 held by the first substrate holding portion 31 with the laser beam LB.
  • the laser beam LB is, for example, infrared rays and has a wavelength of, for example, 8.8 ⁇ m to 11 ⁇ m.
  • the silicon wafer that is the first substrate 11 has high infrared transmittance, and the first insulating layer 12 has high infrared absorption.
  • a peeling starting point 12 a is formed at the irradiation point of the laser beam LB on the first insulating layer 12 .
  • the irradiator 32 includes an oscillator that oscillates the laser beam LB.
  • the oscillator pulse-oscillates the laser beam LB.
  • the oscillator is for example a CO2 laser.
  • the wavelength of the CO2 laser is about 9.3 ⁇ m.
  • Illuminator 32 may include a condenser lens. The condensing lens converges the laser beam LB toward the laminated substrate 1 .
  • the irradiator 32 may include a galvanometer scanner or a polygon scanner in order to move the irradiation point of the laser beam LB on the laminated substrate 1.
  • the first driving unit 33 may move the irradiation point of the laser beam LB on the laminated substrate 1 by moving the first substrate holding unit 31 in the horizontal direction or rotating it about the vertical rotation axis. . In this case, a galvanometer scanner or the like is unnecessary.
  • the second substrate holding part 34 holds the laminated substrate 1 as shown in FIG.
  • the second substrate holding part 34 holds the laminated substrate 1 from the side opposite to the first substrate holding part 31 (for example, from above).
  • the second substrate holding part 34 is, for example, a vacuum chuck.
  • the second driving section 35 moves the second substrate holding section 34 in the horizontal direction and rotates it about the vertical rotation axis.
  • the second driving section 35 may move the second substrate holding section 34 in the vertical direction.
  • the control unit 39 is, for example, a computer, and includes a CPU (Central Processing Unit) 391 and a storage medium 392 such as a memory.
  • the storage medium 392 stores programs for controlling various processes executed in the substrate processing apparatus 3 .
  • the control unit 39 controls the operation of the substrate processing apparatus 3 by causing the CPU 391 to execute programs stored in the storage medium 392 .
  • the control unit 39 controls the irradiator 32 and the first driving unit 33 to form the separation starting point 12 a at the interface between the first substrate 11 and the first insulating layer 12 .
  • a large number of peeling starting points 12 a are formed at intervals in the radial direction and the circumferential direction of the first substrate 11 .
  • the plurality of separation starting points 12a may be arranged concentrically or spirally. Note that the separation starting point 12a may be formed inside the first insulating layer 12 as described above.
  • control unit 39 controls the second driving unit 35 to control the peeling of the first substrate 11 from the first device layer 16 .
  • the second driving section 35 raises the second substrate holding section 34 while the first substrate holding section 31 sucks the second substrate 21 and the second substrate holding section 34 holds the first substrate 11 .
  • a crack connecting the plurality of separation starting points 12a in a plane is formed, and the first substrate 11 and the first device layer 16 are separated.
  • control section 39 may lower the first substrate holding section 31 instead of or in addition to raising the second substrate holding section 34 .
  • the control unit 39 may relatively separate the first substrate holding unit 31 and the second substrate holding unit 34 in the vertical direction.
  • the controller 39 may rotate the first substrate holder 31 or the second substrate holder 34 .
  • the thickness t1 of the first insulating layer 12 may be greater than the thickness t2 of the second insulating layer .
  • a thickness t1 of the first insulating layer 12 is, for example, greater than 1.0 ⁇ m.
  • the thickness t2 of the second insulating layer 14 is, for example, 0.5 ⁇ m to 1.0 ⁇ m.
  • FIG. 6 shows an example of the relationship between the thickness t1 of the first insulating layer 12 and the energy E of the laser beam LB required to form the separation starting point 12a.
  • the laser beam LB with a small energy E can not only form the peeling starting point 12a in the first insulating layer 12, but also It is possible to suppress the formation of a peeling starting point at 14 and suppress the occurrence of peeling at an unintended position.
  • the magnitude relationship between the thickness t1 of the first insulating layer 12 and the thickness t2 of the second insulating layer 14 may be reversed, and the thickness t2 of the second insulating layer 14 may be greater than the thickness t1 of the first insulating layer 12.
  • the separation starting point 12 a is formed at the interface between the first polysilicon layer 13 and the second insulating layer 14 or inside the second insulating layer 14 .
  • the laminated substrate 1 may have a conductive layer 41 between the second insulating layer 14 and the second polysilicon layer 15 that reflects the laser beam LB.
  • the reflectance of the laser beam LB on the conductive layer 41 is, for example, 70% to 100%.
  • Conductive layer 41 is part of the discharge path described above.
  • Conductive layer 41 includes, for example, a transition metal, a conductive oxide, or polysilicon.
  • Transition metals include, for example, at least one selected from the group consisting of Cu, Co, Ru, Mo, W, and Ti.
  • Conductive oxides include, for example, IGZO (an oxide containing indium, gallium, and zinc), or ITO (indium tin oxide).
  • Polysilicon contained in the conductive layer 41 has an impurity concentration higher than that of the second polysilicon layer 15, for example, 3.0 ⁇ 10 20 /cm 3 or more and 3.0 ⁇ 10 21 /cm 3 or less. have.
  • the conductive layer 41 can reduce the intensity of the laser beam LB reaching the first device layer 16 and reliably suppress damage to the first device layer 16 .
  • first substrate 12 first insulating layer 13 first polysilicon layer 14 second insulating layer 15 second polysilicon layer 16 first device layer 18 first electrode 19 second electrode LB laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

レーザーリフトオフ用の積層基板は、レーザー光線を透過する第１基板と、前記レーザー光線を吸収する第１絶縁層と、前記レーザー光線を透過する第１ポリシリコン層と、前記レーザー光線を吸収する第２絶縁層と、前記レーザー光線を透過する第２ポリシリコン層と、第１デバイス層と、をこの順番で備える。前記積層基板は、前記第１絶縁層を貫通して前記第１基板と前記第１ポリシリコン層とを電気的に接続する第１電極と、前記第２絶縁層を貫通して前記第１ポリシリコン層と前記第２ポリシリコン層とを電気的に接続する第２電極と、を備える。前記第１電極と前記第２電極は、前記レーザー光線を透過する材料を含み、平面視にて重なることなく離れている。

Description

レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置
　本開示は、レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置に関する。
　シリコンウェハなどの基板の上にデバイス層を形成する際に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｏｎ）、プラズマＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）、又はプラズマエッチングなどが用いられている。プラズマの照射によって、荷電粒子が蓄積してしまうと、デバイス層が破損してしまう。そこで、デバイス層が破損しないように、放電経路を形成することが提案されている（例えば非特許文献１参照）。
Z. Wang, A. Scarpa, S. Smits, C. Salm, F. Kuper, "Temperature Effect on Antenna Protection Strategy for Plasma-Process Induced Charging Damage," International Symposium on Plasma and Process-Induced Damage, pp. 134-137, 2002.
　本開示の一態様は、放電経路を介したデバイス層に対するレーザー光線の照射を抑制し、デバイス層の破損を抑制する、技術を提供する。
　本開示の一態様に係るレーザーリフトオフ用の積層基板は、レーザー光線を透過する第１基板と、前記レーザー光線を吸収する第１絶縁層と、前記レーザー光線を透過する第１ポリシリコン層と、前記レーザー光線を吸収する第２絶縁層と、前記レーザー光線を透過する第２ポリシリコン層と、第１デバイス層と、をこの順番で備える。前記積層基板は、前記第１絶縁層を貫通して前記第１基板と前記第１ポリシリコン層とを電気的に接続する第１電極と、前記第２絶縁層を貫通して前記第１ポリシリコン層と前記第２ポリシリコン層とを電気的に接続する第２電極と、を備える。前記第１電極と前記第２電極は、前記レーザー光線を透過する材料を含み、平面視にて重なることなく離れている。
　本開示の一態様によれば、放電経路を介したデバイス層に対するレーザー光線の照射を抑制でき、デバイス層の破損を抑制できる。
図１は、一実施形態に係る積層基板を示す断面図である。 図２は、一実施形態に係る基板処理装置による剥離起点の形成を示す断面図である。 図３は、剥離起点の配置の一例を示す断面図である。 図４は、一実施形態に係る基板処理装置による剥離を示す断面図である。 図５は、第１変形例に係る積層基板を示す断面図である。 図６は、第１絶縁層の厚みと、剥離起点の形成に必要なレーザー光線のエネルギーとの関係の一例を示す図である。 図７は、第２変形例に係る積層基板を示す断面図である。
　以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。本明細書において「平面視」とは、積層基板１のレーザー光線ＬＢを照射する面に対して垂直な方向から見ることを意味する。
　図１を参照して、一実施形態に係るレーザーリフトオフ用の積層基板１について説明する。積層基板１は、例えば、第１基板１１と、第１絶縁層１２と、第１ポリシリコン層１３と、第２絶縁層１４と、第２ポリシリコン層１５と、第１デバイス層１６と、をこの順番で備える。レーザーリフトオフは、詳しくは後述するが、図２～図４に示すように、第１基板１１を透過するレーザー光線ＬＢを用いて、第１基板１１を第１デバイス層１６から剥離する技術である。
　第１基板１１は、例えばシリコンウェハである。第１基板１１は、シリコンウェハには限定されず、化合物半導体ウェハ、又はガラス基板であってもよい。第１基板１１の片面には、第１絶縁層１２と、第１ポリシリコン層１３と、第２絶縁層１４と、第２ポリシリコン層１５と、第１デバイス層１６とがこの順番で形成される。その後、後述する第１接合層１７が形成されてもよい。
　第１絶縁層１２は、図３に示すように、レーザー光線ＬＢを吸収し、剥離起点１２ａを形成する。剥離起点１２ａには、せん断応力などでクラックが形成される。剥離起点１２ａには、第１絶縁層１２を改質した改質層が形成されてもよい。剥離起点１２ａは、第１基板１１と第１絶縁層１２の界面に形成されるが、第１絶縁層１２の内部に形成されてもよい。
　第１絶縁層１２は、絶縁性を有する。絶縁性の材料は、レーザー光線ＬＢの吸収性に優れている。第１絶縁層１２は、例えば酸化層である。酸化層の具体例としては、シリコン酸化層が挙げられる。酸化層は、熱酸化法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｏｎ）法、又はＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などで形成される。ＣＶＤ法でシリコン酸化層を形成する場合、シリコン酸化層の原料としてＴＥＯＳ（Ｔｅｔｒａ　Ｅｔｈｏｘｙ　Ｓｉｌａｎｅ）などが用いられる。なお、第１絶縁層１２は、シリコン窒化層、又はシリコン炭窒化層などであってもよい。
　第１絶縁層１２には、貫通穴が形成される。その貫通穴には、第１電極１８が設けられる。第１電極１８は、第１絶縁層１２を貫通して、第１基板１１と第１ポリシリコン層１３を電気的に接続する。第１電極１８は、第１デバイス層１６の形成時に第１デバイス層１６に蓄積する荷電粒子（例えば電子又は正孔）を第１基板１１に放電する放電経路の一部として用いられる。
　第１デバイス層１６の形成には、プラズマＣＶＤ、プラズマＡＬＤ、又はプラズマエッチングなどが用いられる。プラズマの照射によって、荷電粒子が蓄積してしまうと、第１デバイス層１６が破損してしまう。本実施形態によれば、第１電極１８などが放電経路を形成するので、第１デバイス層１６の破損を抑制できる。
　第１電極１８は、例えばポリシリコンを含み、例えば１．０×１０１９／ｃｍ３以上３．０×１０２０／ｃｍ３未満の不純物濃度を有する。不純物（ドーパント）は、電子を提供するドナーでもよいし、正孔を提供するアクセプターでもよい。不純物濃度が１．０×１０１９／ｃｍ３以上であれば、放電性が良い。不純物濃度が３．０×１０２０／ｃｍ３未満であれば、第１電極１８はレーザー光線ＬＢに対して高い透過率を有する。
　第１ポリシリコン層１３は、上記の放電経路の一部である。第１ポリシリコン層１３は、例えば１．０×１０１９／ｃｍ３以上３．０×１０２０／ｃｍ３未満の不純物濃度を有する。不純物は、ドナーでもよいし、アクセプターでもよい。不純物濃度が１．０×１０１９／ｃｍ３以上であれば、放電性が良い。不純物濃度が３．０×１０２０／ｃｍ３未満であれば、第１ポリシリコン層１３はレーザー光線ＬＢに対して高い透過率を有する。
　第２絶縁層１４は、レーザー光線ＬＢを吸収する。第２絶縁層１４におけるレーザー光線ＬＢの吸収率は、例えば７０％～１００％である。高い強度のレーザー光線ＬＢが第１デバイス層１６に照射されるのを抑制でき、第１デバイス層１６の破損を抑制できる。第２絶縁層１４は、第１絶縁層１２と同じ厚みを有するが、後述するように異なる厚みを有してもよい。
　第２絶縁層１４は、第１絶縁層１２と同様に、絶縁性を有する。絶縁性の材料は、レーザー光線ＬＢの吸収性に優れている。第２絶縁層１４は、例えば酸化層である。酸化層の具体例としては、シリコン酸化層が挙げられる。酸化層は、熱酸化法、ＣＶＤ法、又はＡＬＤ法などで形成される。なお、第２絶縁層１４は、シリコン窒化層、又はシリコン炭窒化層などであってもよい。
　第２絶縁層１４には、貫通穴が形成される。その貫通穴には、第２電極１９が設けられる。第２電極１９は、第２絶縁層１４を貫通して、第１ポリシリコン層１３と第２ポリシリコン層１５を電気的に接続する。第２電極１９は、上記の放電経路の一部である。第２電極１９は、例えばポリシリコンを含み、例えば１．０×１０１９／ｃｍ３以上３．０×１０２０／ｃｍ３未満の不純物濃度を有する。不純物は、ドナーでもよいし、アクセプターでもよい。
　第２ポリシリコン層１５は、上記の放電経路の一部である。第２ポリシリコン層１５は、例えば１．０×１０１９／ｃｍ３以上３．０×１０２０／ｃｍ３未満の不純物濃度を有する。不純物は、ドナーでもよいし、アクセプターでもよい。不純物濃度が１．０×１０１９／ｃｍ３以上であれば、放電性が良い。不純物濃度が３．０×１０２０／ｃｍ３未満であれば、第２ポリシリコン層１５はレーザー光線ＬＢに対して高い透過率を有する。
　第１デバイス層１６は、例えば半導体素子を含む。第１デバイス層１６は、例えば３Ｄ　ＮＡＮＤセル、ロジックセル、又はＤＲＡＭセルなどを含む。
　ところで、仮に積層基板１が第２絶縁層１４を備えていない場合、レーザー光線ＬＢは、第１電極１８を透過した後、第２絶縁層１４で吸収されずに、そのまま第１デバイス層１６に照射されてしまう。高い強度のレーザー光線ＬＢが第１デバイス層１６に照射されてしまうので、第１デバイス層１６が破損してしまう。
　本実施形態の積層基板１は第２絶縁層１４を備えている。それゆえ、レーザー光線ＬＢは、図３に二点鎖線の矢印で示すように、第１電極１８を透過した後、第２絶縁層１４で吸収される。よって、高い強度のレーザー光線ＬＢが第１デバイス層１６に照射されるのを抑制でき、第１デバイス層１６の破損を抑制できる。なお、第１電極１８の外側では、レーザー光線ＬＢは、図３に実線の矢印で示すように、第１絶縁層１２で吸収されるので、第１デバイス層１６を破損しない。
　ところで、第１ポリシリコン層１３と、第２ポリシリコン層１５と、第１電極１８と、第２電極１９は、レーザー光線ＬＢを透過する材料（例えばポリシリコン）を含む。仮に平面視にて（図３において上方から見て）、第１電極１８と第２電極１９が重なっている場合、レーザー光線ＬＢは、第１電極１８を透過した後、第２電極１９を透過し、そのまま第１デバイス層１６に到達してしまう。
　本実施形態では、平面視にて、第１電極１８と第２電極１９は重なることなく離れている。従って、レーザー光線ＬＢは、図３に二点鎖線の矢印で示すように、第１電極１８を透過した後、第２絶縁層１４で吸収される。よって、高い強度のレーザー光線ＬＢが第１デバイス層１６に照射されるのを抑制でき、第１デバイス層１６の破損を抑制できる。
　積層基板１は、第１デバイス層１６を基準として第１基板１１とは反対側に、第１接合層１７と、第２接合層２７と、第２デバイス層２６と、第２基板２１と、をこの順番で備えてもよい。第１基板１１と第２基板２１は、第１デバイス層１６と第２デバイス層２６を介して接合される。
　第１接合層１７は、第１デバイス層１６の表面に形成される。第１接合層１７は、シリコン酸化層などの絶縁層である。第１接合層１７は、第１デバイス層１６と第２デバイス層２６を電気的に接続する配線を含んでもよい。第１接合層１７は、第２接合層２７に接する接合面１７ａを有する。接合面１７ａは、第１接合層１７と第２接合層２７を向かい合わせて接合する前に、プラズマなどで活性化されてもよく、更に水又は水蒸気の供給によって親水化されてもよい。
　第２基板２１は、例えばシリコンウェハである。第２基板２１は、シリコンウェハには限定されず、化合物半導体ウェハ、又はガラス基板であってもよい。第２基板２１の第１基板１１との対向面には、第２デバイス層２６と、第２接合層２７とがこの順番で形成される。
　第２デバイス層２６は、例えば半導体素子を含む。第２デバイス層２６は、第１デバイス層１６と電気的に接続される。第２デバイス層２６は、第１デバイス層１６とは異なる機能を有する。例えば、第２デバイス層２６がＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ロジック回路を含み、第１デバイス層１６が３Ｄ　ＮＡＮＤセルを含む。
　第２接合層２７は、第１接合層１７と同様に、シリコン酸化層などの絶縁層である。第２接合層２７は、第１デバイス層１６と第２デバイス層２６を電気的に接続する配線を含んでもよい。第２接合層２７は、第１接合層１７に接する接合面２７ａを有する。接合面２７ａは、プラズマなどで活性化されてもよく、更に水又は水蒸気の供給によって親水化されてもよい。
　第１接合層１７と第２接合層２７は、ファンデルワールス力（分子間力）及びＯＨ基同士の水素結合などで接合される。水素結合の脱水縮合反応で共有結合が生じてもよい。液体の接着剤を使用せずに、固体同士を直接貼り合わせるので、接着剤の変形などによる位置ずれを防止できる。また、接着剤の厚みムラなどによる傾きの発生を防止できる。
　なお、積層基板１は、第１基板１１と、第１絶縁層１２と、第１ポリシリコン層１３と、第２絶縁層１４と、第２ポリシリコン層１５と、第１デバイス層１６と、をこの順番で備えればよい。積層基板１は、第１接合層１７、第２接合層２７、第２デバイス層２６、及び第２基板２１を備えなくてもよい。
　次に、図２～図４を参照して、一実施形態に係る基板処理装置３と、基板処理装置３を用いた基板処理方法について説明する。基板処理装置３は、第１基板１１を透過するレーザー光線ＬＢを用いて、第１基板１１を第１デバイス層１６から剥離する。基板処理装置３は、例えば、第１基板保持部３１と、照射器３２と、第１駆動部３３と、第２基板保持部３４と、第２駆動部３５と、制御部３９と、を備える。
　第１基板保持部３１は、図２に示すように、積層基板１を保持する。第１基板保持部３１は、例えば、第１基板１１を上に向けて、積層基板１を下方から水平に保持する。第１基板保持部３１は、例えば真空チャックである。第１駆動部３３は、第１基板保持部３１を水平方向に移動させ、鉛直な回転軸を中心に回転させる。第１駆動部３３は、第１基板保持部３１を鉛直方向に移動させてもよい。
　照射器３２は、第１基板保持部３１で保持されている積層基板１に対してレーザー光線ＬＢを照射する。レーザー光線ＬＢは、例えば赤外線であり、例えば８．８μｍ～１１μｍの波長を有する。第１基板１１であるシリコンウェハは赤外線に対して高い透過性を有し、第１絶縁層１２は赤外線に対して高い吸収性を有する。第１絶縁層１２におけるレーザー光線ＬＢの照射点に、剥離起点１２ａが形成される。
　照射器３２は、レーザー光線ＬＢを発振する発振器を含む。発振器は、レーザー光線ＬＢをパルス発振させる。発振器は、例えばＣＯ２レーザーである。ＣＯ２レーザーの波長は、約９．３μｍである。照射器３２は、集光レンズを含んでもよい。集光レンズは、レーザー光線ＬＢを積層基板１に向けて集光する。
　照射器３２は、積層基板１におけるレーザー光線ＬＢの照射点を移動させるべく、ガルバノスキャナ又はポリゴンスキャナを含んでもよい。なお、第１駆動部３３が、第１基板保持部３１を水平方向に移動させること又は鉛直な回転軸を中心に回転させることで、積層基板１におけるレーザー光線ＬＢの照射点を移動させてもよい。この場合、ガルバノスキャナなどは不要である。
　第２基板保持部３４は、図４に示すように、積層基板１を保持する。第２基板保持部３４は、第１基板保持部３１とは反対側（例えば上方）から、積層基板１を保持する。第２基板保持部３４は、例えば真空チャックである。第２駆動部３５は、第２基板保持部３４を水平方向に移動させ、鉛直な回転軸を中心に回転させる。第２駆動部３５は、第２基板保持部３４を鉛直方向に移動させてもよい。
　制御部３９は、例えばコンピュータであり、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）３９１と、メモリなどの記憶媒体３９２とを備える。記憶媒体３９２には、基板処理装置３において実行される各種の処理を制御するプログラムが格納される。制御部３９は、記憶媒体３９２に記憶されたプログラムをＣＰＵ３９１に実行させることにより、基板処理装置３の動作を制御する。
　制御部３９は、照射器３２と第１駆動部３３を制御することで、第１基板１１と第１絶縁層１２の界面に剥離起点１２ａを形成する制御を行う。剥離起点１２ａは、第１基板１１の径方向と周方向に間隔をおいて多数形成される。複数の剥離起点１２ａは、同心円状に配置されてもよいし、渦巻き状に配置されてもよい。なお、剥離起点１２ａは、上記の通り、第１絶縁層１２の内部に形成されてもよい。
　その後、制御部３９は、第２駆動部３５を制御することで、第１基板１１を第１デバイス層１６から剥離する制御を行う。例えば、第１基板保持部３１が第２基板２１を吸着し、第２基板保持部３４が第１基板１１を吸着した状態で、第２駆動部３５が第２基板保持部３４を上昇させる。複数の剥離起点１２ａを面状につなぐクラックが形成され、第１基板１１と第１デバイス層１６とが剥離される。
　なお、制御部３９は、第２基板保持部３４の上昇の代わりに、又は第２基板保持部３４の上昇に加えて、第１基板保持部３１の下降を行ってもよい。制御部３９は、第１基板保持部３１と第２基板保持部３４を相対的に上下方向に離間させればよい。制御部３９は、第１基板保持部３１又は第２基板保持部３４の回転を行ってもよい。
　次に、図５を参照して、第１変形例に係るレーザーリフトオフ用の積層基板１について説明する。以下、上記実施形態と第１変形例との相違点について主に説明する。図５に示すように、第１絶縁層１２の厚みｔ１は、第２絶縁層１４の厚みｔ２よりも大きくてもよい。第１絶縁層１２の厚みｔ１は、例えば１．０μｍ超である。第２絶縁層１４の厚みｔ２は、例えば０．５μｍ～１．０μｍである。
　図６に、第１絶縁層１２の厚みｔ１と、剥離起点１２ａの形成に必要なレーザー光線ＬＢのエネルギーＥとの関係の一例を示す。図６に示すように、第１絶縁層１２の厚みｔ１が大きいほど、必要なエネルギーＥは小さくなる。第１絶縁層１２の厚みｔ１が大きいほど、第１絶縁層１２によるレーザー光線ＬＢの吸収率が高く、熱が生じやすく、小さなエネルギーＥで所望のせん断応力が得られるからである。
　第１絶縁層１２の厚みｔ１が第２絶縁層１４の厚みｔ２よりも大きければ、小さなエネルギーＥのレーザー光線ＬＢを用いて第１絶縁層１２に剥離起点１２ａを形成できるだけではなく、第２絶縁層１４に剥離起点が形成されるのを抑制でき、意図しない位置で剥離が生じるのを抑制できる。
　なお、第１絶縁層１２の厚みｔ１と第２絶縁層１４の厚みｔ２の大小関係は逆でも良く、第２絶縁層１４の厚みｔ２が第１絶縁層１２の厚みｔ１よりも大きくてもよい。この場合、剥離起点１２ａは、第１ポリシリコン層１３と第２絶縁層１４の界面、又は第２絶縁層１４の内部に形成される。
　次に、図７を参照して、第２変形例に係るレーザーリフトオフ用の積層基板１について説明する。以下、上記実施形態と第２変形例との相違点について主に説明する。図７に示すように、積層基板１は、第２絶縁層１４と第２ポリシリコン層１５の間に、レーザー光線ＬＢを反射する導電層４１を有してもよい。導電層４１におけるレーザー光線ＬＢの反射率は、例えば７０％～１００％である。
　導電層４１は、上記の放電経路の一部である。導電層４１は、例えば遷移金属、導電性酸化物、又はポリシリコンなどを含む。遷移金属は、例えば、Ｃｕ、Ｃｏ、Ｒｕ、Ｍｏ、Ｗ、Ｔｉからなる群から選ばれる少なくとも１つを含む。導電性酸化物は、例えば、ＩＧＺＯ（インジウムとガリウムと亜鉛を含む酸化物）、又はＩＴＯ（酸化インジウムスズ）などを含む。導電層４１に含まれるポリシリコンは、第２ポリシリコン層１５よりも高い不純物濃度を有し、例えば３．０×１０２０／ｃｍ３以上３．０×１０２１／ｃｍ３以下の不純物濃度を有する。
　導電層４１は、レーザー光線ＬＢを反射することで、第１デバイス層１６に到達するレーザー光線ＬＢの強度を低下でき、第１デバイス層１６の破損を確実に抑制できる。
　以上、本開示に係るレーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置の実施形態について説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
　本出願は、２０２１年９月２日に日本国特許庁に出願した特願２０２１－１４２９６９号に基づく優先権を主張するものであり、特願２０２１－１４２９６９号の全内容を本出願に援用する。
１　　積層基板
１１　第１基板
１２　第１絶縁層
１３　第１ポリシリコン層
１４　第２絶縁層
１５　第２ポリシリコン層
１６　第１デバイス層
１８　第１電極
１９　第２電極
ＬＢ　レーザー光線

Claims (8)

  1. 　レーザーリフトオフ用の積層基板であって、
    　レーザー光線を透過する第１基板と、前記レーザー光線を吸収する第１絶縁層と、前記レーザー光線を透過する第１ポリシリコン層と、前記レーザー光線を吸収する第２絶縁層と、前記レーザー光線を透過する第２ポリシリコン層と、第１デバイス層と、をこの順番で備え、
    　前記第１絶縁層を貫通して前記第１基板と前記第１ポリシリコン層とを電気的に接続する第１電極と、前記第２絶縁層を貫通して前記第１ポリシリコン層と前記第２ポリシリコン層とを電気的に接続する第２電極と、を備え、
    　前記第１電極と前記第２電極は、前記レーザー光線を透過する材料を含み、平面視にて重なることなく離れている、レーザーリフトオフ用の積層基板。
  2. 　前記第１電極と前記第２電極は、ポリシリコンを含む、請求項１に記載のレーザーリフトオフ用の積層基板。
  3. 　前記第１絶縁層と前記第２絶縁層は、一方の厚みが他方の厚みよりも大きい、請求項１又は２に記載のレーザーリフトオフ用の積層基板。
  4. 　前記第２絶縁層と前記第２ポリシリコン層との間に、前記レーザー光線を反射する導電層を更に備える、請求項１又は２に記載のレーザーリフトオフ用の積層基板。
  5. 　前記第１絶縁層と前記第２絶縁層は、シリコン酸化層である、請求項１又は２に記載のレーザーリフトオフ用の積層基板。
  6. 　前記第１デバイス層と電気的に接続される第２デバイス層と、前記第２デバイス層が形成される第２基板と、を備え、
    　前記第１基板と前記第２基板は、前記第１デバイス層と前記第２デバイス層を介して接合されている、請求項１又は２に記載のレーザーリフトオフ用の積層基板。
  7. 　請求項１又は２に記載のレーザーリフトオフ用の積層基板を準備することと、
    　前記第１基板を介して前記レーザー光線を前記第１絶縁層に照射することで、前記第１基板と前記第１絶縁層の界面、前記第１絶縁層の内部、前記第１ポリシリコン層と前記第２絶縁層の界面、又は前記第２絶縁層の内部に剥離起点を形成することを有する、基板処理方法。
  8. 　請求項１又は２に記載のレーザーリフトオフ用の積層基板を保持する基板保持部と、
    　前記基板保持部で保持されている前記積層基板に対して、前記レーザー光線を照射する照射器と、
    　前記照射器を制御する制御部と、
    を備え、
    　前記制御部は、前記第１基板を介して前記レーザー光線を前記第１絶縁層に照射することで、前記第１基板と前記第１絶縁層の界面、前記第１絶縁層の内部、前記第１ポリシリコン層と前記第２絶縁層の界面、又は前記第２絶縁層の内部に剥離起点を形成する制御を行う、基板処理装置。
PCT/JP2022/031324 2021-09-02 2022-08-19 レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置 WO2023032706A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280057262.4A CN117836903A (zh) 2021-09-02 2022-08-19 激光剥离用的层叠基板、基板处理方法以及基板处理装置
JP2023545446A JPWO2023032706A1 (ja) 2021-09-02 2022-08-19
KR1020247009730A KR20240046917A (ko) 2021-09-02 2022-08-19 레이저 리프트 오프용의 적층 기판, 기판 처리 방법 및 기판 처리 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021142969 2021-09-02
JP2021-142969 2021-09-02

Publications (1)

Publication Number Publication Date
WO2023032706A1 true WO2023032706A1 (ja) 2023-03-09

Family

ID=85412240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/031324 WO2023032706A1 (ja) 2021-09-02 2022-08-19 レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置

Country Status (5)

Country Link
JP (1) JPWO2023032706A1 (ja)
KR (1) KR20240046917A (ja)
CN (1) CN117836903A (ja)
TW (1) TW202338911A (ja)
WO (1) WO2023032706A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
WO2021131711A1 (ja) * 2019-12-26 2021-07-01 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021106197A (ja) * 2019-12-26 2021-07-26 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2021114534A (ja) * 2020-01-17 2021-08-05 凸版印刷株式会社 配線基板および配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
WO2021131711A1 (ja) * 2019-12-26 2021-07-01 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021106197A (ja) * 2019-12-26 2021-07-26 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2021114534A (ja) * 2020-01-17 2021-08-05 凸版印刷株式会社 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2023032706A1 (ja) 2023-03-09
KR20240046917A (ko) 2024-04-11
CN117836903A (zh) 2024-04-05
TW202338911A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US9269561B2 (en) Wafer debonding using long-wavelength infrared radiation ablation
JP5423880B2 (ja) 放射線検出器およびそれを製造する方法
TWI240965B (en) Semiconductor wafer dividing method and apparatus
JP5967211B2 (ja) 半導体デバイスの製造方法
WO2016103846A1 (ja) 半導体装置及び半導体装置の製造方法
TW201312633A (zh) 用於防治半導體層中的缺陷之方法
WO2007055010A1 (ja) 半導体装置の製造方法および半導体装置
CN1674223A (zh) 半导体器件及其制造方法
JP2014053510A (ja) 端面加工方法及び端面加工装置
TWI816969B (zh) 載板移除方法
US12040190B2 (en) Semiconductor manufacturing method and manufacturing device of edge laser removal of combined substrate
CN106409732B (zh) 一种利用uv实现晶圆与玻璃分离的方法
WO2023032706A1 (ja) レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置
TWI675412B (zh) 半導體裝置及其製造方法
JP2023036132A (ja) レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置
US20200402794A1 (en) Silicon doping for laser splash blockage
WO2022190914A1 (ja) 半導体チップの製造方法、及び基板処理装置
TWI699009B (zh) Ｌｅｄ基板之形成方法
JP2010021171A (ja) 半導体装置の製造方法およびそれに用いる半導体製造装置
JP2010021466A (ja) 基板接合方法及び電子部品
WO2023032833A1 (ja) 基板処理方法及び基板処理装置
TWI242288B (en) Semiconductor device
US20240304494A1 (en) Method of manufacturing semiconductor device, method for separating substrate, and substrate processing apparatus
US20240355669A1 (en) Substrate processing method and substrate processing apparatus
JP7262903B2 (ja) キャリア板の除去方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22864290

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023545446

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280057262.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18688382

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20247009730

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22864290

Country of ref document: EP

Kind code of ref document: A1