JP2023046266A - 配線基板ユニット及びその設計方法 - Google Patents

配線基板ユニット及びその設計方法 Download PDF

Info

Publication number
JP2023046266A
JP2023046266A JP2022136524A JP2022136524A JP2023046266A JP 2023046266 A JP2023046266 A JP 2023046266A JP 2022136524 A JP2022136524 A JP 2022136524A JP 2022136524 A JP2022136524 A JP 2022136524A JP 2023046266 A JP2023046266 A JP 2023046266A
Authority
JP
Japan
Prior art keywords
wiring board
layer
resin
wiring
board unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022136524A
Other languages
English (en)
Inventor
良馬 田邉
Ryoma Tanabe
将人 田辺
Masato Tanabe
総夫 ▲高▼城
Fusao Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to KR1020247007320A priority Critical patent/KR20240039188A/ko
Priority to CN202280062930.2A priority patent/CN117981072A/zh
Priority to PCT/JP2022/033438 priority patent/WO2023047947A1/ja
Priority to TW111135665A priority patent/TW202322291A/zh
Publication of JP2023046266A publication Critical patent/JP2023046266A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板内部の応力を緩和させ、応力が集中する箇所を起点とするクラックが生じ難い配線基板ユニットを提供することを目的とする。【解決手段】第1配線基板と、前記第1配線基板に接合された第2配線基板とを備えている。そして、第2配線基板の第1配線基板との接合面の対向面側(以下、「第1面」という。)に半導体素子が実装可能となっている。さらに、第2配線基板に用いられる絶縁樹脂材料の引張強度と前記第1面側に形成されたCuパターン幅は、以下の数式1の値が0.5未満となるように構成されている。【数1】TIFF2023046266000008.tif20169【選択図】図7C

Description

本発明は、配線基板ユニット及びその設計方法に関する。
近年半導体装置の高速化、高集積化が進む中で、半導体素子を搭載するFC-BGA(Flip Chip-Ball Grid Array)基板に対しても、半導体素子との接合端子の狭ピッチ化、基板内の配線の微細化が求められている。一方、FC-BGA基板とマザーボードとの接合は、従来とほぼ変わらないピッチの接合端子での接合が要求されている。
このような半導体素子との接合端子の狭ピッチ化、これに伴うFC-BGA基板内の配線の微細化に対応するため、FC-BGA基板と半導体素子との間に、インターポーザとも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
その一つは、インターポーザを半導体回路の製造技術を用いて、シリコンウェハ上に形成するシリコンインターポーザ技術である。
また、インターポーザをシリコンウェハ上に形成するのではなく、FC-BGA基板上に直接作り込む手法も開発されている。これは、FC-BGA基板の表面をCMP(Chemical Mechanical Polishing、化学機械研磨)等で平坦化し、インターポーザとなる多層配線基板を、FC-BGA基板上に直に形成する方式である。これについては、特許文献1に開示されている。
さらに、インターポーザをガラス基板等の支持体の上に形成し、これをFC-BGA基板に搭載した後、支持体を剥離することで、FC-BGA基板上に狭ピッチな多層配線基板を形成する方式もある。これについては特許文献2に開示されている。
特開2014-225671号公報 国際公開第2018/047861号
しかし、インターポーザを有機絶縁樹脂を用いて形成すると、有機絶縁樹脂のCTE(coefficient of thermal expansion、熱膨張率)がFC-BGAのCTEと比較して大きいため、熱変化によって、配線基板における導体層の剥離や有機絶縁樹脂にクラックが生じるおそれがある。
つまり、インターポーザをFC-BGAに取り付けたのちに、周辺温度が大きく変化すると、配線基板中の有機絶縁樹脂のみが大きく変形し、配線基板の反りや、配線基板の内部に応力が発生することとなる。その結果、微細な配線層などの剥離や、剥離した箇所や応力が集中する箇所を起点とするクラックが生じる。
そこで本発明は、上記問題に鑑みなされたものであり、配線基板内部の応力を緩和させ、応力が集中する箇所を起点とするクラックが生じ難い配線基板ユニットを提供することを目的とする。
上記の課題を解決するために、本発明の代表的な配線基板ユニットの一つは、
第1配線基板と、前記第1配線基板に接合された第2配線基板とを備えている。そして、第2配線基板の第1配線基板との接合面の対向面側(以下、「第1面」という。)に半導体素子が実装可能となっている。
さらに、第2配線基板に用いられ絶縁樹脂材料の引張強度と前記第1面に形成されたCuパターン幅は、以下の数式1の値が0.5未満となるように構成されている。
Figure 2023046266000002
本発明によれば、配線基板内部の応力が緩和され、応力が集中する箇所を起点とするクラックが生じ難い配線基板ユニットを提供することが可能となる。
上記した以外の課題、構成及び効果は以下の実施形態の説明により明らかにされる。
支持体上に剥離層を形成した状態を示す断面図である。 感光性樹脂層を形成した状態を示す断面図である。 シード密着層を形成した状態を示す断面図である。 シード層を形成した状態を示す断面図である。 導体層を形成した状態を示す断面図である。 表面研磨により導体層及びシード層を研磨した状態を示す断面図である。 表面研磨によりシード密着層及び感光性樹脂層を研磨し半導体素子との接合用電極を形成した状態を示す断面図である。 ビア部の感光性樹脂層を形成した状態を示す断面図である。 ビア部と配線部の感光性樹脂層を形成した状態を示す断面図である。 シード密着層を形成した状態を示す断面図である。 シード層を形成した状態を示す断面図である。 導体層を形成した状態を示す断面図である。 表面研磨によりビア部及び配線部を形成した状態を示す断面図である。 図3A~図3Fを繰り返して多層配線を形成した状態を示す断面図である。 SAP工法で多層配線を形成した状態を示す断面図である。 感光性樹脂層を形成した状態を示す断面図である。 シード密着層を形成した状態を示す断面図である。 シード層を形成した状態を示す断面図である。 レジストパターンを形成した状態を示す断面図である。 導体層を形成した状態を示す断面図である。 レジストパターンを除去した状態を示す断面図である。 不要なシード密着層及びシード層をエッチング除去した状態を示す断面図である。 ソルダーレジスト層を形成した状態を示す断面図である。 表面処理層、はんだ接合部を形成し、支持体上の配線基板が完成した状態を示す断面図である。 支持体上の配線基板とFC-BGA基板を接合しアンダーフィル層で封止した状態を示す断面図である。 剥離層にレーザー光を照射する状態を示す断面図である。 除去された支持体と分離された配線基板ユニットの断面図である。 図7CにおけるA-A′囲い部の拡大詳細断面図である。 数式1のグラフである。 図10は、第2の製造方法において、中間層の上方に感光性樹脂層を形成した状態を示す断面図である。
以下に、本発明の実施形態にについて図面を参照して説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第1面」、「第2面」と称することもある。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Z軸プラス方向」、「Z軸マイナス方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
[第1の実施形態]
まず、図7Cを参照して、本開示における第1の実施形態について説明する。
図7Cは、多層配線11とFC-BGA基板12を接合した配線基板ユニット14の断面図である。
配線基板ユニット14は、FC-BGA基板12からなる第1配線基板と、第1配線基板とは別途に製造された多層配線11からなる第2配線基板を備え、第2配線基板の一方の面(以下、「第1面」という。)に半導体素子15が実装可能となっており、第2配線基板は第1の配線基板に固定されている。
本発明者らは、上述したような配線基板ユニットにおいて、微細な配線層などの剥離や、剥離した箇所や応力が集中する箇所を起点とするクラックが発生するのは、第2配線基板の最上層である、前記第1面に形成されたCuパターンの幅と第2配線基板を構成している絶縁樹脂材料の引張強度との相対的な関係に関連していると予測し、この関連性について研究を行った。
以下その内容を図6及び表1、表2、数式1などを参照して説明する。
図8は、図7CのA-A’の囲い部の拡大詳細断面図である。図8において、最上層の導体層6のCuパターン幅を20、50、100、1000、2000μmの5種類、樹脂の引張強度を90、135、145、170MPa(2種)の5種類で配線基板ユニット14を作製した。引張強度以外の物性の影響を確認するため、他の物性以外が異なる170MPaの樹脂2種類を適用した。
このようにして製造したサンプルに対して、以下の条件に則って温度サイクル試験を実施し、クラックの有無の確認を行った。
試験種 :TST
規格 :JESD22-A106B(Condition D)
温度 :(1)150℃/5min、(2)常温/1min、(3)-65℃/5minにおいて、(1)から(2)、(2)から(3)、(3)から(2)、(2)から(1)への温度サイクルを実施。
サイクル数:1000
評価数はN=4とした。その結果を表1に示す。
Figure 2023046266000003
そして、表1に示された結果に対して、クラックの発生の有無を判別するため、割れるか、割れないかの二値を予測する名義ロジスティック回帰を試み、以下の数式1を導出した。
Figure 2023046266000004
各基板における微細配線層の樹脂の引張強度およびCuパターン幅で算出される数式1の値を表2に示す
Figure 2023046266000005
なお、上記表2の中で、例えば、「8E-09」などは、指数表記を表し、「8×10-9」を意味している。
数式1から得られる表2の値は、0~1の範囲で表記しており、0が割れない、1が割れることを意味する。すなわち、表2の値に100をかけることで、クラック発生確率と読み替えることが出来る。
表1、表2により表2の値が0.15以下となる引張強度とCuパターン幅の基板においては、TST1000サイクルでクラックの発生は見られなかった。一方、数式1により0.15以上となる引張強度とCuパターン線幅においては、TST1000サイクルで半数以上の基板に微細配線層の樹脂クラックが発生した。このことから、数式1から得られるクラック発生確率は、妥当であることが言える。
図9に数式1のグラフを示す。図9において、横方向の破線は、数式1の値が0.5の位置を示している。つまり、割れる場合と割れない場合の臨界点を示している。そして、数式1の値が0.5である条件と数式1のグラフの交点を求めれば、Cuパターン幅が1000μmで、樹脂の引張強度が124.55となる。つまり、Cuパターン幅が1000μmであれば、引張強度124.55MPa以上の樹脂を用いる必要があることがわかる。
したがって、微細配線層の樹脂のクラック発生確率は、数式1の値が0.5となる所で臨界点を持ち、Cuパターン幅の設計値に応じた引張強度の樹脂を選択することが、微細配線層の樹脂のクラック耐性確保に有効であることがわかる。
さらに、クラック等の発生確率は0.5よりもさらに小さいことが望ましく、0.1以下であることが望ましい。この場合であれば、数式1の値が0.1以下となる樹脂の引張強度とCuパターン幅の関係を特定することによって、必要な配線基板ユニットの条件を定めることとができる。
<第1の製造方法>
以下では、図1~図7Cを用いて、本発明の一実施形態に係る配線基板ユニットの製造工程の一例を説明する。
まず、図1に示すように、支持体1の一方の面に、後の工程で支持体1を剥離するために必要な剥離層2を形成する。
剥離層2は、例えば、UV光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。UV光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、剥離層2を設けた側とは反対側の面から支持体1に光を照射して、支持体上の多層配線11と、FC-BGA基板12との接合体から支持体1を取り去る。剥離層2は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことが出来る。さらに剥離層2は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。さらに剥離層2は複数層で構成されていてもよく、例えば支持体1上に形成される多層配線層の保護を目的として、剥離層2上にさらに保護層を設けることや、支持体1との密着性を向上させる層を剥離層2の下層に設けてもよい。さらに剥離層2と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
支持体1は、支持体1を通じて剥離層2に光を照射させる場合もあるため、透明性を有することが好ましく、例えばガラスを用いることができる。ガラスは平坦性に優れており、また、剛性が高いため、支持体上の多層配線11の微細なパターン形成に向いている、また、ガラスはCTE(coefficient of thermal expansion、熱膨張率)が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体1としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば0.7mm以上、好ましくは1.1mm以上の厚みである。また、ガラスのCTEは3ppm/K以上15ppm/K以下が好ましく、FC-BGA基板12、半導体素子15のCTEの観点から9ppm/K程度がより好ましい。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いられる。一方、剥離層2に熱によって発泡する樹脂を用いる等、支持体1を剥離する際に支持体1に光の透過性が必要でない場合は、支持体1には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層2としてUV光を吸収して剥離可能となる樹脂を用い、支持体1にはガラスを用いる。
次に、図2Aに示すように感光性樹脂層3を形成する。本実施形態では、感光性樹脂層3として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。感光性樹脂の形成方法としては、液状の感光性樹脂を用いる場合は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。フィルム状の感光性樹脂で用いる場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。感光性樹脂層3は、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂およびその変性物を絶縁樹脂として用いることも可能である。次いで、フォトリソグラフィーにより、感光性樹脂層3に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。感光性樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば7μmを形成する。また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、本発明の一実施形態では例えばφ35μmの開口形状とし、ピッチは75μmで形成する。
次いで、図2B、図2Cに示すように、真空中で、シード密着層4、及び、シード層5を形成する。シード密着層4は感光性樹脂層3へのシード層5の密着性を向上させる層であり、シード層5の剥離を防止する層である。シード層5は配線形成において、電解めっきの給電層として作用する。シード密着層4、及び、シード層5は、例えば、スパッタ法、または蒸着法などにより形成され、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金や、これらを複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層4にチタン層、続いてシード層5の銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として1μm以下とするのが好ましい。本発明の一実施形態ではTi:50nm、Cu:300nmを形成する。
次に図2Dに示すように電解めっきにより導体層6を形成する。導体層6は半導体素子15と接合用の電極となる。電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、半導体素子15と接合用の電極となり、はんだ接合の観点から1μm以上、且つ、生産性の観点から30μm以下であることが望ましい。本発明の一実施形態では感光性樹脂層3の開口部にはCu:9μmを形成し、感光性樹脂層3の上部にはCu:2μmを形成する。
次に図2Eに示すように、CMP(化学機械研磨)加工等によって銅層を研磨し、導体層6、及び、シード層5を除去する。シード密着層4と導体層6が表面となるように研磨加工を行う。本発明の一実施形態では、感光性樹脂層3の上部の導体層6のCu:2μm、及び、シード層5のCu:300nmを研磨により除去する。
次に図2Fに示すように、CMP加工等の研磨を再度行い、シード密着層4と、感光性樹脂層3を除去する。シード密着層4と、感光性樹脂層3の異種材料の研磨であるため、化学研磨による効能は少なく、研磨剤による物理的な研磨が支配的である。工程簡略化の目的で前述(図2E)した研磨と同様の手法を用いてもよく、また研磨の効率化を目的としてシード密着層4と、感光性樹脂層3の材料種に応じて研磨手法を変えてもよい。そして、研磨を行った後に残った導体層6が、半導体素子と接合用の電極を含めた銅パターンとなる。
次に図3Aに示すように、図2Aと同様に上面に感光性樹脂層3を形成する。感光性樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定される。また平面視の開口部形状は、導体層6との接続の観点から設定され、本発明の一実施形態では例えばφ20μmの開口形状を形成する。この開口部は多層配線の上下層をつなぐビア部の形状である。
さらに、その上面に図3Bに示すように、図2Aと同様に上面に感光性樹脂層3を形成する。感光性樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば2μmを形成する。また平面視の開口部形状は、積層体の接続性の観点から設定され下部の開口形状外側を囲って形成される。本発明の一実施形態では例えばφ50μmの開口形状を形成する。この開口部は多層配線の配線部、及び、上下層をつなぐビア部の一部分の形状である。
次いで、図3C、図3Dに示すように、図2B、図2Cと同様に真空中で、シード密着層4、及び、シード層5を形成する。本発明の一実施形態ではTi:50nm、Cu:300nmを形成する。
次に図3Eに示すように電解めっきにより導体層6を形成する。導体層6はビア部、及び、配線部となる。電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、配線部の電気抵抗の観点から0.5μm以上、生産性の観点から30μm以下であることが望ましい。本発明の一実施形態では、感光性樹脂層3の2重の開口部にはCu:6μmを形成し、感光性樹脂層3の1重の開口部にはCu:4μmを形成し、感光性樹脂層3の上部にはCu:2μmを形成する。
次に図3Fに示すように、CMP(化学機械研磨)加工等によって研磨し、導体層6、及び、シード層5を除去する。続けて、CMP(化学機械研磨)加工等によって研磨を再度行い、シード密着層4と、感光性樹脂層3を除去する。そして、CMPを行った後に残った導体層6が、ビア部、及び、配線部の導体部となる。本発明の一実施形態では、感光性樹脂層3の上部の導体層6のCu:2μm、及び、シード層5のCu:300nmを研磨により除去する。
図4Aに示すように、図3A~図3Fを繰り返して多層配線を形成する。本発明の一実施形態では、配線層を2層形成する。なお、図3~図4Aの多層配線形成はダマシン法を用いているが、それに限定されるものではなく、図4Bに示すように、SAPにて形成しても良い。
次いで、FC-BGA基板12との接合電極を形成する工程を説明する。図5Aに示すように、図2Aと同様に上面に感光性樹脂層3を形成する。
次いで、図5B、図5Cに示すように、図2B、図2Cと同様に真空中で、シード密着層4、及び、シード層5を形成する。
次いで、図5Dに示すように、レジストパターン7を形成する。その後、図5Eのように電解めっきにより導体層6を形成する。導体層6はFC-BGA基板12と接合用の電極となる。電解銅めっきの厚みは、はんだ接合の観点から1μm以上、且つ、生産性の観点から30μm以下であることが望ましい。本発明の一実施形態では感光性樹脂層3の開口部にはCu:9μmを形成し、感光性樹脂層3の上部にはCu:7μmを形成する。
その後、図5Fに示すようにレジストパターン7を除去する。その後、図5Gに示すように不要なシード密着層4、及び、シード層5をエッチング除去する。この状態で表面に残った導体層6が、FC-BGA基板12と接合用の電極となる
次に、図6Aに示すように、ソルダーレジスト層8を形成する。ソルダーレジスト層8は、感光性樹脂層3を覆うように、露光、現像し、導体層6が露出するように開口部を備えるように形成する。なお、ソルダーレジスト層8の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層8としてフィラーを含有した感光性エポキシ樹脂を使用してソルダーレジスト層8を形成する。
次に、図6Bに示すように導体層6の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層9を設ける。本発明の実施形態では、表面処理層9として無電解Ni/Pd/Auめっきを成膜する。なお、表面処理層9には、OSP(Organic Soiderability Preservative 水溶性プレフラックスによる表面処理)膜を形成してもよい。また、無電解スズめっき、無電解Ni/Auめっきなどから適宜用途に応じて選択しても良い。次いで、表面処理層9上に、半田材料を搭載した後、一度溶融冷却して固着させることで、はんだ10接合部を得る。これにより、支持体1上に形成された支持体上の多層配線11が完成する。
次いで、図7Aに示すように、支持体1と多層配線11をFC-BGA基板12を接合した後、接合部をアンダーフィル層で封止する。アンダーフィル層としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル層は、液状の樹脂を充填させることで形成される。
次いで、図7Bに示すように、支持体1を剥離する。剥離層2は、レーザー光13を照射して剥離可能な状態とする。支持体1の背面より、すなわち、支持体1のFC-BGA基板12とは逆側の面からレーザー光13を支持体1との界面に形成された剥離層2に照射し剥離可能な状態とすることで、支持体1を取り外すことが可能となる。次に、図7Cに示すように支持体1を除去した後、剥離層2とシード密着層4、及び、シード層5を除去し配線基板ユニット14を得ることができる。
<第2の製造方法>
次に、第1の製造方法の変形例である第2の製造方法を図10を参照して説明する。
第2の製造方法は、剥離層2と感光性樹脂層3の間に中間層50を設けている点で第1の製造方法と異なる。以下の説明において、上述の第1の製造方法と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
第2の製造方法においては、図10に示すように、支持体1の一方の面に、後の工程で支持体1を剥離するために必要な剥離層2を形成したあとに,中間層50として、シード密着層4、及び、シード層5を形成している。
なお、具体的なシード密着層4及びシード層5の形成方法や材料は、図2B及び図2Cの説明において記載した通りのものを採用することができる。
このような中間層50を設けることにより、剥離層2と後の工程で形成する感光性樹脂層3との間の密着性を向上させることが可能となる。
また、支持体1を除去した後には、シード密着層4、及び、シード層5の中間層50はエッチングで除去することができる。
以上、本発明の実施の形態について説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
1 支持体
2 剥離層
3 感光性樹脂層
4 シード密着層
5 シード層
6 導体層
7 レジストパターン
8 ソルダーレジスト層
9 表面処理層
10 はんだ
11 多層配線
12 FC-BGA基板
13 レーザー光
14 配線基板ユニット
15 半導体素子

Claims (8)

  1. 第1配線基板と、前記第1配線基板に接合された第2配線基板と、を備え、
    前記第2配線基板の前記第1配線基板との接合面の対向面側(以下、「第1面」という。)に半導体素子が実装可能な配線基板ユニットにおいて、
    前記第2配線基板に用いられる絶縁樹脂材料の引張強度と前記第1面に形成されたCuパターン幅は、以下の数式1の値が0.5未満である配線基板ユニット。
    Figure 2023046266000006
  2. 請求項1に記載の基板ユニットにおいて、
    前記第2配線基板に用いられる絶縁樹脂材料の引張強度と前記第1面に形成されたCuパターン幅は、数式1の値が0.1以下である配線基板ユニット。
  3. 前記第2配線基板は多層配線基板であることを特徴とする請求項1又は請求項2に記載の配線基板ユニット。
  4. 前記多層配線基板は、SAP工法もしくは、ダマシン工法で形成されることを特徴とする請求項3に記載の配線基板ユニット。
  5. 前記第2配線基板の絶縁樹脂材料は感光性の絶縁樹脂であることを特徴とする請求項1または請求項2に記載の配線基板ユニット。
  6. 前記第2配線基板の絶縁樹脂材料は感光性の絶縁樹脂であることを特徴とする請求項3に記載の配線基板ユニット。
  7. 前記第2配線基板の絶縁樹脂材料は感光性の絶縁樹脂であることを特徴とする請求項4に記載の配線基板ユニット。
  8. 第1配線基板と、前記第1配線基板に接合された第2配線基板と、を備え、
    前記第2配線基板の前記第1配線基板との接合面の対向面側(以下、「第1面」という。)に半導体素子が実装可能な配線基板ユニットにおいて、
    前記第2配線基板に用いられる絶縁樹脂材料の引張強度と前記第1面に形成されるCuパターン幅を、以下の数式1を用いて、数式1の値が0.5未満となるように設定する配線基板ユニットの設計方法。
    Figure 2023046266000007
JP2022136524A 2021-09-22 2022-08-30 配線基板ユニット及びその設計方法 Pending JP2023046266A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020247007320A KR20240039188A (ko) 2021-09-22 2022-09-06 배선 기판 유닛 및 그 설계 방법
CN202280062930.2A CN117981072A (zh) 2021-09-22 2022-09-06 布线基板单元及其设计方法
PCT/JP2022/033438 WO2023047947A1 (ja) 2021-09-22 2022-09-06 配線基板ユニット及びその設計方法
TW111135665A TW202322291A (zh) 2021-09-22 2022-09-21 配線基板單元及其設計方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021153745 2021-09-22
JP2021153745 2021-09-22

Publications (1)

Publication Number Publication Date
JP2023046266A true JP2023046266A (ja) 2023-04-03

Family

ID=85777157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022136524A Pending JP2023046266A (ja) 2021-09-22 2022-08-30 配線基板ユニット及びその設計方法

Country Status (1)

Country Link
JP (1) JP2023046266A (ja)

Similar Documents

Publication Publication Date Title
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
JP2021114534A (ja) 配線基板および配線基板の製造方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
WO2023047947A1 (ja) 配線基板ユニット及びその設計方法
JP2023046266A (ja) 配線基板ユニット及びその設計方法
JP2023046265A (ja) 配線基板ユニット及びその設計方法
JP2023046250A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
WO2023047946A1 (ja) 支持体付き基板および半導体装置
WO2022080152A1 (ja) 配線基板及び配線基板の製造方法
CN117981072A (zh) 布线基板单元及其设计方法
JP2022012491A (ja) 配線基板及び配線基板の製造方法
JP7491000B2 (ja) 配線基板および配線基板の製造方法
JP2022034306A (ja) 多層配線基板および多層配線基板の製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2021158306A (ja) 配線基板及び配線基板の製造方法
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
JP7415334B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2023046274A (ja) 支持体付き基板および半導体装置
JP2021197484A (ja) 支持体付き配線基板、配線基板、及び半導体装置
CN117941058A (zh) 带支持体的基板以及半导体装置
JP2021190473A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP2022122509A (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、およびこれらの製造方法
JP2022170131A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2021150306A (ja) 配線基板及び配線基板の製造方法
JP2022170143A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法