TW202322291A - 配線基板單元及其設計方法 - Google Patents

配線基板單元及其設計方法 Download PDF

Info

Publication number
TW202322291A
TW202322291A TW111135665A TW111135665A TW202322291A TW 202322291 A TW202322291 A TW 202322291A TW 111135665 A TW111135665 A TW 111135665A TW 111135665 A TW111135665 A TW 111135665A TW 202322291 A TW202322291 A TW 202322291A
Authority
TW
Taiwan
Prior art keywords
wiring board
layer
wiring
insulating resin
tensile strength
Prior art date
Application number
TW111135665A
Other languages
English (en)
Inventor
田邊良馬
田邊將人
高城總夫
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022136524A external-priority patent/JP2023046266A/ja
Priority claimed from JP2022136522A external-priority patent/JP2023046265A/ja
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW202322291A publication Critical patent/TW202322291A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明之目的在於提供一種配線基板單元，其藉由使配線基板內部的應力緩和，而難以產生以應力集中的部位為起點的裂痕。 因此，於本發明中，一種配線基板單元，其具備第1配線基板、及與前述第1配線基板接合的第2配線基板。並且，半導體元件係被樹脂封裝於第2配線基板之與第1配線基板的接合面的對向面側。 此外，關於使用於第2配線基板之絕緣樹脂材料的拉伸強度及前述第1配線基板的對向面側之Cu圖案寬度，係以以下的數式1之值小於0.5的方式構成。 [數式1] 1/(1+Exp(-A))                …(1) A=-15.45-0.1654×拉伸強度+11.31×log(Cu圖案寬度)

Description

配線基板單元及其設計方法
本發明係關於一種配線基板單元及其設計方法。
當將具有微細配線電路的半導體元件安裝於主機板時，於半導體元件與主機板中，作為接合端子的電極間隔或大小並不一致。因此，通常於半導體元件與主機板之間使用中間基板，該中間基板被稱為FC-BGA(Flip Chip-Ball Grid Array；覆晶球柵陣列)基板。藉由使用此種中間基板，可變換電極間隔或大小進行連接。
然而，隨著半導體裝置之高速化、高積體化的進程，對於搭載半導體元件的FC-BGA基板，也被要求接合端子的進一步窄間距化、基板內之配線的微細化。 另一方面，FC-BGA基板與主機板之接合端子間隔，被要求接合端子以與過往幾乎相同的間距進行接合。
為了對應如此之半導體元件的接合端子之窄間距化、伴隨此之FC-BGA基板內之配線的微細化，於FC-BGA基板與半導體元件之間，進一步採用一種被稱為中介層(interposer)的多層配線基板作為中間基板，該多層配線基板包含微細之配線。 並且，隔著此種中介層，將複數個半導體元件安裝於FC-BGA基板的技術，應運而生。
初期的中介層，係使用矽晶圓之加工技術即半導體元件的加工製程技術製造而成。然而，若使用半導體元件的加工製程技術，則存在製造成本上升的問題。此外，使用矽晶圓之中介層作為矽本身之電氣特性方面的課題，被指出有傳輸特性的問題。
此外，還包含如下手段(專利文獻1)：於玻璃基板等支撐體上形成中介層，且將其搭載於FC-BGA基板，然後將支撐體剝離，藉此，於FC-BGA基板上形成窄間距的多層配線基板。 然而，玻璃中介層於玻璃的可加工性方面存在問題。
因此，作為彌補玻璃製中介層之缺陷的技術，有使用有機絕緣樹脂形成中介層的技術。 使用有機絕緣樹脂的中介層，係藉由有機絕緣樹脂及配線材料，於被稱為載體的支撐體上形成配線基板。並且，於配線基板上安裝半導體元件，且進行樹脂封裝之後，將支撐體剝離且安裝於FC-BGA基板，藉此，可製造半導體裝置(專利文獻2)。 [先前技術文獻] [專利文獻]
專利文獻1：國際公開第2018/047861號 專利文獻2：美國專利申請案公開第2021/0050298號說明書
[發明欲解決之課題]
然而，若使用有機絕緣樹脂形成中介層，由於有機絕緣樹脂的CTE(Coefficient of Thermal Expansion；熱膨脹率)較FC-BGA的CTE大，因此，可能因熱變化而產生配線基板上之導體層的剝離或導致有機絕緣樹脂產生裂痕。 亦即，將中介層安裝於FC-BGA之後，若周邊溫度變化較大，可能僅造成配線基板中的有機絕緣樹脂大幅變形，進而造成配線基板的翹曲、或於配線基板的內部產生應力。其結果，產生微細之配線層等的剝離、及以剝離之部位或應力集中的部位為起點的裂痕。
因此，本發明係鑑於前述問題而提出且完成發明，其目的在於提供一種配線基板單元，其藉由使配線基板內部的應力緩和，而難以產生以應力集中的部位為起點的裂痕。
為了解決前述問題，一種本發明之具代表性的配線基板單元，其具備第1配線基板、及與前述第1配線基板接合的第2配線基板。並且，半導體元件，係被樹脂封裝於第2配線基板之與第1配線基板的接合面的對向面側(以下，稱為「第1面」)。 並且，對於使用於第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度，係以以下的數式1之值小於0.5的方式構成。 [數式1] 1/(1+Exp(-A))            …(1) A=-15.45-0.1654×拉伸強度+11.31×log(Cu圖案寬度)
並且，為了解決前述問題，一種本發明之具代表性的配線基板單元，其具備第1配線基板、及與前述第1配線基板接合的第2配線基板。並且，可於第2配線基板之與第1配線基板的接合面的對向面側(以下，稱為「第1面」)安裝半導體元件。 此外，對於使用於第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度，係以以下的數式2之值小於0.5的方式構成。 [數式2] 1/(1+Exp(-A))                …(2) A=0.227-0.1619×拉伸強度+6.648×log(Cu圖案寬度) [發明之效果]
根據本發明，可提供一種配線基板單元，其藉由使配線基板內部的應力緩和，而難以產生以應力集中的部位為起點的裂痕。 前述以外的問題、構成及功效，藉由以下實施形態的說明應可明瞭。
[用以實施發明的形態]
以下，參照圖式，對本發明之實施形態進行說明。於以下之圖式之記載中，對相同或同等的部分賦予相同或同等的符號。惟，應注意圖式僅為示意而已，厚度與平面尺寸的關係、各層之厚度的比率等與實際不同。因此，具體之厚度及尺寸應參考以下的說明進行判斷。此外，當然於圖式相互間也包含相互的尺寸關係及比例不同的部分。
此外，以下所示之實施形態係例示用以將本發明之技術思想具體化的裝置或方法者，本發明之技術思想並未將構成零件之材質、形狀、構造、配置等規定為下述構成。本發明之技術思想，可於專利申請範圍記載的請求項規定的技術範疇內追加各種變更。
再者，於本揭示中，「面」不僅僅指板狀構件的面，對於板狀構件包含的層，有時也指與板狀構件之面大致平行的層的界面。此外，「上面」、「下面」係指於圖示板狀構件或板狀構件包含的層的情況之圖式上的上方或下方所示的面。再者，「上面」、「下面」有時也稱為「第1面」、「第2面」。
此外，「側面」係指板狀構件或板狀構件包含的層之面或層的厚度部分。此外，有時將面的一部分及側面一併稱為「端部」。 此外，「上方」係指水平地載置板狀構件或層之情況的垂直上方的方向。並且，對於「上方」及與其相反的「下方」，有時將其等稱為「正Z軸方向」、「負Z軸方向」，對於水平方向，有時稱為「X軸方向」、「Y軸方向」。
此外，「平面形狀」、「俯視」係指自上方觀察面或層之情況的形狀。此外，「剖面形狀」、「剖視」係指於特定方向將板狀構件或層切斷之情況自水平方向觀察時的形狀。
[第1實施形態] 首先，參照圖5F，對本揭示之第1實施形態進行說明。 圖5F為將多層配線11與FC-BGA基板12接合之配線基板單元15的剖視圖。 配線基板單元15，係於由FC-BGA基板12構成之第1配線基板、及由與第1配線基板不同而另外製造的多層配線11構成之第2配線基板的一面，藉由底部封膠22將半導體元件14固定，且將第2配線基板及半導體元件樹脂封裝於第1配線基板。 此外，如圖5F所示，多層配線11係於一面與FC-BGA基板12連接，且於與該接合面對向的另一面(以下，稱為「第1面」)與半導體元件14接合。 於圖5F中，符號21顯示半導體元件14與多層配線11的接合部，符號23顯示多層配線11與FC-BGA基板12的接合部。
本發明人等預測，於如前述之配線基板單元中，產生微細之配線層等的剝離、或以剝離之部位或應力集中的部位為起點的裂痕，係與形成於作為第2配線基板的最上層之前述第1面的Cu圖案之寬度與構成第2配線基板的絕緣樹脂材料之拉伸強度的相對關係有關，且對該關聯性進行了研究。
以下，參照圖6及表1、表2、數式1等對其內容進行說明。 圖6為圖5F之A-A’圍圈部的放大詳細剖視圖。於圖6中，以第2配線基板之最上層的導體層6的Cu圖案寬度為20、50、100、1000、2000μm的5種類，樹脂之拉伸強度為90、135、145、170MPa(2種)的5種類，製作配線基板單元15。為了確認拉伸強度以外之物性影響，使用了其他物性以外不同的2種170 MPa的樹脂。
對於如此製造的試樣，根據以下之條件實施溫度循環試驗，進行了有無裂痕的確認。 試驗種類          ：TST 規格                ：JESD22-A106B (Condition D) 溫度                ：於(1)150°C/5min、(2)常溫/1min及(3)-65℃/5min中，實施(1)至(2)、(2)至(3)、(3)至(2)、(2)至(1)的溫度循環。 循環數             ：1000
評價數設為N=4。表1顯示其結果。 [表1]
拉伸強度MPa (樹脂種) 裂痕產生概率%
170(A) 0 0 0 0
170(B) 0 0 0 0
145(C) 0 0 0 25
135(D) 0 0 0 25
90(E) 0 0 100 100
TST 1000Cy 20 100 1000 2000
Cu寬度um
然後，對於表1所示的結果，為了判別有無裂縫產生，嘗試預測是破裂還是未破裂之二值的名義邏輯迴歸分析，導出了以下的數式1。 [數式1] 1/(1+Exp(-A))            …(1) A=-15.45-0.1654×拉伸強度+11.31×log(Cu圖案寬度)
表2顯示以各基板中之微細配線層的樹脂之拉伸強度及Cu圖案寬度算出的數式1的值。 [表2]
拉伸強度MPa (樹脂種) 數式1之結果
170 3E-13 8E-10 7E-05 0.0020
170 3E-13 8E-10 7E-05 0.0020
145 2E-11 5E-08 0.0041 0.1093
135 1E-10 3E-07 0.0209 0.3907
90 2E-07 0.0004 0.9732 0.9991
TST 1000Cy 20 100 1000 2000
Cu寬度um
再者，於前述表2中，例如「3E-13」等顯示一指數記法，意味著「3×10 -13」。
自數式1獲得之表2的值，係顯示於0〜1的範圍內，0意指未破裂、1意指破裂。即，可藉由將表2的值乘以100，替換為裂痕產生概率。
根據表1、表2，於表2之值為0.1以下的拉伸強度及Cu圖案寬度的基板中，於TST 1000循環中未發現裂痕的產生。另一方面，根據數式1，於成為0.1以上的拉伸強度及Cu圖案線寬中，半數以上之基板於TST 1000循環中產生微細配線層的樹脂裂痕。藉此，可以說根據數式1獲得之裂痕產生概率合理。
圖7顯示數式1的曲線圖。於圖7中，橫向之虛線顯示數式1的值為0.5的位置。亦即，顯示破裂之情況及未破裂之情況的臨界點。然後，若求數式1之值為0.5的條件與數式1之曲線的交點，則Cu圖案寬度為1000μm，樹脂的拉伸強度為111.7。也就是說，假若Cu圖案寬度為1000μm，可知需要使用拉伸強度為111.7 MPa以上的樹脂。 因此，可知微細配線層之樹脂的裂痕產生概率於數式1之值為0.5時具有臨界點，選擇與Cu圖案寬度之設計值對應的拉伸強度的樹脂，能有效確保微細配線層之樹脂的抗裂性。
此外，較佳為，裂痕等的產生概率較0.5更小，希望為0.1以下。於這種情況下，藉由確定數式1之值為0.1以下的樹脂之拉伸強度與Cu圖案寬度的關係，可確定需要之配線基板單元的條件。
＜第1實施形態之第1製造方法＞ 以下，使用圖1至圖6，對本發明之一實施形態的配線基板單元之製造步驟的一例進行說明。
首先，如圖1所示，於支撐體1之一面形成剝離層2，該剝離層2係為了於後步驟中將支撐體1剝離而需要。
剝離層2，例如可為吸收UV光等之光而發熱、或可藉由變質進行剝離的樹脂，也可為可藉由熱使之發泡而剝離的樹脂。於使用可藉由UV光等之光、例如雷射光進行剝離的樹脂的情況下，自與設置有剝離層2之側相反側的面朝支撐體1照射光，自支撐體上之多層配線11與FC-BGA基板12的接合體去除支撐體1。剝離層2，可選自例如：環氧樹脂、聚醯亞胺樹脂、聚胺基甲酸酯樹脂、矽酮樹脂、聚酯樹脂、氧環丁烷樹脂、馬來亞醯胺樹脂、及丙烯酸樹脂等有機樹脂、或非晶矽、氮化鎵、金屬氧化物層等之無機層。此外，剝離層2也可含有光分解促進劑、光吸收劑、增感劑、填料等之添加劑。此外，剝離層2也可由複數層構成，例如，也可以保護形成於支撐體1上的多層配線層為目的，於剝離層2上進一步設置保護層、或於剝離層2的下層設置提高與支撐體1之密接性的層。此外，也可於剝離層2與多層配線層之間設置雷射光反射層或金屬層，其構成不受本實施形態之限制。
由於支撐體1也存在通過支撐體1對剝離層2照射光之情況，因此較佳為具有透明性，例如可使用玻璃。玻璃由於平坦性優異且剛性高，因此適合於支撐體上之多層配線11的微細圖案形成。此外，由於玻璃的CTE(Coefficient of Thermal Expansion；熱膨脹率)小，不易變形，因此於圖案配置精度及平坦性之確保上表現優異。於使用玻璃作為支撐體1的情況下，自抑制加工製程中之翹曲產生的觀點考慮，希望玻璃的厚度相對較厚，例如為0.7 mm以上，較佳為1.1 mm以上的厚度。此外，較佳為，玻璃的CTE為3ppm/K以上且15ppm/K以下，而自FC-BGA基板12、半導體元件14之CTE的觀點考慮，更佳為9ppm/K左右。作為玻璃，例如可使用石英玻璃、硼矽酸玻璃、無鹼玻璃、鈉玻璃或藍寶石玻璃等。另一方面，於使用因熱而發泡的樹脂等作為剝離層2之剝離支撐體1時不需要支撐體1具有透光性的情況下，支撐體1可使用變形少的例如金屬或陶瓷等。於本發明之一實施形態中，作為剝離層2係使用可吸收UV光進行剝離的樹脂，支撐體1係使用玻璃。
接著，如圖2A所示形成感光性樹脂層3。於本實施形態中，作為感光性樹脂層3，例如藉由旋轉塗布方法形成感光性的環氧系樹脂。感光性的環氧系樹脂，由於可於較低的低溫下硬化，且因形成後之硬化引起的收縮少，因此於其後之微細圖案形成上表現優異。作為感光性樹脂的形成方法，於使用液狀感光性樹脂的情況下，可自狹縫式塗布、簾幕式塗布、模具式塗布、噴霧式塗布、靜電塗布法、噴墨式塗布、凹版塗布、網版印刷、凹版轉印、旋轉塗布、刮刀塗布等中選擇。於使用於薄膜狀之感光性樹脂的情況下，可利用層壓、真空層壓、真空壓製等。感光性樹脂層3，也可使用例如感光性聚醯亞胺樹脂、感光性苯環丁烯樹脂、感光性環氧樹脂及其改性物，作為絕緣樹脂。然後，藉由光微影術，於感光性樹脂層3設置開口部。為了去除顯影時的殘渣，也可對開口部進行電漿處理。感光性樹脂層3的厚度，係根據形成於開口部之導體層的厚度而設定，於本發明之一實施形態中，例如形成為7μm。此外，俯視時之開口部形狀，係根據半導體元件之接合電極的間距、形狀而設定，於本發明之一實施形態中，例如形成為ϕ35μm的開口形狀，間距為75μm。
接著，如圖2B、圖2C所示，於真空中形成種晶密接層4及種晶層5。種晶密接層4，係用以提高種晶層5與感光性樹脂層3之密接性的層，且為防止種晶層5剝離的層。種晶層5，係於配線形成中作為電解鍍敷的供電層發揮作用。種晶密接層4及種晶層5，例如藉由濺射法或蒸鍍法等形成，例如可使用Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金或其等之複數個組合。於本發明中，自電氣特性、製造之容易性的觀點及成本方面考慮，藉由濺射法依序於種晶密接層4形成鈦層，接著形成種晶層5的銅層。作為電解鍍敷的供電層，較佳為，鈦與銅層的合計膜厚為1μm以下。於本發明之一實施形態中形成Ti：50nm，Cu：300nm。
接著，如圖2D所示，藉由電解鍍敷形成導體層6。導體層6成為與半導體元件14接合用的電極。雖然可列舉出電解鍍鎳、電解鍍銅、電解鍍鉻、電解鍍Pd、電解鍍金、電解鍍銠、電解鍍銥等，但由於電解鍍銅既簡便而且廉價、電傳導性良好，故而較佳。自作為與半導體元件14接合用的電極、且銲料接合的觀點考慮，較佳為，電解鍍銅的厚度為1μm以上，自生產率的觀點考慮，較佳為30μm以下。於本發明之一實施形態中，於感光性樹脂層3的開口部形成Cu：9μm，於感光性樹脂層3的上部形成Cu：2μm。
接著，如圖2E所示，藉由CMP(化學機械研磨)加工等對銅層進行研磨，將導體層6及種晶層5去除。研磨加工係以種晶密接層4及導體層6成為表面之方式進行。於本發明之一實施形態中，藉由研磨將感光性樹脂層3上部之2μm的Cu的導體層6、及300nm的Cu的種晶層5去除。
接著，如圖2F所示，再次進行CMP加工等研磨，將種晶密接層4及感光性樹脂層3去除。由於種晶密接層4與感光性樹脂層3屬於不同種材料的研磨，因此化學研磨的效果少，主要以研磨劑進行物理研磨。為了簡化步驟，也可使用與前述(圖2E)之研磨相同的方法，此外，為了研磨的效率化，也可根據種晶密接層4及感光性樹脂層3的材料種類改變研磨方法。然後，進行了研磨後殘留的導體層6成為與FC-BGA基板12接合用的電極。
接著，如圖3A所示，與圖2A同樣地於上面形成感光性樹脂層3。感光性樹脂層3的厚度，係根據形成於開口部之導體層的厚度而設定。此外，俯視時之開口部形狀，係根據與導體層6連接的觀點而設定，於本發明之一實施形態中，形成例如ϕ20μm的開口形狀。該開口部係連接多層配線之上下層的通孔部的形狀。
並且，如圖3B所示，與圖2A同樣地於上面形成感光性樹脂層3。感光性樹脂層3的厚度，係根據形成於開口部的導體層的厚度而設定，於本發明之一實施形態中，例如形成為2μm。此外，俯視時之開口部形狀，係根據層積體之連接性的觀點而設定，且以包圍下部的開口形狀外側的方式形成。於本發明之一實施形態中，例如形成ϕ50μm的開口形狀。該開口部係多層配線之配線部及連接上下層的通孔部之一部分的形狀。
接著，如圖3C、圖3D所示，與圖2B、圖2C同樣地於真空中形成種晶密接層4及種晶層5。於本發明之一實施形態中形成Ti：50nm、Cu：300nm。
接著，如圖3E所示，藉由電解鍍敷形成導體層6。導體層6成為通孔部及配線部。雖然可列舉出電解鍍鎳、電解鍍銅、電解鍍鉻、電解鍍Pd、電解鍍金、電解鍍銠、電解鍍銥等，但由於電解鍍銅既簡便且廉價、電傳導性良好，故而較佳。自配線部之電阻的觀點考慮，較佳為，電解鍍銅的厚度為0.5μm以上，自生產率的觀點考慮，較佳為30μm以下。於本發明之一實施形態中，於感光性樹脂層3之2層開口部形成Cu：6μm，於感光性樹脂層3的1層開口部形成Cu：4μm，且於感光性樹脂層3的上部形成Cu：2μm。
接著，如圖3F所示，藉由CMP(化學機械研磨)加工等進行研磨，將導體層6及種晶層5去除。接著，藉由CMP(化學機械研磨)加工等再次進行研磨，將種晶密接層4及感光性樹脂層3去除。然後，進行CMP後殘留的導體層6成為通孔部及配線部的導體部。於本發明之一實施形態中，藉由研磨將感光性樹脂層3上部之2μm的Cu的導體層6及300nm的Cu的種晶層5去除。
如圖4A所示，重複圖3A至圖3F以形成多層配線11。於本發明之一實施形態中，形成2層配線層。此外，圖3至圖4A之多層配線形成係使用了鑲嵌(damascene)法，但不限於此，如圖4B所示，多層配線11也可使用SAP形成。
如圖4C所示，形成導體層6，該導體層6係包含與半導體元件14之接合用的電極的Cu柱。
接著，如圖5A所示，藉由Cu柱或銲料將半導體元件14接合於支撐體上之多層配線11之與支撐體1相反側的面(半導體元件與多層配線的接合部21)。
接著，如圖5B所示，於半導體元件與多層配線之接合部21附近填充底部封膠22，進行半導體元件14與支撐體上之多層配線11的固定及接合部的封裝。
接著，如圖5C所示，形成封裝半導體元件14的封裝樹脂20。封裝樹脂20係與底部封膠22不同的材料，可使用於環氧樹脂、矽酮樹脂、丙烯酸樹脂、聚胺基甲酸酯樹脂、聚酯樹脂、氧環丁烷樹脂之1種或混合其等樹脂的2種以上的樹脂中添加有作為填料的二氧化矽、氧化鈦、氧化鋁、氧化鎂或氧化鋅等而成的材料，且藉由壓縮成型模具、轉移成型模具等形成。
接著，如圖5D所示，朝剝離層2照射雷射光13，將搭載有半導體元件之支撐體上的多層配線11自支撐體1剝離。藉由自支撐體1的背面、即自支撐體1之與FC-BGA基板12相反側的面將雷射光13照射於形成在與支撐體1之界面的剝離層2以形成可剝離之狀態，而可將支撐體1卸除。接著，如圖5E所示，於去除支撐體1之後，將剝離層2與種晶密接層4及種晶層5去除。
接著，如圖5F所示，使用銲料將搭載有自支撐體1剝離之半導體元件的支撐體上的多層配線11接合(多層配線與FC-BGA基板的接合部23)於FC-BGA基板12，可獲得配線基板單元15。
＜第1實施形態之第2製造方法＞ 接著，參照圖8、圖9A至圖9D，對作為第1實施形態之第1製造方法的變形例之第2製造方法進行說明。 第2製造方法與第1製造方法的不同點在於，於剝離層2與感光性樹脂層3之間設置中間層50。於以下的說明中，對與前述第1製造方法相同或同等之構成要素賦予相同的符號，並簡化或省略其說明。 於第2製造方法中，如圖8所示，於支撐體1的一面形成剝離層2之後，形成種晶密接層4及種晶層5作為中間層50，該剝離層2係為了於後步驟中將支撐體1剝離而需要者。
再者，具體之種晶密接層4及種晶層5的形成方法及材料，可採用如於圖2B及圖2C之說明中記載的材料。 藉由設置此種中間層50，可提高剝離層2及於後步驟中形成的感光性樹脂層3之間的密接性。
接著，由於第1製造方法中的圖2B至圖4C的步驟，於第2製造方法中也相同，故而省略說明。
接著，第1製造方法中的圖5A至圖5E的步驟，係與圖9A至圖9E對應。於第2製造方法中，由於具有中間層50，因此可防止於將支撐體1去除之前將支撐體1剝離的情況。此外，可防止剝離層2與感光性樹脂層3的相互混合。
如圖9E所示，於去除支撐體1之後，可藉由蝕刻將種晶密接層4及種晶層5的中間層50去除。
[第2實施形態] 接著，參照圖12C，對本揭示之第2實施形態進行說明。 圖12C為將多層配線11與FC-BGA基板12接合後之配線基板單元15的剖視圖。 配線基板單元15，具備由FC-BGA基板12構成的第1配線基板、及由與第1配線基板不同而另外製造之多層配線11構成的第2配線基板，且可於第2配線基板的一面(以下，稱為「第1面」)安裝半導體元件14，第2配線基板係固定於第1配線基板。
本發明人等預測，於如前述之第2實施形態之配線基板單元中，產生微細之配線層等的剝離、或以剝離之部位或應力集中的部位為起點的裂痕，也與形成於作為第2配線基板的最上層之前述第1面的Cu圖案之寬度與構成第2配線基板的絕緣樹脂材料之拉伸強度的相對關係有關，且對該關聯性進行了研究。
以下，參照圖13及表3、表4、數式2等對其內容進行說明。 圖13為圖12C之A-A’圍圈部的放大詳細剖視圖。於圖13中，以最上層之導體層6的Cu圖案寬度為20、50、100、1000、2000μm的5種類，樹脂的拉伸強度為90、135、145、170 MPa(2種)的5種類，製作配線基板單元15。為了確認拉伸強度以外之物性影響，使用了其他物性以外不同的2種170 MPa的樹脂。
對於如此製造的試樣，根據與第1實施形態中說明之條件相同的條件實施溫度循環試驗，進行了有無裂痕的確認。
評價數設為N=4。表3顯示其結果。 [表3]
拉伸強度MPa (樹脂種) 裂痕產生概率%
170(A) 0 0 0 0
170(B) 0 0 0 0
145(C) 0 0 0 25
135(D) 0 0 25 50
90(E) 0 25 100 100
TST 1000Cy 20 100 1000 2000
Cu寬度um
然後，對於表3所示的結果，為了判別有無裂縫產生，嘗試預測是破裂還是未破裂之二值的名義邏輯迴歸分析，導出了以下的數式2。 [數式2] 1/(1+Exp(-A))                  …(2) A=0.227-0.1619×拉伸強度+6.648×log(Cu圖案寬度)
表4顯示以各基板中之微細配線層的樹脂之拉伸強度及Cu圖案寬度算出的數式2的值。 [表4]
拉伸強度MPa (樹脂種) 數式2之結果
170 8E-09 8E-07 0.0006 0.0047
170 8E-09 8E-07 0.0006 0.0047
145 5E-07 5E-05 0.0353 0.2129
135 2E-06 0.0002 0.1558 0.5772
90 0.0033 0.2588 0.9963 0.9995
TST 1000Cy 20 100 1000 2000
Cu寬度um
再者，於前述表4中，例如「8E-09」等顯示一指數記法，意味著「8×10 -9」。
自數式2獲得之表4的值，係顯示於0〜1的範圍內，0意指未破裂、1意指破裂。即，可藉由將表4的值乘以100，替換為裂痕產生概率。
根據表3、表4，於表4的值為0.15以下的拉伸強度及Cu圖案寬度的基板中，於TST 1000循環中未發現裂痕的產生。另一方面，根據數式2，於成為0.15以上的拉伸強度及Cu圖案線寬中，半數以上之基板於TST 1000循環中產生微細配線層的樹脂裂痕。藉此，可以說根據數式2獲得之裂痕產生概率合理。
圖14顯示數式2的曲線圖。於圖14中，橫向之虛線顯示數式2的值為0.5的位置。亦即，顯示破裂之情況及未破裂之情況的臨界點。然後，若求數式2之值為0.5的條件與數式2之曲線的交點，則Cu圖案寬度為1000μm，樹脂的拉伸強度為124.55。也就是說，若Cu圖案寬度為1000μm，可知需要使用拉伸強度為124.55MPa以上的樹脂。 因此，可知微細配線層之樹脂的裂痕產生概率於數式2之值為0.5時具有臨界點，選擇與Cu圖案寬度之設計值對應的拉伸強度的樹脂，能有效確保微細配線層之樹脂的抗裂性。
此外，較佳為，裂痕等的產生概率較0.5更小，希望為0.1以下。於這種情況下，藉由確定數式2之值為0.1以下的樹脂之拉伸強度與Cu圖案寬度的關係，可確定需要之配線基板單元的條件。
＜第2實施形態之第1製造方法＞ 以下，使用圖1至圖4B及圖10至圖12C，對本發明之一實施形態之配線基板單元的製造步驟的一例進行說明。
但是，由於圖1至圖4B之步驟係與第1實施形態之第1製造方法的情況相同，故而省略說明。 再者，將於第1實施形態之第1製造方法的圖2F的說明中記載為「導體層6係與FC-BGA基板12接合用」的部分，替換為「導體層6係與半導體元件接合用」。
以下，對於形成圖4A或圖4B所示的多層配線之後，形成與FC-BGA基板12的接合電極之步驟進行說明。如圖10A所示，與圖2A同樣地於上面形成感光性樹脂層3。
接著，如圖10B、圖10C所示，與圖2B、圖2C同樣地於真空中形成種晶密接層4及種晶層5。
接著，如圖10D所示形成阻劑圖案7。然後，如圖10E所示，藉由電解鍍敷形成導體層6。導體層6係作為與FC-BGA基板12接合用的電極。關於電解鍍銅的厚度，自銲料接合的觀點考慮，較佳為1μm以上，自生產率的觀點考慮，較佳為30μm以下。於本發明之一實施形態中，於感光性樹脂層3的開口部形成Cu：9μm，於感光性樹脂層3的上部形成Cu：7μm。
然後，如圖10F所示，將阻劑圖案7去除。然後，如圖10G所示，將不需要的種晶密接層4及種晶層5蝕刻去除。於該狀態下，殘留於表面的導體層6成為與FC-BGA基板12接合用的電極。
接著，如圖11A所示形成阻銲層8。阻銲層8係以覆蓋感光性樹脂層3的方式進行曝光、顯影，且以具備露出導體層6的開口部的方式形成。再者，作為阻銲層8的材料，例如可使用環氧樹脂或丙烯酸樹脂等絕緣性樹脂。於本發明之實施形態中，作為阻銲層8，係使用含有填料的感光性環氧樹脂形成阻銲層8。
接著，如圖11B所示，為了改善導體層6表面的氧化防止及銲料凸塊的潤濕性，設置表面處理層9。於本發明之實施形態中，作為表面處理層9，成膜無電解鍍Ni/Pd/Au層。此外，也可於表面處理層9形成OSP(Organic Solderability Preservative，使用水溶性預焊劑之表面處理)膜。此外，也可根據適宜用途自無電解鍍錫、無電解鍍Ni/Au等中選擇。接著，於表面處理層9上搭載銲料材料之後，透過一次的熔融冷卻使其固定，藉此獲得銲料10接合部。藉此，完成形成於支撐體1上之支撐體上的多層配線11完成。
接著，如圖12A所示，於將FC-BGA基板12與支撐體1及多層配線11接合之後，以底部封膠層對接合部進行封裝。作為底部封膠層，例如可使用於環氧樹脂、胺基甲酸酯樹脂、矽酮樹脂、聚酯樹脂、氧環丁烷樹脂、及馬來亞醯胺樹脂的一種或混合這些樹脂的2種以上的樹脂中，添加了作為填料的二氧化矽、氧化鈦、氧化鋁、氧化鎂或氧化鋅等而成的材料。底部封膠層係藉由填充液狀的樹脂而形成。
然後，如圖12B所示，將支撐體1剝離。藉由照射雷射光13以使剝離層2成為可剝離之狀態。自支撐體1的背面、即自支撐體1之與FC-BGA基板12相反側的面，將雷射光13照射於形成在與支撐體1之界面的剝離層2，形成可剝離之狀態，藉此可將支撐體1卸除。接著，如圖12C所示，於去除支撐體1之後，將剝離層2與種晶密接層4及種晶層5去除而可獲得配線基板單元15。
＜第2實施形態之第2製造方法＞ 接著，參照圖15，對作為第2實施形態之第1製造方法的變形例的第2製造方法進行說明。 第2實施形態之第2製造方法與第1製造方法的不同點在於，於剝離層2與感光性樹脂層3之間設置中間層50。於以下的說明中，對與前述第1製造方法相同或同等的構成要素賦予相同的符號，且簡化或省略其說明。 於第2製造方法中，如圖15所示，於支撐體1的一面形成剝離層2之後，形成種晶密接層4及種晶層5作為中間層50，該剝離層2係為了於後步驟中將支撐體1剝離而需要者。
再者，具體之種晶密接層4及種晶層5的形成方法及材料，可採用如於圖2B及圖2C之說明中記載的那樣的材料。 藉由設置此種中間層50，可提高剝離層2與於後步驟中形成的感光性樹脂層3之間的密接性。
此外，於將支撐體1去除之後，可藉由蝕刻去除種晶密接層4及種晶層5的中間層50。
以上，對本發明之實施形態進行了說明，但本發明不限於前述實施形態，只要於不超出本發明之實質內容的範圍內即可進行各種變更。
1:支撐體 2:剝離層 3:感光性樹脂層 4:種晶密接層 5:種晶層 6:導體層 7:阻劑圖案 8:阻銲層 9:表面處理層 10:銲料 11:多層配線 12:FC-BGA基板 13:雷射光 14:半導體元件 15:配線基板單元 20:封裝樹脂 21:半導體元件與多層配線的接合部 22:底部封膠 23:多層配線與FC-BGA基板的接合部 50:中間層
圖1為顯示於支撐體上形成有剝離層之狀態的剖視圖。 圖2A為顯示形成有感光性樹脂層之狀態的剖視圖。 圖2B為顯示形成有種晶密接層(seed adhesion layer)之狀態的剖視圖。 圖2C為顯示形成有種晶層(seed layer)之狀態的剖視圖。 圖2D為顯示形成有導體層之狀態的剖視圖。 圖2E為顯示藉由表面研磨將導體層及種晶層研磨後之狀態的剖視圖。 圖2F為顯示藉由表面研磨將種晶密接層及感光性樹脂層研磨之後形成了與半導體元件的接合用電極之狀態的剖視圖。 圖3A為顯示形成有通孔部的感光性樹脂層之狀態的剖視圖。 圖3B為顯示形成有通孔部及配線部的感光性樹脂層之狀態的剖視圖。 圖3C為顯示形成有種晶密接層之狀態的剖視圖。 圖3D為顯示形成有種晶層之狀態的剖視圖。 圖3E為顯示形成有導體層之狀態的剖視圖。 圖3F為顯示藉由表面研磨形成有通孔部及配線部之狀態的剖視圖。 圖4A為顯示重複圖3A至圖3F而形成多層配線之狀態的剖視圖。 圖4B為顯示藉由SAP工法形成多層配線之狀態的剖視圖。 圖4C為顯示於多層配線上形成有Cu柱(copper pillar)之狀態的剖視圖。 圖5A為顯示將支撐體上的多層配線與半導體元件接合之狀態的剖視圖。 圖5B為顯示形成有底部封膠(underfill)之狀態的剖視圖。 圖5C為顯示形成有封裝樹脂之狀態的剖視圖。 圖5D為顯示對剝離層照射雷射光之狀態的剖視圖。 圖5E為顯示與去除後之支撐體分離的多層配線的剖視圖。 圖5F為將多層配線與FC-BGA基板接合後的配線基板單元的剖視圖。 圖6為圖5F中的A-A’圍圈部的放大詳細剖視圖。 圖7為數式1的曲線圖。 圖8為顯示於第1實施形態之第2製造方法中，於中間層的上方形成感光性樹脂層之狀態的剖視圖。 圖9A為顯示於第2製造方法中將支撐體上的多層配線與半導體元件接合之狀態的剖視圖。 圖9B為顯示於第2製造方法中形成底部封膠之狀態的剖視圖。 圖9C為顯示於第2製造方法中形成封裝樹脂之狀態的剖視圖。 圖9D為顯示於第2製造方法中對剝離層照射雷射光之狀態的剖視圖。 圖9E為顯示於第2製造方法中與去除的支撐體分離之多層配線的剖視圖。 圖10A為顯示形成有感光性樹脂層之狀態的剖視圖。 圖10B為顯示形成有種晶密接層之狀態的剖視圖。 圖10C為顯示形成有種晶層之狀態的剖視圖。 圖10D為顯示形成有阻劑圖案之狀態的剖視圖。 圖10E為顯示形成有導體層之狀態的剖視圖。 圖10F為顯示去除阻劑圖案後之狀態的剖視圖。 圖10G為顯示將不需要的種晶密接層及種晶層蝕刻去除後之狀態的剖視圖。 圖11A為顯示形成有阻銲層之狀態的剖視圖。 圖11B為顯示形成表面處理層、銲料接合部，完成支撐體上的配線基板之狀態的剖視圖。 圖12A為顯示將支撐體上的配線基板與FC-BGA基板接合且以底部封膠層封裝後之狀態的剖視圖。 圖12B為顯示對剝離層照射雷射光之狀態的剖視圖。 圖12C為與去除的支撐體分離之配線基板單元的剖視圖。 圖13為圖12C中的A-A’圍圈部的放大詳細剖視圖。 圖14為數式2的曲線圖。 圖15為顯示於第2實施形態之第2製造方法中，於中間層的上方形成感光性樹脂層之狀態的圖。
11:多層配線
12:FC-BGA基板
14:半導體元件
15:配線基板單元
20:封裝樹脂
21:半導體元件與多層配線的接合部
22:底部封膠
23:多層配線與FC-BGA基板的接合部

Claims (16)

  1. 一種配線基板單元，其具備：第1配線基板；及第2配線基板，其與前述第1配線基板接合；且將半導體元件樹脂封裝於前述第2配線基板之與前述第1配線基板的接合面之對向面側(以下，稱為「第1面」)，其中 關於使用於前述第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度，以下的數式1之值小於0.5 [數式1] 1/(1+Exp(-A))                …(1) A=-15.45-0.1654×拉伸強度+11.31×log(Cu圖案寬度)。
  2. 如請求項1之配線基板單元，其中關於使用於前述第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度，數式1的值為0.1以下。
  3. 如請求項1或2之配線基板單元，其中前述第2配線基板係多層配線基板。
  4. 如請求項3之配線基板單元，其中前述多層配線基板係藉由SAP工法或鑲嵌法形成。
  5. 如請求項1或2之配線基板單元，其中前述第2配線基板之絕緣樹脂材料係感光性的絕緣樹脂。
  6. 如請求項3之配線基板單元，其中前述第2配線基板之絕緣樹脂材料係感光性的絕緣樹脂。
  7. 如請求項4之配線基板單元，其中前述第2配線基板之絕緣樹脂材料係感光性的絕緣樹脂。
  8. 一種配線基板單元之設計方法，該配線基板單元具備：第1配線基板；及第2配線基板，其與前述第1配線基板接合；且將半導體元件樹脂封裝於前述第2配線基板之與前述第1配線基板的接合面之對向面側(以下，稱為「第1面」)，該設計方法係使用以下的數式1且以數式1之值小於0.5的方式設定使用於前述第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度 [數式1] 1/(1+Exp(-A))                …(1) A=-15.45-0.1654×拉伸強度+11.31×log(Cu圖案寬度)。
  9. 一種配線基板單元，其具備：第1配線基板；及第2配線基板，其與前述第1配線基板接合；且可將半導體元件安裝於前述第2配線基板之與前述第1配線基板的接合面之對向面側(以下，稱為「第1面」)，其中關於使用於前述第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度，以下的數式2之值小於0.5 [數式2] 1/(1+Exp(-A))                …(2) A=0.227-0.1619×拉伸強度+6.648×log(Cu圖案寬度)。
  10. 如請求項9之配線基板單元，其中關於使用於前述第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度，數式2的值為0.1以下。
  11. 如請求項9或10之配線基板單元，其中前述第2配線基板係多層配線基板。
  12. 如請求項11之配線基板單元，其中前述多層配線基板係藉由SAP工法或鑲嵌法形成。
  13. 如請求項9或10之配線基板單元，其中前述第2配線基板之絕緣樹脂材料係感光性的絕緣樹脂。
  14. 如請求項11之配線基板單元，其中前述第2配線基板之絕緣樹脂材料係感光性的絕緣樹脂。
  15. 如請求項12之配線基板單元，其中前述第2配線基板之絕緣樹脂材料係感光性的絕緣樹脂。
  16. 一種配線基板單元之設計方法，該配線基板單元具備：第1配線基板；及第2配線基板，其與前述第1配線基板接合；且可將半導體元件安裝於前述第2配線基板之與前述第1配線基板的接合面之對向面側(以下，稱為「第1面」)，該設計方法係使用以下的數式2且以數式1之值小於0.5的方式設定使用於前述第2配線基板之絕緣樹脂材料的拉伸強度及形成於前述第1面的Cu圖案寬度 [數式2] 1/(1+Exp(-A))                …(2) A=0.227-0.1619×拉伸強度+6.648×log(Cu圖案寬度)。
TW111135665A 2021-09-22 2022-09-21 配線基板單元及其設計方法 TW202322291A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2021-153745 2021-09-22
JP2021-153737 2021-09-22
JP2021153745 2021-09-22
JP2021153737 2021-09-22
JP2022-136522 2022-08-30
JP2022136524A JP2023046266A (ja) 2021-09-22 2022-08-30 配線基板ユニット及びその設計方法
JP2022-136524 2022-08-30
JP2022136522A JP2023046265A (ja) 2021-09-22 2022-08-30 配線基板ユニット及びその設計方法

Publications (1)

Publication Number Publication Date
TW202322291A true TW202322291A (zh) 2023-06-01

Family

ID=85720609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135665A TW202322291A (zh) 2021-09-22 2022-09-21 配線基板單元及其設計方法

Country Status (3)

Country Link
KR (1) KR20240039188A (zh)
TW (1) TW202322291A (zh)
WO (1) WO2023047947A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092031B2 (ja) 2016-09-08 2022-06-28 凸版印刷株式会社 配線基板の製造方法
JP2020129576A (ja) * 2019-02-07 2020-08-27 凸版印刷株式会社 半導体パッケージ基板の製造方法
WO2020235684A1 (ja) * 2019-05-23 2020-11-26 凸版印刷株式会社 配線基板の製造方法
KR102609302B1 (ko) 2019-08-14 2023-12-01 삼성전자주식회사 반도체 패키지의 제조 방법
JP7497576B2 (ja) * 2020-02-05 2024-06-11 Ｔｏｐｐａｎホールディングス株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
WO2023047947A1 (ja) 2023-03-30
KR20240039188A (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
US11974404B2 (en) Method of producing circuit boards
WO2022124394A1 (ja) 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法
JP2021114534A (ja) 配線基板および配線基板の製造方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
JP2017228765A (ja) 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法
TW202322291A (zh) 配線基板單元及其設計方法
WO2022080152A1 (ja) 配線基板及び配線基板の製造方法
CN117981072A (zh) 布线基板单元及其设计方法
WO2023047946A1 (ja) 支持体付き基板および半導体装置
JP2023046265A (ja) 配線基板ユニット及びその設計方法
JP7491000B2 (ja) 配線基板および配線基板の製造方法
JP2023046266A (ja) 配線基板ユニット及びその設計方法
JP2023046275A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
JP2022012491A (ja) 配線基板及び配線基板の製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
JP2021158306A (ja) 配線基板及び配線基板の製造方法
JP2022092505A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP2022034306A (ja) 多層配線基板および多層配線基板の製造方法
JP2021190473A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP2021150306A (ja) 配線基板及び配線基板の製造方法
CN117941058A (zh) 带支持体的基板以及半导体装置
JP2023046274A (ja) 支持体付き基板および半導体装置
JP2021197484A (ja) 支持体付き配線基板、配線基板、及び半導体装置
JP2021125507A (ja) 配線基板及び配線基板の製造方法