KR20240039188A - 배선 기판 유닛 및 그 설계 방법 - Google Patents
배선 기판 유닛 및 그 설계 방법 Download PDFInfo
- Publication number
- KR20240039188A KR20240039188A KR1020247007320A KR20247007320A KR20240039188A KR 20240039188 A KR20240039188 A KR 20240039188A KR 1020247007320 A KR1020247007320 A KR 1020247007320A KR 20247007320 A KR20247007320 A KR 20247007320A KR 20240039188 A KR20240039188 A KR 20240039188A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- layer
- insulating resin
- resin
- board unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000013461 design Methods 0.000 title claims description 5
- 229920005989 resin Polymers 0.000 claims abstract description 116
- 239000011347 resin Substances 0.000 claims abstract description 116
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 description 212
- 239000010949 copper Substances 0.000 description 47
- 206010040844 Skin exfoliation Diseases 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 36
- 239000004020 conductor Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 32
- 238000007747 plating Methods 0.000 description 22
- 238000005498 polishing Methods 0.000 description 18
- 239000011521 glass Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000002335 surface treatment layer Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 3
- 229920001225 polyester resin Polymers 0.000 description 3
- 239000004645 polyester resin Substances 0.000 description 3
- -1 sensitizer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007477 logistic regression Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009503 electrostatic coating Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000015843 photosynthesis, light reaction Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/285—Permanent coating compositions
- H05K3/287—Photosensitive compositions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명은, 배선 기판 내부의 응력을 완화시켜, 응력이 집중되는 지점을 기점으로 하는 크랙이 발생하기 어려운 배선 기판 유닛을 제공하는 것을 목적으로 한다. 그 때문에, 본 발명에서는, 제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고 있다. 그리고, 제 2 배선 기판의 제 1 배선 기판과의 접합면의 대향면측에 반도체 소자가 봉지 수지되어 있다. 또한, 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 배선 기판의 대면 방향측의 Cu 패턴폭은, 이하의 수학식 1 의 값이 0.5 미만이 되도록 구성되어 있다.
Description
본 발명은, 배선 기판 유닛 및 그 설계 방법에 관한 것이다.
미세한 배선 회로를 갖는 반도체 소자를 마더보드에 실장하는 데에 있어서, 반도체 소자와 마더보드에서는, 접합 단자가 되는 전극 간격이나 크기가 합치하지 않는다. 이 때문에, 일반적으로 반도체 소자와 마더보드의 사이에는 FC-BGA (Flip Chip-Ball Grid Array) 기판으로 불리는 중간 기판이 사용된다. 이와 같은 중간 기판을 사용함으로써, 전극 간격이나 크기를 변환하여 접속하는 것이 가능해진다.
그러나, 반도체 장치의 고속화, 고집적화가 진전되어, 반도체 소자를 탑재하는 FC-BGA 기판에 대해서도, 새로운 접합 단자의 협피치화, 기판 내의 배선의 미세화가 요구되고 있다.
한편, FC-BGA 기판과 마더보드의 접합 단자 간격은, 종래와 거의 변하지 않는 피치로의 접합 단자에 의한 접합이 요구되고 있다.
이와 같은 반도체 소자의 접합 단자의 협피치화, 이것에 수반하는 FC-BGA 기판 내의 배선의 미세화에 대응하기 위해, FC-BGA 기판과 반도체 소자 사이에, 새로운 중간 기판으로서, 인터포저라고도 불리는, 미세한 배선을 포함하는 다층 배선 기판이 사용되고 있다.
그리고, 이와 같은 인터포저를 개재하여, 복수의 반도체 소자를 FC-BGA 기판에 실장하는 기술이 출현하고 있다.
초기의 인터포저는, 실리콘 웨이퍼의 가공 기술인 반도체 소자의 제조 프로세스 기술을 사용하여 제조되고 있었다. 그러나, 반도체 소자의 제조 프로세스 기술을 사용하면, 제조 비용이 상승하는 문제가 있었다. 또, 실리콘 웨이퍼를 사용하는 인터포저는, 실리콘 자체의 전기적 특성상의 과제로서, 전송 특성의 문제가 지적되고 있었다.
또한, 인터포저를 유리 기판 등의 지지체 상에 형성하고, 이것을 FC-BGA 기판에 탑재한 후, 지지체를 박리함으로써, FC-BGA 기판 상에 협피치의 다층 배선 기판을 형성하는 방식도 있다 (특허문헌 1).
그러나, 유리 인터포저는, 유리의 가공성에 과제가 있다.
이 때문에, 유리제의 인터포저의 결함을 보충하는 기술로서, 유기 절연 수지를 사용하여 인터포저를 형성하는 기술이 있다.
유기 절연 수지를 사용한 인터포저는, 캐리어로 불리는 지지체 상에, 유기 절연 수지와 배선 재료에 의해 배선 기판을 형성한다. 그리고, 배선 기판 상에 반도체 소자를 실장하고, 수지 봉지한 후에, 지지체를 박리하여 FC-BGA 기판에 장착함으로써 반도체 장치를 제조할 수 있다 (특허문헌 2).
그러나, 인터포저를 유기 절연 수지를 사용하여 형성하면, 유기 절연 수지의 CTE (coefficient of thermal expansion, 열팽창률) 가 FC-BGA 의 CTE 와 비교하여 크기 때문에, 열변화에 의해, 배선 기판에 있어서의 도체층의 박리나 유기 절연 수지에 크랙이 발생할 우려가 있다.
요컨대, 인터포저를 FC-BGA 에 장착한 후에, 주변 온도가 크게 변화하면, 배선 기판 중의 유기 절연 수지만이 크게 변형되어, 배선 기판의 휨이나, 배선 기판의 내부에 응력이 발생하게 된다. 그 결과, 미세한 배선층 등의 박리나, 박리된 지점이나 응력이 집중되는 지점을 기점으로 하는 크랙이 발생한다.
그래서 본 발명은, 상기 문제를 감안하여 이루어진 것으로, 배선 기판 내부의 응력을 완화시켜, 응력이 집중되는 지점을 기점으로 하는 크랙이 발생하기 어려운 배선 기판 유닛을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명의 대표적인 배선 기판 유닛 중 하나는,
제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고 있다. 그리고, 제 2 배선 기판의 제 1 배선 기판과의 접합면의 대향면측 (이하,「제 1 면」이라고 한다) 에 반도체 소자가 봉지 수지되어 있다.
또한, 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭은, 이하의 수학식 1 의 값이 0.5 미만이 되도록 구성되어 있다.
[수학식 1]
또한, 상기의 과제를 해결하기 위해, 본 발명의 대표적인 배선 기판 유닛 중 하나는,
제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고 있다. 그리고, 제 2 배선 기판의 제 1 배선 기판과의 접합면의 대향면측 (이하,「제 1 면」이라고 한다) 에 반도체 소자가 실장 가능하게 되어 있다.
또한, 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭은, 이하의 수학식 2 의 값이 0.5 미만이 되도록 구성되어 있다.
[수학식 2]
본 발명에 의하면, 배선 기판 내부의 응력이 완화되어, 응력이 집중되는 지점을 기점으로 하는 크랙이 발생하기 어려운 배선 기판 유닛을 제공하는 것이 가능해진다.
상기한 이외의 과제, 구성 및 효과는 이하의 실시형태의 설명에 의해 밝혀진다.
도 1 은, 지지체 상에 박리층을 형성한 상태를 나타내는 단면도이다.
도 2a 는, 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 2b 는, 시드 밀착층을 형성한 상태를 나타내는 단면도이다.
도 2c 는, 시드층을 형성한 상태를 나타내는 단면도이다.
도 2d 는, 도체층을 형성한 상태를 나타내는 단면도이다.
도 2e 는, 표면 연마에 의해 도체층 및 시드층을 연마한 상태를 나타내는 단면도이다.
도 2f 는, 표면 연마에 의해 시드 밀착층 및 감광성 수지층을 연마하고 반도체 소자와의 접합용 전극을 형성한 상태를 나타내는 단면도이다.
도 3a 는, 비아부의 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 3b 는, 비아부와 배선부의 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 3c 는, 시드 밀착층을 형성한 상태를 나타내는 단면도이다.
도 3d 는, 시드층을 형성한 상태를 나타내는 단면도이다.
도 3e 는, 도체층을 형성한 상태를 나타내는 단면도이다.
도 3f 는, 표면 연마에 의해 비아부 및 배선부를 형성한 상태를 나타내는 단면도이다.
도 4a 는, 도 3a ∼ 도 3f 를 반복하여 다층 배선을 형성한 상태를 나타내는 단면도이다.
도 4b 는, SAP 공법으로 다층 배선을 형성한 상태를 나타내는 단면도이다.
도 4c 는, 다층 배선 상에 Cu 필러를 형성한 상태를 나타내는 단면도이다.
도 5a 는, 지지대 상의 다층 배선과 반도체 소자를 접합한 상태를 나타내는 단면도이다.
도 5b 는, 언더필을 형성한 상태를 나타내는 단면도이다.
도 5c 는, 봉지 수지를 형성한 상태를 나타내는 단면도이다.
도 5d 는, 박리층에 레이저 광을 조사하는 상태를 나타내는 단면도이다.
도 5e 는, 제거된 지지체와 분리된 다층 배선을 나타내는 단면도이다.
도 5f 는, 다층 배선과 FC-BGA 기판을 접합한 배선 기판 유닛의 단면도이다.
도 6 은, 도 5f 에 있어서의 A-A’포위부의 확대 상세 단면도이다.
도 7 은, 수학식 1 의 그래프이다.
도 8 은, 제 1 실시형태의 제 2 제조 방법에 있어서, 중간층의 상방에 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 9a 는, 제 2 제조 방법에 있어서, 지지대 상의 다층 배선과 반도체 소자를 접합한 상태를 나타내는 단면도이다.
도 9b 는, 제 2 제조 방법에 있어서, 언더필을 형성한 상태를 나타내는 단면도이다.
도 9c 는, 제 2 제조 방법에 있어서, 봉지 수지를 형성한 상태를 나타내는 단면도이다.
도 9d 는, 제 2 제조 방법에 있어서, 박리층에 레이저 광을 조사하는 상태를 나타내는 단면도이다.
도 9e 는, 제 2 제조 방법에 있어서, 제거된 지지체와 분리된 다층 배선을 나타내는 단면도이다.
도 10a 는, 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 10b 는, 시드 밀착층을 형성한 상태를 나타내는 단면도이다.
도 10c 는, 시드층을 형성한 상태를 나타내는 단면도이다.
도 10d 는, 레지스트 패턴을 형성한 상태를 나타내는 단면도이다.
도 10e 는, 도체층을 형성한 상태를 나타내는 단면도이다.
도 10f 는, 레지스트 패턴을 제거한 상태를 나타내는 단면도이다.
도 10g 는, 불필요한 시드 밀착층 및 시드층을 에칭 제거한 상태를 나타내는 단면도이다.
도 11a 는, 솔더 레지스트층을 형성한 상태를 나타내는 단면도이다.
도 11b 는, 표면 처리층, 땜납 접합부를 형성하고, 지지체 상의 배선 기판이 완성된 상태를 나타내는 단면도이다.
도 12a 는, 지지체 상의 배선 기판과 FC-BGA 기판을 접합하여 언더필층으로 봉지한 상태를 나타내는 단면도이다.
도 12b 는, 박리층에 레이저 광을 조사하는 상태를 나타내는 단면도이다.
도 12c 는, 제거된 지지체와 분리된 배선 기판 유닛의 단면도이다.
도 13 은, 도 12c 에 있어서의 A-A’포위부의 확대 상세 단면도이다.
도 14 는, 수학식 2 의 그래프이다.
도 15 는, 제 2 실시형태의 제 2 제조 방법에 있어서, 중간층의 상방에 감광성 수지층을 형성한 상태를 나타내는 도면이다.
도 2a 는, 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 2b 는, 시드 밀착층을 형성한 상태를 나타내는 단면도이다.
도 2c 는, 시드층을 형성한 상태를 나타내는 단면도이다.
도 2d 는, 도체층을 형성한 상태를 나타내는 단면도이다.
도 2e 는, 표면 연마에 의해 도체층 및 시드층을 연마한 상태를 나타내는 단면도이다.
도 2f 는, 표면 연마에 의해 시드 밀착층 및 감광성 수지층을 연마하고 반도체 소자와의 접합용 전극을 형성한 상태를 나타내는 단면도이다.
도 3a 는, 비아부의 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 3b 는, 비아부와 배선부의 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 3c 는, 시드 밀착층을 형성한 상태를 나타내는 단면도이다.
도 3d 는, 시드층을 형성한 상태를 나타내는 단면도이다.
도 3e 는, 도체층을 형성한 상태를 나타내는 단면도이다.
도 3f 는, 표면 연마에 의해 비아부 및 배선부를 형성한 상태를 나타내는 단면도이다.
도 4a 는, 도 3a ∼ 도 3f 를 반복하여 다층 배선을 형성한 상태를 나타내는 단면도이다.
도 4b 는, SAP 공법으로 다층 배선을 형성한 상태를 나타내는 단면도이다.
도 4c 는, 다층 배선 상에 Cu 필러를 형성한 상태를 나타내는 단면도이다.
도 5a 는, 지지대 상의 다층 배선과 반도체 소자를 접합한 상태를 나타내는 단면도이다.
도 5b 는, 언더필을 형성한 상태를 나타내는 단면도이다.
도 5c 는, 봉지 수지를 형성한 상태를 나타내는 단면도이다.
도 5d 는, 박리층에 레이저 광을 조사하는 상태를 나타내는 단면도이다.
도 5e 는, 제거된 지지체와 분리된 다층 배선을 나타내는 단면도이다.
도 5f 는, 다층 배선과 FC-BGA 기판을 접합한 배선 기판 유닛의 단면도이다.
도 6 은, 도 5f 에 있어서의 A-A’포위부의 확대 상세 단면도이다.
도 7 은, 수학식 1 의 그래프이다.
도 8 은, 제 1 실시형태의 제 2 제조 방법에 있어서, 중간층의 상방에 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 9a 는, 제 2 제조 방법에 있어서, 지지대 상의 다층 배선과 반도체 소자를 접합한 상태를 나타내는 단면도이다.
도 9b 는, 제 2 제조 방법에 있어서, 언더필을 형성한 상태를 나타내는 단면도이다.
도 9c 는, 제 2 제조 방법에 있어서, 봉지 수지를 형성한 상태를 나타내는 단면도이다.
도 9d 는, 제 2 제조 방법에 있어서, 박리층에 레이저 광을 조사하는 상태를 나타내는 단면도이다.
도 9e 는, 제 2 제조 방법에 있어서, 제거된 지지체와 분리된 다층 배선을 나타내는 단면도이다.
도 10a 는, 감광성 수지층을 형성한 상태를 나타내는 단면도이다.
도 10b 는, 시드 밀착층을 형성한 상태를 나타내는 단면도이다.
도 10c 는, 시드층을 형성한 상태를 나타내는 단면도이다.
도 10d 는, 레지스트 패턴을 형성한 상태를 나타내는 단면도이다.
도 10e 는, 도체층을 형성한 상태를 나타내는 단면도이다.
도 10f 는, 레지스트 패턴을 제거한 상태를 나타내는 단면도이다.
도 10g 는, 불필요한 시드 밀착층 및 시드층을 에칭 제거한 상태를 나타내는 단면도이다.
도 11a 는, 솔더 레지스트층을 형성한 상태를 나타내는 단면도이다.
도 11b 는, 표면 처리층, 땜납 접합부를 형성하고, 지지체 상의 배선 기판이 완성된 상태를 나타내는 단면도이다.
도 12a 는, 지지체 상의 배선 기판과 FC-BGA 기판을 접합하여 언더필층으로 봉지한 상태를 나타내는 단면도이다.
도 12b 는, 박리층에 레이저 광을 조사하는 상태를 나타내는 단면도이다.
도 12c 는, 제거된 지지체와 분리된 배선 기판 유닛의 단면도이다.
도 13 은, 도 12c 에 있어서의 A-A’포위부의 확대 상세 단면도이다.
도 14 는, 수학식 2 의 그래프이다.
도 15 는, 제 2 실시형태의 제 2 제조 방법에 있어서, 중간층의 상방에 감광성 수지층을 형성한 상태를 나타내는 도면이다.
이하에, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙이고 있다. 단, 도면은 모식적인 것이고, 두께와 평면 치수의 관계, 각 층의 두께의 비율 등은 현실의 것과는 상이한 것에 유의해야 한다. 따라서, 구체적인 두께나 치수는 이하의 설명을 참작하여 판단해야 할 것이다. 또, 도면 상호간에 있어서도 서로의 치수의 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.
또, 이하에 나타내는 실시형태는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것으로서, 본 발명의 기술적 사상은, 구성 부품의 재질, 형상, 구조, 배치 등을 하기의 것에 특정하는 것이 아니다. 본 발명의 기술적 사상은, 특허청구범위에 기재된 청구항이 규정하는 기술적 범위 내에 있어서, 다양한 변경을 가할 수 있다.
또한, 본 개시에 있어서,「면」이란, 판상 부재의 면뿐만 아니라, 판상 부재에 포함되는 층에 대하여, 판상 부재의 면과 대략 평행한 층의 계면도 가리키는 경우가 있다. 또,「상면」,「하면」이란, 판상 부재나 판상 부재에 포함되는 층을 도시한 경우의, 도면 상의 상방 또는 하방에 나타나는 면을 의미한다. 또한,「상면」,「하면」에 대해서는,「제 1 면」,「제 2 면」이라고 칭하기도 한다.
또,「측면」이란, 판상 부재나 판상 부재에 포함되는 층에 있어서의 면이나 층의 두께의 부분을 의미한다. 또한, 면의 일부 및 측면을 합하여「단부」라고 하는 경우가 있다.
또,「상방」이란, 판상 부재 또는 층을 수평하게 재치한 경우의 수직 상방의 방향을 의미한다. 또한,「상방」및 이것과 반대의「하방」에 대해서는, 이들을「Z 축 플러스 방향」,「Z 축 마이너스 방향」이라고 하는 경우가 있고, 수평 방향에 대해서는,「X 축 방향」,「Y 축 방향」이라고 하는 경우가 있다.
또,「평면 형상」,「평면시」란, 상방으로부터 면 또는 층을 시인한 경우의 형상을 의미한다. 또한,「단면 형상」,「단면시」란, 판상 부재 또는 층을 특정한 방향으로 절단한 경우의 수평 방향에서 시인한 경우의 형상을 의미한다.
[제 1 실시형태]
먼저, 도 5f 를 참조하여, 본 개시에 있어서의 제 1 실시형태에 대해 설명한다.
도 5f 는, 다층 배선 (11) 과 FC-BGA 기판 (12) 을 접합한 배선 기판 유닛 (15) 의 단면도이다.
배선 기판 유닛 (15) 은, FC-BGA 기판 (12) 으로 이루어지는 제 1 배선 기판과, 제 1 배선 기판과는 별도로 제조된 다층 배선 (11) 으로 이루어지는 제 2 배선 기판의 일방의 면에 반도체 소자 (14) 가 언더필 (22) 에 의해 고정되어 있고, 제 2 배선 기판과 반도체 소자가 제 1 배선 기판에 수지 봉지되어 있다.
또, 도 5f 에 나타내는 바와 같이, 다층 배선 (11) 은 일방의 면에서 FC-BGA 기판 (12) 과 접속되어 있고, 그 접합면과 대향하는 타방의 면 (이하,「제 1 면」이라고 한다) 에서 반도체 소자 (14) 와 접합하고 있다.
도 5f 에 있어서, 21 은 반도체 소자 (14) 와 다층 배선 (11) 의 접합부를 나타내고 있고, 23 은 다층 배선 (11) 과 FC-BGA 기판 (12) 의 접합부를 나타내고 있다.
본 발명자들은, 상기 서술한 바와 같은 배선 기판 유닛에 있어서, 미세한 배선층 등의 박리나, 박리된 지점이나 응력이 집중되는 지점을 기점으로 하는 크랙이 발생하는 것은, 제 2 배선 기판의 최상층이다. 상기 제 1 면에 형성된 Cu 패턴의 폭과 제 2 배선 기판을 구성하고 있는 절연 수지 재료의 인장 강도의 상대적인 관계에 관련되어 있다고 예측하고, 이 관련성에 대해 연구를 실시하였다.
이하 그 내용을 도 6 및 표 1, 표 2, 수학식 1 등을 참조하여 설명한다.
도 6 은, 도 5f 의 A-A’의 포위부의 확대 상세 단면도이다. 도 6 에 있어서, 제 2 배선 기판의 최상층의 도체층 (6) 의 Cu 패턴폭을 20, 50, 100, 1000, 2000 ㎛ 의 5 종류, 수지의 인장 강도를 90, 135, 145, 170 ㎫ (2 종) 의 5 종류로 배선 기판 유닛 (15) 을 제작하였다. 인장 강도 이외의 물성의 영향을 확인하기 위해, 다른 물성 이외가 상이한 170 ㎫ 의 수지 2 종류를 적용하였다.
이와 같이 하여 제조한 샘플에 대하여, 이하의 조건에 준거하여 온도 사이클 시험을 실시하고, 크랙의 유무의 확인을 실시하였다.
시험종 : TST
규격 : JESD22-A106B (Condition D)
온도 : (1) 150 ℃/5 min, (2) 상온/1 min, (3) -65 ℃/5 min 에 있어서, (1) 로부터 (2), (2) 로부터 (3), (3) 으로부터 (2), (2) 로부터 (1) 로의 온도 사이클을 실시.
사이클수 : 1000
평가수는 N = 4 로 하였다. 그 결과를 표 1 에 나타낸다.
그리고, 표 1 에 나타낸 결과에 대하여, 크랙의 발생의 유무를 판별하기 위해, 균열되는지, 균열되지 않는지의 2 값을 예측하는 명의 로지스틱 회귀를 시도하고, 이하의 수학식 1 을 도출하였다.
[수학식 1]
각 기판에 있어서의 미세 배선층의 수지의 인장 강도 및 Cu 패턴폭으로 산출되는 수학식 1 의 값을 표 2 에 나타낸다.
또한, 상기 표 2 중에서, 예를 들어,「3E-13」 등은, 지수 표기를 나타내고,「3 × 10-13」을 의미하고 있다.
수학식 1 로부터 얻어지는 표 2 의 값은, 0 ∼ 1 의 범위에서 표기하고 있고, 0 이 균열되지 않는 것을, 1 이 균열되는 것을 의미한다. 즉, 표 2 의 값에 100 을 곱함으로써, 크랙 발생 확률이라고 바꿔 읽을 수 있다.
표 1, 표 2 에 의해 표 2 의 값이 0.1 이하가 되는 인장 강도와 Cu 패턴폭의 기판에 있어서는, TST1000 사이클에서 크랙의 발생은 보이지 않았다. 한편, 수학식 1 에 의해 0.1 이상이 되는 인장 강도와 Cu 패턴선폭에 있어서는, TST1000 사이클에서 절반수 이상의 기판에 미세 배선층의 수지 크랙이 발생하였다. 이것으로부터, 수학식 1 로부터 얻어지는 크랙 발생 확률은, 타당하다고 말할 수 있다.
도 7 에 수학식 1 의 그래프를 나타낸다. 도 7 에 있어서, 횡방향의 파선은, 수학식 1 의 값이 0.5 인 위치를 나타내고 있다. 요컨대, 균열된 경우와 균열되지 않은 경우의 임계점을 나타내고 있다. 그리고, 수학식 1 의 값이 0.5 인 조건과 수학식 1 의 그래프의 교점을 구하면, Cu 패턴폭이 1000 ㎛ 이고, 수지의 인장 강도가 111.7 이 된다. 요컨대, Cu 패턴폭이 1000 ㎛ 이면, 인장 강도 111.7 ㎫ 이상의 수지를 사용할 필요가 있는 것을 알 수 있다.
따라서, 미세 배선층의 수지의 크랙 발생 확률은, 수학식 1 의 값이 0.5 가 되는 곳에서 임계점을 갖고, Cu 패턴폭의 설계값에 따른 인장 강도의 수지를 선택하는 것이, 미세 배선층의 수지의 크랙 내성 확보에 유효하다는 것을 알 수 있다.
또한, 크랙 등의 발생 확률은 0.5 보다 더욱 작은 것이 바람직하고, 0.1 이하인 것이 바람직하다. 이 경우이면, 수학식 1 의 값이 0.1 이하가 되는 수지의 인장 강도와 Cu 패턴폭의 관계를 특정함으로써, 필요한 배선 기판 유닛의 조건을 정할 수 있다.
＜제 1 실시형태의 제 1 제조 방법＞
이하에서는, 도 1 ∼ 도 6 을 사용하여, 본 발명의 일 실시형태에 관련된 배선 기판 유닛의 제조 공정의 일례를 설명한다.
먼저, 도 1 에 나타내는 바와 같이, 지지체 (1) 의 일방의 면에, 후의 공정에서 지지체 (1) 를 박리하기 위해 필요한 박리층 (2) 을 형성한다.
박리층 (2) 은, 예를 들어, UV 광 등의 광을 흡수하여 발열, 혹은, 변질에 의해 박리 가능해지는 수지여도 되고, 열에 의해 발포에 의해 박리 가능해지는 수지여도 된다. UV 광 등의 광, 예를 들어 레이저 광에 의해 박리 가능해지는 수지를 사용하는 경우, 박리층 (2) 을 형성한 측과는 반대측의 면으로부터 지지체 (1) 에 광을 조사하여, 지지체 상의 다층 배선 (11) 과, FC-BGA 기판 (12) 의 접합체로부터 지지체 (1) 를 제거한다. 박리층 (2) 은, 예를 들어 에폭시 수지, 폴리이미드 수지, 폴리우레탄 수지, 실리콘 수지, 폴리에스테르 수지, 옥세탄 수지, 말레이미드 수지, 및 아크릴 수지 등의 유기 수지나, 아모르퍼스 실리콘, 갈륨나이트라이드, 금속 산화물층 등의 무기층으로부터 선택할 수 있다. 또한, 박리층 (2) 은 광 분해 촉진제나 광 흡수제, 증감제, 필러 등의 첨가제를 함유해도 된다. 또한, 박리층 (2) 은 복수층으로 구성되고 있어도 되고, 예를 들어 지지체 (1) 상에 형성되는 다층 배선층의 보호를 목적으로 하여, 박리층 (2) 상에 추가로 보호층을 형성하는 것이나, 지지체 (1) 와의 밀착성을 향상시키는 층을 박리층 (2) 의 하층에 형성해도 된다. 또한, 박리층 (2) 과 다층 배선층 사이에 레이저 광 반사층이나 금속층을 형성해도 되고, 그 구성은 본 실시형태에 의해 한정되지 않는다.
지지체 (1) 는, 지지체 (1) 를 통하여 박리층 (2) 에 광을 조사시키는 경우도 있기 때문에, 투명성을 갖는 것이 바람직하고, 예를 들어 유리를 사용할 수 있다. 유리는 평탄성이 우수하고 또, 강성이 높기 때문에, 지지체 상의 다층 배선 (11) 의 미세한 패턴 형성에 적합하다. 또, 유리는 CTE (coefficient of thermal expansion, 열팽창률) 가 작고 잘 변형되기 어려운 점에서, 패턴 배치 정밀도 및 평탄성의 확보에 우수하다. 지지체 (1) 로서 유리를 사용하는 경우, 유리의 두께는, 제조 프로세스에 있어서의 휨의 발생을 억제하는 관점에서 두꺼운 편이 바람직하고, 예를 들어 0.7 ㎜ 이상, 바람직하게는 1.1 ㎜ 이상의 두께이다. 또, 유리의 CTE 는 3 ppm/K 이상 15 ppm/K 이하가 바람직하고, FC-BGA 기판 (12), 반도체 소자 (14) 의 CTE 의 관점에서 9 ppm/K 정도가 보다 바람직하다. 유리로는, 예를 들어 석영 유리, 붕규산 유리, 무알칼리 유리, 소다 유리, 또는, 사파이어 유리 등이 사용된다. 한편, 박리층 (2) 에 열에 의해 발포하는 수지를 사용하는 등, 지지체 (1) 를 박리할 때에 지지체 (1) 에 광의 투과성이 필요하지 않은 경우에는, 지지체 (1) 에는, 변형이 적은 예를 들어 메탈이나 세라믹스 등을 사용할 수 있다. 본 발명의 일 실시형태에서는, 박리층 (2) 으로서 UV 광을 흡수하여 박리 가능해지는 수지를 사용하고, 지지체 (1) 에는 유리를 사용한다.
다음으로, 도 2a 에 나타내는 바와 같이 감광성 수지층 (3) 을 형성한다. 본 실시형태에서는, 감광성 수지층 (3) 으로서, 예를 들어, 감광성의 에폭시계 수지를 스핀 코트법에 의해 형성한다. 감광성의 에폭시 수지는 비교적 저온에서 경화시킬 수 있고, 형성 후의 경화에 의한 수축이 적기 때문에, 그 후의 미세 패턴 형성에 우수하다. 감광성 수지의 형성 방법으로는, 액상의 감광성 수지를 사용하는 경우에는, 슬릿 코트, 커튼 코트, 다이 코트, 스프레이 코트, 정전 도포법, 잉크젯 코트, 그라비어 코트, 스크린 인쇄, 그라비어 오프셋 인쇄, 스핀 코트, 닥터 코트에서 선정할 수 있다. 필름상의 감광성 수지로 사용하는 경우에는, 라미네이트, 진공 라미네이트, 진공 프레스 등을 적용할 수 있다. 감광성 수지층 (3) 은, 예를 들어 감광성 폴리이미드 수지, 감광성 벤조시클로부텐 수지, 감광성 에폭시 수지 및 그 변성물을 절연 수지로서 사용하는 것도 가능하다. 이어서, 포토리소그래피에 의해, 감광성 수지층 (3) 에 개구부를 형성한다. 개구부에 대하여, 현상시의 잔류물 제거를 목적으로 하여, 플라즈마 처리를 실시해도 된다. 감광성 수지층 (3) 의 두께는, 개구부에 형성하는 도체층의 두께에 따라 설정되고, 본 발명의 일 실시형태에서는 예를 들어 7 ㎛ 를 형성한다. 또 평면시의 개구부 형상은, 반도체 소자의 접합 전극의 피치, 형상에 따라 설정되고, 본 발명의 일 실시형태에서는 예를 들어 φ35 ㎛ 의 개구 형상으로 하고, 피치는 75 ㎛ 로 형성한다.
이어서, 도 2b, 도 2c 에 나타내는 바와 같이, 진공 중에서, 시드 밀착층 (4), 및 시드층 (5) 을 형성한다. 시드 밀착층 (4) 은 감광성 수지층 (3) 에 대한 시드층 (5) 의 밀착성을 향상시키는 층이고, 시드층 (5) 의 박리를 방지하는 층이다. 시드층 (5) 은 배선 형성에 있어서, 전해 도금의 급전층으로서 작용한다. 시드 밀착층 (4), 및 시드층 (5) 은, 예를 들어, 스퍼터법, 또는 증착법 등에 의해 형성되며, 예를 들어, Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, ITO, IZO, AZO, ZnO, PZT, TiN, Cu3N4, Cu 합금이나, 이들을 복수 조합한 것을 적용할 수 있다. 본 발명에서는, 전기 특성, 제조의 용이성의 관점 및 비용면을 고려하여, 시드 밀착층 (4) 에 티탄층, 계속해서 시드층 (5) 의 구리층을 순차 스퍼터링법으로 형성한다. 티탄과 구리층의 합계의 막두께는, 전해 도금의 급전층으로서 1 ㎛ 이하로 하는 것이 바람직하다. 본 발명의 일 실시형태에서는 Ti : 50 ㎚, Cu : 300 ㎚ 를 형성한다.
다음으로 도 2d 에 나타내는 바와 같이 전해 도금에 의해 도체층 (6) 을 형성한다. 도체층 (6) 은 반도체 소자 (14) 와 접합용의 전극이 된다. 전해 니켈 도금, 전해 구리 도금, 전해 크롬 도금, 전해 Pd 도금, 전해 금 도금, 전해 로듐 도금, 전해 이리듐 도금 등을 들 수 있지만, 전해 구리 도금인 것이 간편하고 저렴하며, 전기 전도성이 양호한 점에서 바람직하다. 전해 구리 도금의 두께는, 반도체 소자 (14) 와 접합용의 전극이 되고, 땜납 접합의 관점에서 1 ㎛ 이상, 또한, 생산성의 관점에서 30 ㎛ 이하인 것이 바람직하다. 본 발명의 일 실시형태에서는 감광성 수지층 (3) 의 개구부에는 Cu : 9 ㎛ 를 형성하고, 감광성 수지층 (3) 의 상부에는 Cu : 2 ㎛ 를 형성한다.
다음으로 도 2e 에 나타내는 바와 같이, CMP (화학 기계 연마) 가공 등에 의해 구리층을 연마하고, 도체층 (6), 및 시드층 (5) 을 제거한다. 시드 밀착층 (4) 과 도체층 (6) 이 표면이 되도록 연마 가공을 실시한다. 본 발명의 일 실시형태에서는, 감광성 수지층 (3) 의 상부의 도체층 (6) 의 Cu : 2 ㎛, 및 시드층 (5) 의 Cu : 300 ㎚ 를 연마에 의해 제거한다.
다음으로 도 2f 에 나타내는 바와 같이, CMP 가공 등의 연마를 재차 실시하고, 시드 밀착층 (4) 과, 감광성 수지층 (3) 을 제거한다. 시드 밀착층 (4) 과, 감광성 수지층 (3) 의 이종 재료의 연마이기 때문에, 화학 연마에 의한 효능은 적고, 연마제에 의한 물리적인 연마가 지배적이다. 공정 간략화의 목적으로 전술 (도 2e) 한 연마와 동일한 수법을 사용해도 되고, 또 연마의 효율화를 목적으로 하여 시드 밀착층 (4) 과, 감광성 수지층 (3) 의 재료종에 따라 연마 수법을 변경해도 된다. 그리고, 연마를 실시한 후에 남은 도체층 (6) 이, FC-BGA 기판 (12) 과 접합용의 전극이 된다.
다음으로 도 3a 에 나타내는 바와 같이, 도 2a 와 동일하게 상면에 감광성 수지층 (3) 을 형성한다. 감광성 수지층 (3) 의 두께는, 개구부에 형성하는 도체층의 두께에 따라 설정된다. 또 평면시의 개구부 형상은, 도체층 (6) 과의 접속의 관점에서 설정되고, 본 발명의 일 실시형태에서는 예를 들어 φ20 ㎛ 의 개구 형상을 형성한다. 이 개구부는 다층 배선의 상하층을 잇는 비아부의 형상이다.
또한, 그 상면에 도 3b 에 나타내는 바와 같이, 도 2a 와 동일하게 상면에 감광성 수지층 (3) 을 형성한다. 감광성 수지층 (3) 의 두께는, 개구부에 형성하는 도체층의 두께에 따라 설정되고, 본 발명의 일 실시형태에서는 예를 들어 2 ㎛ 를 형성한다. 또 평면시의 개구부 형상은, 적층체의 접속성의 관점에서 설정되고, 하부의 개구 형상 외측을 둘러싸 형성된다. 본 발명의 일 실시형태에서는 예를 들어 φ50 ㎛ 의 개구 형상을 형성한다. 이 개구부는 다층 배선의 배선부, 및 상하층을 잇는 비아부의 일부분의 형상이다.
이어서, 도 3c, 도 3d 에 나타내는 바와 같이, 도 2b, 도 2c 와 동일하게 진공 중에서, 시드 밀착층 (4), 및 시드층 (5) 을 형성한다. 본 발명의 일 실시형태에서는 Ti : 50 ㎚, Cu : 300 ㎚ 를 형성한다.
다음으로 도 3e 에 나타내는 바와 같이 전해 도금에 의해 도체층 (6) 을 형성한다. 도체층 (6) 은 비아부, 및 배선부가 된다. 전해 니켈 도금, 전해 구리 도금, 전해 크롬 도금, 전해 Pd 도금, 전해 금 도금, 전해 로듐 도금, 전해 이리듐 도금 등을 들 수 있지만, 전해 구리 도금인 것이 간편하고 저렴하며, 전기 전도성이 양호한 점에서 바람직하다. 전해 구리 도금의 두께는, 배선부의 전기 저항의 관점에서 0.5 ㎛ 이상, 생산성의 관점에서 30 ㎛ 이하인 것이 바람직하다. 본 발명의 일 실시형태에서는, 감광성 수지층 (3) 의 2 중의 개구부에는 Cu : 6 ㎛ 를 형성하고, 감광성 수지층 (3) 의 1 중의 개구부에는 Cu : 4 ㎛ 를 형성하고, 감광성 수지층 (3) 의 상부에는 Cu : 2 ㎛ 를 형성한다.
다음으로 도 3f 에 나타내는 바와 같이, CMP (화학 기계 연마) 가공 등에 의해 연마하여, 도체층 (6), 및 시드층 (5) 을 제거한다. 계속해서, CMP (화학 기계 연마) 가공 등에 의해 연마를 재차 실시하고, 시드 밀착층 (4) 과, 감광성 수지층 (3) 을 제거한다. 그리고, CMP 를 실시한 후에 남은 도체층 (6) 이, 비아부, 및 배선부의 도체부가 된다. 본 발명의 일 실시형태에서는, 감광성 수지층 (3) 의 상부의 도체층 (6) 의 Cu : 2 ㎛, 및 시드층 (5) 의 Cu : 300 ㎚ 를 연마에 의해 제거한다.
도 4a 에 나타내는 바와 같이, 도 3a ∼ 도 3f 를 반복하여 다층 배선 (11) 을 형성한다. 본 발명의 일 실시형태에서는, 배선층을 2 층 형성한다. 또한, 도 3 ∼ 도 4a 의 다층 배선 형성은 다마신법을 사용하고 있지만, 그것에 한정되는 것은 아니고, 도 4b 에 나타내는 바와 같이, 다층 배선 (11) 은, SAP 로 형성해도 된다.
도 4c 에 나타내는 바와 같이, 반도체 소자 (14) 와의 접합용의 전극을 포함한 Cu 필러인 도체층 (6) 을 형성한다.
다음으로 도 5a 에 나타내는 바와 같이, 지지체 상의 다층 배선 (11) 에 있어서의 지지체 (1) 와 반대측의 면에, 반도체 소자 (14) 가 Cu 필러나 땜납으로 접합 (반도체 소자와 다층 배선의 접합부 (21)) 한다.
다음으로 도 5b 에 나타내는 바와 같이, 반도체 소자와 다층 배선의 접합부 (21) 의 부근에 언더필 (22) 을 충전하고, 반도체 소자 (14) 와 지지체 상의 다층 배선 (11) 의 고정 및 접합부의 봉지를 실시한다.
다음으로 도 5c 에 나타내는 바와 같이, 반도체 소자 (14) 를 봉지하는 봉지 수지 (20) 를 형성한다. 봉지 수지 (20) 는, 언더필 (22) 과는 상이한 재료이고, 에폭시 수지, 실리콘 수지, 아크릴 수지, 우레탄 수지, 폴리에스테르 수지, 옥세탄 수지의 1 종 또는 이들 수지의 2 종류 이상이 혼합된 수지에, 필러로서의 실리카, 산화티탄, 산화알루미늄, 산화마그네슘, 또는 산화아연 등이 첨가된 재료가 사용되고, 컴프레션 몰드, 트랜스퍼 몰드 등에 의해 형성된다.
다음으로 도 5d 에 나타내는 바와 같이, 박리층 (2) 에 레이저 광 (13) 을 조사하여, 반도체 소자가 탑재된 지지체 상의 다층 배선 (11) 을 지지체 (1) 로부터 박리한다. 지지체 (1) 의 배면으로부터, 즉, 지지체 (1) 의 FC-BGA 기판 (12) 과는 반대측의 면으로부터 레이저 광 (13) 을 지지체 (1) 와의 계면에 형성된 박리층 (2) 에 조사하여 박리 가능한 상태로 함으로써, 지지체 (1) 를 분리하는 것이 가능해진다. 다음으로, 도 5e 에 나타내는 바와 같이 지지체 (1) 를 제거한 후, 박리층 (2) 과 시드 밀착층 (4), 및 시드층 (5) 을 제거한다.
다음으로 도 5f 에 나타내는 바와 같이, 지지체 (1) 로부터 박리된 반도체 소자가 탑재된 지지체 상의 다층 배선 (11) 을 FC-BGA 기판 (12) 에 땜납을 사용하여 접합 (다층 배선과 FC-BGA 기판의 접합부 (23)) 하여, 배선 기판 유닛 (15) 을 얻을 수 있다.
＜제 1 실시형태의 제 2 제조 방법＞
다음으로, 제 1 실시형태의 제 1 제조 방법의 변형예인 제 2 제조 방법을 도 8, 도 9a 내지 도 9d 를 참조하여 설명한다.
제 2 제조 방법은, 박리층 (2) 과 감광성 수지층 (3) 의 사이에 중간층 (50) 을 형성하고 있는 점에서 제 1 제조 방법과 상이하다. 이하의 설명에 있어서, 상기 서술한 제 1 제조 방법과 동일 또는 동등한 구성 요소에 대해서는 동일한 부호를 붙이고, 그 설명을 간략 또는 생략한다.
제 2 제조 방법에 있어서는, 도 8 에 나타내는 바와 같이, 지지체 (1) 의 일방의 면에, 후의 공정에서 지지체 (1) 를 박리하기 위해 필요한 박리층 (2) 을 형성한 후에, 중간층 (50) 으로서, 시드 밀착층 (4), 및 시드층 (5) 을 형성하고 있다.
또한, 구체적인 시드 밀착층 (4) 및 시드층 (5) 의 형성 방법이나 재료는, 도 2b 및 도 2c 의 설명에 있어서 기재한 바와 같은 것을 채용할 수 있다.
이와 같은 중간층 (50) 을 형성함으로써, 박리층 (2) 과 후의 공정에서 형성하는 감광성 수지층 (3) 사이의 밀착성을 향상시키는 것이 가능해진다.
다음으로 제 1 제조 방법에 있어서의 도 2b 내지 도 4c 에 관한 공정은, 제 2 제조 방법에 있어서도 동일하기 때문에, 설명은 생략한다.
다음으로, 제 1 제조 방법에 있어서의 도 5a 내지 도 5e 에 관한 공정은, 도 9a ∼ 도 9e 가 대응하고 있다. 제 2 제조 방법에 있어서는, 중간층 (50) 을 구비하고 있는 점에서, 지지체 (1) 를 제거하기 전에 지지체 (1) 가 박리되는 것을 방지할 수 있다. 또, 박리층 (2) 과 감광성 수지층 (3) 의 인터믹싱을 방지하는 것이 가능해진다.
도 9e 에 나타내는 바와 같이, 지지체 (1) 를 제거한 후에는, 시드 밀착층 (4), 및 시드층 (5) 의 중간층 (50) 을 에칭으로 제거할 수 있다.
[제 2 실시형태]
다음으로, 도 12c 를 참조하여, 본 개시에 있어서의 제 2 실시형태에 대해 설명한다.
도 12c 는, 다층 배선 (11) 과 FC-BGA 기판 (12) 을 접합한 배선 기판 유닛 (15) 의 단면도이다.
배선 기판 유닛 (15) 은, FC-BGA 기판 (12) 으로 이루어지는 제 1 배선 기판과, 제 1 배선 기판과는 별도로 제조된 다층 배선 (11) 으로 이루어지는 제 2 배선 기판을 구비하고, 제 2 배선 기판의 일방의 면 (이하,「제 1 면」이라고 한다) 에 반도체 소자 (14) 가 실장 가능해져 있고, 제 2 배선 기판은 제 1 배선 기판에 고정되어 있다.
본 발명자들은, 상기 서술한 바와 같은 제 2 실시형태의 배선 기판 유닛에 있어서도, 미세한 배선층 등의 박리나, 박리된 지점이나 응력이 집중되는 지점을 기점으로 하는 크랙이 발생하는 것은, 제 2 배선 기판의 최상층이다. 상기 제 1 면에 형성된 Cu 패턴의 폭과 제 2 배선 기판을 구성하고 있는 절연 수지 재료의 인장 강도의 상대적인 관계에 관련하고 있다고 예측하고, 이 관련성에 대해 연구를 실시하였다.
이하 그 내용을 도 6 및 표 3, 표 4, 수학식 2 등을 참조하여 설명한다.
도 13 은, 도 12c 의 A-A’의 포위부의 확대 상세 단면도이다. 도 13 에 있어서, 최상층의 도체층 (6) 의 Cu 패턴폭을 20, 50, 100, 1000, 2000 ㎛ 의 5 종류, 수지의 인장 강도를 90, 135, 145, 170 ㎫ (2 종) 의 5 종류로 배선 기판 유닛 (15) 을 제작하였다. 인장 강도 이외의 물성의 영향을 확인하기 위해, 다른 물성 이외가 상이한 170 ㎫ 의 수지 2 종류를 적용하였다.
이와 같이 하여 제조한 샘플에 대하여, 제 1 실시형태에서 설명한 것과 동일한 조건에 준거하여 온도 사이클 시험을 실시하여, 크랙의 유무의 확인을 실시하였다.
평가수는 N = 4 로 하였다. 그 결과를 표 3 에 나타낸다.
그리고, 표 3 에 나타낸 결과에 대하여, 크랙의 발생의 유무를 판별하기 위해, 균열되는지, 균열되지 않는지의 2 값을 예측하는 명의 로지스틱 회귀를 시도하고, 이하의 수학식 2 를 도출하였다.
[수학식 2]
각 기판에 있어서의 미세 배선층의 수지의 인장 강도 및 Cu 패턴폭으로 산출되는 수학식 2 의 값을 표 4 에 나타낸다.
또한, 상기 표 4 중에서, 예를 들어,「8E-09」 등은, 지수 표기를 나타내고,「8 × 10-9」를 의미하고 있다.
수학식 2 로부터 얻어지는 표 4 의 값은, 0 ∼ 1 의 범위에서 표기하고 있고, 0 이 균열되지 않는 것을, 1 이 균열되는 것을 의미한다. 즉, 표 4 의 값에 100 을 곱함으로써, 크랙 발생 확률이라고 바꿔 읽을 수 있다.
표 3, 표 4 에 의해 표 4 의 값이 0.15 이하가 되는 인장 강도와 Cu 패턴폭의 기판에 있어서는, TST1000 사이클에서 크랙의 발생은 보이지 않았다. 한편, 수학식 2 에 의해 0.15 이상이 되는 인장 강도와 Cu 패턴선폭에 있어서는, TST1000 사이클에서 절반수 이상의 기판에 미세 배선층의 수지 크랙이 발생하였다. 이것으로부터, 수학식 2 로부터 얻어지는 크랙 발생 확률은, 타당하다고 말할 수 있다.
도 14 에 수학식 2 의 그래프를 나타낸다. 도 14 에 있어서, 횡방향의 파선은, 수학식 2 의 값이 0.5 인 위치를 나타내고 있다. 요컨대, 균열된 경우와 균열되지 않은 경우의 임계점을 나타내고 있다. 그리고, 수학식 2 의 값이 0.5 인 조건과 수학식 2 의 그래프의 교점을 구하면, Cu 패턴폭이 1000 ㎛ 이고, 수지의 인장 강도가 124.55 가 된다. 요컨대, Cu 패턴폭이 1000 ㎛ 이면, 인장 강도 124.55 ㎫ 이상의 수지를 사용할 필요가 있는 것을 알 수 있다.
따라서, 미세 배선층의 수지의 크랙 발생 확률은, 수학식 2 의 값이 0.5 가 되는 곳에서 임계점을 갖고, Cu 패턴폭의 설계값에 따른 인장 강도의 수지를 선택하는 것이, 미세 배선층의 수지의 크랙 내성 확보에 유효하다는 것을 알 수 있다.
또한, 크랙 등의 발생 확률은 0.5 보다 더욱 작은 것이 바람직하고, 0.1 이하인 것이 바람직하다. 이 경우이면, 수학식 2 의 값이 0.1 이하가 되는 수지의 인장 강도와 Cu 패턴폭의 관계를 특정함으로써, 필요한 배선 기판 유닛의 조건을 정할 수 있다.
＜제 2 실시형태의 제 1 제조 방법＞
이하에서는, 도 1 ∼ 도 4b, 및 도 10 ∼ 12c 를 사용하여, 본 발명의 일 실시형태에 관련된 배선 기판 유닛의 제조 공정의 일례를 설명한다.
단, 도 1 ∼ 도 4b 에 이르는 공정은, 제 1 실시형태의 제 1 제조 방법의 경우와 동일하기 때문에, 설명을 생략한다.
또한, 제 1 실시형태의 제 1 제조 방법의 도 2f 의 설명에 있어서,「도체층 (6) 이, FC-BGA 기판 (12) 과 접합용」이라고 기재되어 있는 부분은,「도체층 (6) 이, 반도체 소자와 접합용」이라고 바꾸어 읽는 것으로 한다.
이하에서는, 도 4a 또는 도 4b 에 나타내는 다층 배선이 형성된 후의, FC-BGA 기판 (12) 과의 접합 전극을 형성하는 공정을 설명한다. 도 10a 에 나타내는 바와 같이, 도 2a 와 동일하게 상면에 감광성 수지층 (3) 을 형성한다.
이어서, 도 10b, 도 10c 에 나타내는 바와 같이, 도 2b, 도 2c 와 동일하게 진공 중에서, 시드 밀착층 (4), 및 시드층 (5) 을 형성한다.
이어서, 도 10d 에 나타내는 바와 같이, 레지스트 패턴 (7) 을 형성한다. 그 후, 도 10e 와 같이 전해 도금에 의해 도체층 (6) 을 형성한다. 도체층 (6) 은 FC-BGA 기판 (12) 과 접합용의 전극이 된다. 전해 구리 도금의 두께는, 땜납 접합의 관점에서 1 ㎛ 이상, 또한, 생산성의 관점에서 30 ㎛ 이하인 것이 바람직하다. 본 발명의 일 실시형태에서는 감광성 수지층 (3) 의 개구부에는 Cu : 9 ㎛ 를 형성하고, 감광성 수지층 (3) 의 상부에는 Cu : 7 ㎛ 를 형성한다.
그 후, 도 10f 에 나타내는 바와 같이 레지스트 패턴 (7) 을 제거한다. 그 후, 도 10g 에 나타내는 바와 같이 불필요한 시드 밀착층 (4), 및 시드층 (5) 을 에칭 제거한다. 이 상태로 표면에 남은 도체층 (6) 이, FC-BGA 기판 (12) 과 접합용의 전극이 된다.
다음으로, 도 11a 에 나타내는 바와 같이, 솔더 레지스트층 (8) 을 형성한다. 솔더 레지스트층 (8) 은, 감광성 수지층 (3) 을 덮도록, 노광, 현상하고, 도체층 (6) 이 노출되도록 개구부를 구비하도록 형성한다. 또한, 솔더 레지스트층 (8) 의 재료로는, 예를 들어 에폭시 수지나 아크릴 수지 등의 절연성 수지를 사용할 수 있다. 본 발명의 실시형태에서는, 솔더 레지스트층 (8) 으로서 필러를 함유한 감광성 에폭시 수지를 사용하여 솔더 레지스트층 (8) 을 형성한다.
다음으로, 도 11b 에 나타내는 바와 같이 도체층 (6) 의 표면의 산화 방지와 땜납 범프의 젖음성을 양호하게 하기 위해, 표면 처리층 (9) 을 형성한다. 본 발명의 실시형태에서는, 표면 처리층 (9) 으로서 무전해 Ni/Pd/Au 도금을 성막한다. 또한, 표면 처리층 (9) 에는, OSP (Organic Soiderability Preservative 수용성 프리플럭스에 의한 표면 처리) 막을 형성해도 된다. 또, 무전해 주석 도금, 무전해 Ni/Au 도금 등에서 적절히 용도에 따라 선택해도 된다. 이어서, 표면 처리층 (9) 상에, 땜납 재료를 탑재한 후, 한 번 용융 냉각하여 고착시킴으로써, 땜납 (10) 접합부를 얻는다. 이로써, 지지체 (1) 상에 형성된 지지체 상의 다층 배선 (11) 이 완성된다.
이어서, 도 12a 에 나타내는 바와 같이, 지지체 (1) 와 다층 배선 (11) 을 FC-BGA 기판 (12) 을 접합한 후, 접합부를 언더필층으로 봉지한다. 언더필층으로는, 예를 들어, 에폭시 수지, 우레탄 수지, 실리콘 수지, 폴리에스테르 수지, 옥세탄 수지, 및 말레이미드 수지의 1 종 또는 이들의 수지의 2 종류 이상이 혼합된 수지에, 필러로서의 실리카, 산화티탄, 산화알루미늄, 산화마그네슘, 또는 산화아연 등이 첨가된 재료가 사용된다. 언더필층은, 액상의 수지를 충전시킴으로써 형성된다.
이어서, 도 12b 에 나타내는 바와 같이, 지지체 (1) 를 박리한다. 박리층 (2) 은, 레이저 광 (13) 을 조사하여 박리 가능한 상태로 한다. 지지체 (1) 의 배면으로부터, 즉, 지지체 (1) 의 FC-BGA 기판 (12) 과는 반대측의 면으로부터 레이저 광 (13) 을 지지체 (1) 와의 계면에 형성된 박리층 (2) 에 조사하여 박리 가능한 상태로 함으로써, 지지체 (1) 를 분리하는 것이 가능해진다. 다음으로, 도 12c 에 나타내는 바와 같이 지지체 (1) 를 제거한 후, 박리층 (2) 과 시드 밀착층 (4), 및 시드층 (5) 을 제거하여 배선 기판 유닛 (15) 을 얻을 수 있다.
＜제 2 실시형태의 제 2 제조 방법＞
다음으로, 제 2 실시형태의 제 1 제조 방법의 변형예인 제 2 제조 방법을 도 15 를 참조하여 설명한다.
제 2 실시형태의 제 2 제조 방법은, 박리층 (2) 과 감광성 수지층 (3) 의 사이에 중간층 (50) 을 형성하고 있는 점에서 제 1 제조 방법과 상이하다. 이하의 설명에 있어서, 상기 서술한 제 1 제조 방법과 동일 또는 동등한 구성 요소에 대해서는 동일한 부호를 붙이고, 그 설명을 간략 또는 생략한다.
제 2 제조 방법에 있어서는, 도 15 에 나타내는 바와 같이, 지지체 (1) 의 일방의 면에, 후의 공정에서 지지체 (1) 를 박리하기 위해 필요한 박리층 (2) 을 형성한 후에, 중간층 (50) 으로서, 시드 밀착층 (4), 및 시드층 (5) 을 형성하고 있다.
또한, 구체적인 시드 밀착층 (4) 및 시드층 (5) 의 형성 방법이나 재료는, 도 2b 및 도 2c 의 설명에 있어서 기재한 바와 같은 것을 채용할 수 있다.
이와 같은 중간층 (50) 을 형성함으로써, 박리층 (2) 과 후의 공정에서 형성하는 감광성 수지층 (3) 사이의 밀착성을 향상시키는 것이 가능해진다.
또, 지지체 (1) 를 제거한 후에는, 시드 밀착층 (4), 및 시드층 (5) 의 중간층 (50) 은 에칭으로 제거할 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은, 상기 서술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다.
1 : 지지체
2 : 박리층
3 : 감광성 수지층
4 : 시드 밀착층
5 : 시드층
6 : 도체층
7 : 레지스트 패턴
8 : 솔더 레지스트층
9 : 표면 처리층
10 : 땜납
11 : 다층 배선
12 : FC-BGA 기판
13 : 레이저 광
14 : 반도체 소자
15 : 배선 기판 유닛
20 : 봉지 수지
21 : 반도체 소자와 다층 배선의 접합부
22 : 언더필
23 : 다층 배선과 FC-BGA 기판의 접합부
50 : 중간층
2 : 박리층
3 : 감광성 수지층
4 : 시드 밀착층
5 : 시드층
6 : 도체층
7 : 레지스트 패턴
8 : 솔더 레지스트층
9 : 표면 처리층
10 : 땜납
11 : 다층 배선
12 : FC-BGA 기판
13 : 레이저 광
14 : 반도체 소자
15 : 배선 기판 유닛
20 : 봉지 수지
21 : 반도체 소자와 다층 배선의 접합부
22 : 언더필
23 : 다층 배선과 FC-BGA 기판의 접합부
50 : 중간층
Claims (16)
- 제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고,
상기 제 2 배선 기판의 상기 제 1 배선 기판과의 접합면의 대향면측 (이하,「제 1 면」이라고 한다) 에 반도체 소자가 수지 봉지되어 있는 배선 기판 유닛에 있어서,
상기 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭은, 이하의 수학식 1 의 값이 0.5 미만인 배선 기판 유닛.
- 제 1 항에 있어서,
상기 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭은, 수학식 1 의 값이 0.1 이하인 배선 기판 유닛. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 배선 기판은, 다층 배선 기판인 것을 특징으로 하는 배선 기판 유닛. - 제 3 항에 있어서,
상기 다층 배선 기판은, SAP 공법 혹은, 다마신 공법으로 형성되는 것을 특징으로 하는 배선 기판 유닛. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 배선 기판의 절연 수지 재료는, 감광성의 절연 수지인 것을 특징으로 하는 배선 기판 유닛. - 제 3 항에 있어서,
상기 제 2 배선 기판의 절연 수지 재료는, 감광성의 절연 수지인 것을 특징으로 하는 배선 기판 유닛. - 제 4 항에 있어서,
상기 제 2 배선 기판의 절연 수지 재료는, 감광성의 절연 수지인 것을 특징으로 하는 배선 기판 유닛. - 제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고,
상기 제 2 배선 기판의 상기 제 1 배선 기판과의 접합면의 대향면측 (이하,「제 1 면」이라고 한다) 에 반도체 소자가 수지 봉지되어 있는 배선 기판 유닛에 있어서,
상기 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭을, 이하의 수학식 1 을 사용하여, 수학식 1 의 값이 0.5 미만이 되도록 설정하는 배선 기판 유닛의 설계 방법.
- 제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고,
상기 제 2 배선 기판의 상기 제 1 배선 기판과의 접합면의 대향면측 (이하,「제 1 면」이라고 한다) 에 반도체 소자가 실장 가능한 배선 기판 유닛에 있어서,
상기 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭은, 이하의 수학식 2 의 값이 0.5 미만인 배선 기판 유닛.
- 제 9 항에 있어서,
상기 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성된 Cu 패턴폭은, 수학식 2 의 값이 0.1 이하인 배선 기판 유닛. - 제 9 항 또는 제 10 항에 있어서,
상기 제 2 배선 기판은, 다층 배선 기판인 것을 특징으로 하는 배선 기판 유닛. - 제 11 항에 있어서,
상기 다층 배선 기판은, SAP 공법 혹은, 다마신 공법으로 형성되는 것을 특징으로 하는 배선 기판 유닛. - 제 9 항 또는 제 10 항에 있어서,
상기 제 2 배선 기판의 절연 수지 재료는, 감광성의 절연 수지인 것을 특징으로 하는 배선 기판 유닛. - 제 11 항에 있어서,
상기 제 2 배선 기판의 절연 수지 재료는, 감광성의 절연 수지인 것을 특징으로 하는 배선 기판 유닛. - 제 12 항에 있어서,
상기 제 2 배선 기판의 절연 수지 재료는, 감광성의 절연 수지인 것을 특징으로 하는 배선 기판 유닛. - 제 1 배선 기판과, 상기 제 1 배선 기판에 접합된 제 2 배선 기판을 구비하고,
상기 제 2 배선 기판의 상기 제 1 배선 기판과의 접합면의 대향면측 (이하,「제 1 면」이라고 한다) 에 반도체 소자가 실장 가능한 배선 기판 유닛에 있어서,
상기 제 2 배선 기판에 사용되는 절연 수지 재료의 인장 강도와 상기 제 1 면에 형성되는 Cu 패턴폭을, 이하의 수학식 2 를 사용하여, 수학식 2 의 값이 0.5 미만이 되도록 설정하는 배선 기판 유닛의 설계 방법.
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2021-153745 | 2021-09-22 | ||
| JP2021153745 | 2021-09-22 | ||
| JP2021153737 | 2021-09-22 | ||
| JPJP-P-2021-153737 | 2021-09-22 | ||
| JPJP-P-2022-136522 | 2022-08-30 | ||
| JP2022136524A JP2023046266A (ja) | 2021-09-22 | 2022-08-30 | 配線基板ユニット及びその設計方法 |
| JPJP-P-2022-136524 | 2022-08-30 | ||
| JP2022136522A JP2023046265A (ja) | 2021-09-22 | 2022-08-30 | 配線基板ユニット及びその設計方法 |
| PCT/JP2022/033438 WO2023047947A1 (ja) | 2021-09-22 | 2022-09-06 | 配線基板ユニット及びその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240039188A true KR20240039188A (ko) | 2024-03-26 |
Family
ID=85720609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247007320A KR20240039188A (ko) | 2021-09-22 | 2022-09-06 | 배선 기판 유닛 및 그 설계 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240224421A1 (ko) |
| KR (1) | KR20240039188A (ko) |
| TW (1) | TW202322291A (ko) |
| WO (1) | WO2023047947A1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| US20210050298A1 (en) | 2019-08-14 | 2021-02-18 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor package |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020129576A (ja) * | 2019-02-07 | 2020-08-27 | 凸版印刷株式会社 | 半導体パッケージ基板の製造方法 |
| WO2020235684A1 (ja) * | 2019-05-23 | 2020-11-26 | 凸版印刷株式会社 | 配線基板の製造方法 |
| JP7497576B2 (ja) * | 2020-02-05 | 2024-06-11 | Ｔｏｐｐａｎホールディングス株式会社 | 配線基板及び配線基板の製造方法 |
-
2022
- 2022-09-06 KR KR1020247007320A patent/KR20240039188A/ko active Search and Examination
- 2022-09-06 WO PCT/JP2022/033438 patent/WO2023047947A1/ja active Application Filing
- 2022-09-21 TW TW111135665A patent/TW202322291A/zh unknown
-
2024
- 2024-03-20 US US18/610,636 patent/US20240224421A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| US20210050298A1 (en) | 2019-08-14 | 2021-02-18 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202322291A (zh) | 2023-06-01 |
| US20240224421A1 (en) | 2024-07-04 |
| WO2023047947A1 (ja) | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11974404B2 (en) | Method of producing circuit boards | |
| US20230254983A1 (en) | Wiring board and method of producing wiring board | |
| JP2022092505A (ja) | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 | |
| JP2021114534A (ja) | 配線基板および配線基板の製造方法 | |
| JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
| KR20240039188A (ko) | 배선 기판 유닛 및 그 설계 방법 | |
| JP7528455B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US20240234280A1 (en) | Substrate with support and semiconductor device | |
| JP7552102B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7512644B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2023046265A (ja) | 配線基板ユニット及びその設計方法 | |
| CN117981072A (zh) | 布线基板单元及其设计方法 | |
| JP2023046266A (ja) | 配線基板ユニット及びその設計方法 | |
| JP7521258B2 (ja) | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 | |
| JP7491000B2 (ja) | 配線基板および配線基板の製造方法 | |
| JP7508879B2 (ja) | 支持体付き配線基板、配線基板、及び半導体装置 | |
| JP2023046275A (ja) | 配線基板ユニットおよび配線基板ユニットの製造方法 | |
| JP7528578B2 (ja) | 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法 | |
| JP2021197403A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| JP2022015429A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| JP2022034306A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JP2021150306A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2020191380A (ja) | 配線基板の製造方法 | |
| CN117941058A (zh) | 带支持体的基板以及半导体装置 | |
| JP2022122404A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |