JP7552102B2 - 配線基板及び配線基板の製造方法 - Google Patents

Description

本発明は、配線基板及び配線基板の製造方法に関する。

近年半導体装置の高速化、高集積化が進む中で、半導体素子を搭載するＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板に対しても、半導体素子との接合端子の狭ピッチ化、基板内の配線の微細化が求められている。一方、ＦＣ－ＢＧＡ基板とマザーボードとの接合は、従来とほぼ変わらないピッチの接合端子での接合が要求されている。

このような半導体素子との接合端子の狭ピッチ化、これに伴うＦＣ－ＢＧＡ基板内の配線の微細化に対応するため、ＦＣ－ＢＧＡ基板と半導体素子との間に、インターポーザとも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
その一つは、インターポーザを半導体回路の製造技術を用いて、シリコンウェハ上に形成するシリコンインターポーザ技術である。

また、インターポーザをシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板上に直接作り込む手法も開発されている。これは、ＦＣ－ＢＧＡ基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化し、インターポーザとなる多層配線基板を、ＦＣ－ＢＧＡ基板上に直に形成する方式である。かかる技術については、特許文献１に開示されている。

さらに、インターポーザ（多層配線基板）をガラス基板等の支持体の上に形成し、これをＦＣ－ＢＧＡ基板に搭載した後、支持基板を剥離することで、ＦＣ－ＢＧＡ基板上に狭ピッチな多層配線基板を形成する方式もある。かかる技術については、特許文献２に開示されている。

特開２０１４－２２５６７１号公報 国際公開第２０１８／０４７８６１号

シリコンインターポーザは、シリコンウェハを利用して、半導体製造における前工程用の設備を用いて製作されることから、微細な配線層を形成することに適している。しかし、シリコンウェハは形状、サイズに制約があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。

また、ＦＣ－ＢＧＡ基板の表面の平坦化を行い、その上にインターポーザとなる多層の配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性の劣化は小さいが、ＦＣ－ＢＧＡ基板自体の製造歩留まりの問題や、ＦＣ－ＢＧＡ基板上に形成する微細配線を形成する際の難易度が高いため、全体的に微細配線形成の製造歩留まりが低いという課題がある。さらにＦＣ－ＢＧＡ基板の反り、歪みに起因した半導体素子の実装不良等の課題も存在する。

さらに、多層配線基板をガラス基板等の支持体の上に形成し、これをＦＣ－ＢＧＡ基板上に載置した後に、支持体をから剥離することによってＦＣ－ＢＧＡ基板上に載置する方式においては、支持体の上に多層配線層を形成する際に、セミアディティブ法が用いられることが多い。しかし、セミアディティブ法で用いられる絶縁感光性樹脂層はフィラーを含有せず、後の工程で用いるフィラーを含有したアンダーフィル層、及び、ソルダーレジスト層と比較して、弾性率が低く、且つ、ＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が大きい傾向がある。

そのため、加熱時には絶縁樹脂層のみが大きく変形するため、基板の反りや、配線層内部に応力を発生させ、ひいては、微細な配線層などの内部の導体層の剥離や、剥離した箇所を起点とするクラックが生じてしまうという問題があった。この現象は、特にチップ接続端子およびＦＣ－ＢＧＡ接続端子が形成されている層で顕著にみられる。上記2層は接合のために内層に比べ各パターンの面積が大きいため、応力が集中しやすいためである。

本発明は、上記問題に鑑みなされたものであり、加熱時の基板の反りや、配線層内部の応力に対して耐性のある配線基板及び配線基板の製造方法を提供することを目的とする。

上記の課題を解決するために、本発明の配線基板は、
厚さ方向に貫通する開口部を備えた絶縁樹脂層と、導電性材料で配線部を形成した配線層とを交互に積層形成してなり、前記開口部内に配置された導電性材料から形成されるビア部を介して、前記絶縁樹脂層を挟んだ前記配線層の前記配線部同士が導通する内部配線層と、
前記内部配線層の一方の側に隣接して形成され、半導体素子と電気的に接続するためのチップ接続端子を備えた第１端子層と、
前記内部配線層の他方の側に隣接して形成され、ＦＣ－ＢＧＡ基板と電気的に接続するためのＢＧＡ接続端子を備えた第２端子層とを有し、
前記チップ接続端子及び前記ＢＧＡ接続端子のうち少なくとも一方の厚みが１１μｍであり、前記内部配線層の配線層総厚が８μｍであることを特徴とする。

本発明によれば、加熱時の基板の反りや、配線層内部の応力に対して耐性のある配線基板及び配線基板の製造方法を提供することが可能となる。

図1は、本実施形態の配線基板を用いた半導体装置の断面図である。 図２は、支持体に導体層等を形成した状態を示す断面図である。 図３は、表面研磨により導体層及びシード層を研磨した状態を示す断面図である。 図４は、表面研磨によりシード密着層及び感光性樹脂層を研磨し半導体素子との接合用電極を形成した状態を示す断面図である。 図５は、表面研磨によりビア部及び配線部を形成した状態を示す断面図である。 図６は、図５を用いて説明した工程を繰り返して多層配線を含む内部配線層を形成した状態を示す断面図である。 図７は、内部配線層上に感光性樹脂層等を形成した状態を示す断面図である。 図８は、不要なシード密着層及びシード層をエッチング除去しソルダーレジスト層を形成した状態を示す断面図である。 図９は、表面処理層、はんだ接合部を形成した状態を示す断面図である。 図１０は、支持体上の配線基板が完成した状態を示す断面図である。 図１１は、支持体上の配線基板とＦＣ－ＢＧＡ基板を接合しアンダーフィル層で封止し、剥離層にレーザー光を照射する状態を示す断面図である。 図１２は、支持体を除去した状態を示す断面図である。 図１３は、実施例における半導体装置に対応する、図１２のＡ－Ａ′で示す点線で囲った部分の拡大詳細断面図（ａ）であり、（ｂ）配線部、（ｃ）チップ接続端子、（ｄ）ビア部の拡大図と共に示す。 図１４は、比較例における半導体装置に対応する、図１２のＡ－Ａ′で示す点線で囲った部分の拡大詳細断面図（ａ）であり、（ｂ）配線部、（ｃ）チップ接続端子、（ｄ）ビア部の拡大図と共に示す。

以下に、本発明の実施形態について図面を参照して説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。

また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

本実施形態の配線基板１１は、第１の面において半導体素子と接続可能であり、第２の面において他の配線基板と接続可能である。まず、図１に示すように、本実施形態の配線基板１１を用いて製造する半導体装置１６の全体について説明する。
図１において、配線基板１１の上面に半導体素子１５が接合されており、配線基板１１の下面にはＦＣ－ＢＧＡ基板１２が接合され、これらが一体となって半導体装置１６を構成している。

半導体素子１５は、配線基板１１とチップ接続端子１８を介して接続されたのち、封止樹脂２６によって封止固定されている。また、配線基板１１は、ＦＣ－ＢＧＡ基板１２と接続端子９及びはんだ接合部１０を介して接続されたのち、封止樹脂２８によって封止固定されている。
後述するように、配線基板１１は支持体（キャリア基板）１の上方に剥離層２を介して形成され、支持体１とともにＦＣ－ＢＧＡ基板１２に接合されたのち、支持体１は剥離層によって剥離除去されている。

半導体素子１５は、ＦＣ－ＢＧＡ基板１２に接合された後の配線基板１１に接合されてもよいし、ＦＣ－ＢＧＡ基板１２に接合される前の配線基板１１に接合されていてもよい。以下の実施形態の説明では、配線基板１１がＦＣ－ＢＧＡ基板１２に接合された後に配線基板１１に半導体素子１５が接合される態様について説明する。

図２～図１２を用いて、本発明の一実施形態に係る支持体を用いた配線基板の製造工程の一例を説明する。
図２は、支持体１の上方に剥離層２、感光性樹脂層（絶縁樹脂層）３、シード密着層（密着層）４、シード層５、導体層６を形成した状態を示す断面図である。

本実施形態では、ダマシン工法を用いて配線を形成している。ダマシン工法とは、以下の工程を含む。
（１）平坦な絶縁層表面に溝を形成する。溝の形成方法としては、感光性の材料を絶縁層に用いてフォトリソグラフィーで形成する場合が多いが、機械的に切削する場合もある。（２）その後、溝の中にメッキ等で導電体を充てんする。これに伴い、溝の外にも導電体が積層されることが多いので、その場合には一旦、絶縁層が導電体で被覆される。
（３）溝の中だけに（摺り切りで）導電体が残るように、絶縁層上の導体に研磨をかける。溝の最上面かその少し下くらいまで削れば、溝の部分のみに導電体が残り、それにより配線を形成できる。
ダマシン工法によれば、絶縁層から配線が出っ張らない精密な加工が可能になるため、きれいな積層構造を形成できる。加えてダマシン工法は、微細配線の形成に好適である。その理由は、配線の形成に際し、溝を形成して導電体を埋め込むだけなので、比較的加工の難易度が高いエッチング工程を用いる必要がないからである。
以下、図２の構成を得るための工程を順次説明する。

（１）支持体１上面への剥離層２の形成
まず、支持体１の一方の面に剥離層２を形成する。
支持体１は、支持体１を通じて剥離層２に光を照射させる場合もあるため、透光性を有するのが有利であり、例えば矩形板状のガラスを用いることができる。矩形板状のガラスは大型化に適しているとともに、ガラスは平坦性に優れており、また、剛性が高いため、支持体上に微細なパターンを形成するのに適している。
また、ガラスはＣＴＥが小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体１としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。

さらに、ガラスのＣＴＥは３ｐｐｍ以上、１５ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ基板１２、半導体素子１５のＣＴＥとの整合性の観点から９ｐｐｍ程度がより好ましい。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いられる。

一方、剥離層２に熱によって発泡する樹脂を用いる等、支持体１を剥離する際に支持体１に光の透過性が必要でない場合は、支持体１には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本実施形態では、剥離層２としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１にはガラスを用いる例で説明する。

剥離層２は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂から形成されていてもよく、熱によって発泡により剥離可能となる樹脂から形成されてもよい。

ＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、剥離層２を設けた側とは反対側の面から支持体１に光を照射して、支持体上の配線基板１１と、ＦＣ－ＢＧＡ基板１２との接合体から支持体１を取り去ることができる。

剥離層２は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことが出来る。さらに剥離層２に用いる樹脂は、光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。さらに剥離層２は、複数層で構成されていてもよく、例えば支持体１上に形成される多層配線層の保護を目的として、剥離層２上にさらに保護層を設けたり、あるいは支持体１との密着性を向上させる層を剥離層２の下層に設けてもよい。さらに剥離層２と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。

（２）剥離層２上面への感光性樹脂層３の形成
支持体１の上面に剥離層２を形成した後、剥離層２の上面に感光性樹脂層（下層）３を形成する。本実施形態では、感光性樹脂層（下層）３として例えば、感光性のエポキシ系樹脂を用い、これをスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れている。

感光性樹脂の形成方法としては、液状の感光性樹脂を用いる場合は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。フィルム状の感光性樹脂で用いる場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。感光性樹脂層３は、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂およびその変性物を絶縁樹脂として用いることも可能である。

（３）感光性樹脂層３のパターン化
次いで、フォトリソグラフィーにより、感光性樹脂層（下層）３に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。感光性樹脂層（下層）３の厚みは、本実施形態においては、後述するチップ接続端子１８と同じ厚みとなるため、内部配線層の配線層総厚の１．３倍以上に設定され、例えば１１μｍに形成する。これにより配線基板１１の剛性を高めることができる。また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、例えばφ２５μｍの開口形状とし、ピッチは５５μｍで形成する。なお、チップ接続端子１８を形成した感光性樹脂層３を、第１端子層という。

（４）シード密着層４、シード層５の形成
次いで、真空中で、シード密着層４、及び、シード層５を形成する。シード密着層４は感光性樹脂層（下層）３へのシード層５の密着性を向上させる層であり、シード層５の剥離を防止する層である。シード層５は配線形成において、電解めっきの給電層として作用する。シード密着層４、及び、シード層５は、例えば、スパッタ法、または蒸着法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ_３Ｎ_４、Ｃｕ合金や、これらを複数組み合わせたものを適用することができる。

本実施形態では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層４にチタン層、続いてシード層５の銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本実施形態では、シード密着層４はＴｉ：５０ｎｍ、シード層５はＣｕ：３００ｎｍの厚みで形成する。

（５）チップ接続端子１８の形成
次にシード層５の上方に電解めっき６を施した後、チップ接続端子１８を形成する。チップ接続端子１８は、半導体素子１５と接合用の電極となる。電解めっき６としては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであると簡便に用いることができ安価で、電気伝導性が良好であることから望ましい。

電解銅めっきの厚みは、半導体素子１５と接合用の電極となり、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本実施形態では、チップ接続端子１８の厚みは、内部配線層の配線層総厚の１．３倍以上に設定され、感光性樹脂層（下層）３の開口部にはＣｕ：１．３μｍの厚みで形成し、感光性樹脂層（下層）３の上部にはＣｕ：２μｍの厚みで形成する。

以上の工程により図２の構成を得ることができる。

（６）電解めっき６の研磨
次に図３に示すように、ＣＭＰ加工等によって銅層を研磨し、チップ接続端子１８の上部、及びシード層５を除去する。シード密着層４とチップ接続端子１８が表面となるように研磨加工を行う。本実施形態では、感光性樹脂層３の上部のチップ接続端子１８ではＣｕ：２μｍ、及び、シード層５ではＣｕ：３００ｎｍを研磨により除去する。

（７）シード密着層４、絶縁樹脂層３の研磨
次に図４に示すように、グラインダ加工による切削、プラズマアッシングなどの加工等を再度行い、シード密着層４と、感光性樹脂層３を除去する。これは、チップ接続端子１８及びシード層５の化学的な研磨と異なり、砥石による物理的な切削加工である。かかる工程を切削で行うことにより、チップ接続端子１８及び感光性樹脂層３の表面粗さを大きくする。工程簡略化の目的で前述の工程（図３）においても、図４に示す工程と同様の切削を用いてもよく、同等の研磨手法を用いた後、プラズマによるドライアッシングなどで表面を粗化してもよい。そして、研磨を行った後に残ったチップ接続端子１８が、半導体素子１５と接合用の電極となる。

（８）開口部の下側形成
次に図５を参照して、上記の工程と同様に感光性樹脂層（下層）３とチップ接続端子１８の上面に感光性樹脂層（中間層）３を形成する。感光性樹脂層（中間層）３の厚みは、開口部に形成する導体層の厚みに応じて設定され、例えば２μｍに形成する。また平面視の開口部形状は、チップ接続端子１８との接続の観点から設定され、例えばφ１０μｍの開口部形状を形成する。この開口部は多層配線の上下層をつなぐビア部の形状である。

（９）開口部の上側形成
さらに、上記の工程と同様に感光性樹脂層（中間層）３の上面に、感光性樹脂層（上層）３を形成する。感光性樹脂層（上層）３の厚みは、開口部に形成する導体層の厚みに応じて設定され、例えば２μｍを形成する。また平面視の開口部形状は、積層体の接続性の観点から設定され下部の開口形状外側を囲って形成され、例えばφ２５μｍの開口形状を形成する。この開口部は多層配線の配線部、及び、上下層をつなぐビア部の一部分の形状である。

（１０）シード密着層４、シード層５の形成
次いで、真空中で、シード密着層４、及び、シード層５を形成する。本実施形態ではシード密着層４をＴｉ：５０ｎｍ、シード層５をＣｕ：３００ｎｍの厚みで形成する。

（１１）導体層６の形成
次に、シード層５の表面に電解めっきにより導体層６を形成する。導体層６はビア部、及び、配線部となる。導体層６の電解めっきは、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであると簡便に用いることができ安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、配線部の電気抵抗の観点から０．５μｍ以上、生産性の観点から３０μm以下であることが望ましい。本実施形態では、電解銅めっきを、感光性樹脂層（上層）３の２重の開口部ではＣｕ：６μｍの厚みで形成し、感光性樹脂層（中間層）３の１重の開口部ではＣｕ：４μｍの厚みで形成し、感光性樹脂層３（下層）の上部ではＣｕ：２μｍの厚みで形成する。

（１２）導体層６の研磨
次に図５に示すように、ＣＭＰ（化学機械研磨）加工等によって研磨することにより、導体層６の上部、及び、シード層５を除去する。続けて、ＣＭＰ（化学機械研磨）加工等によって研磨を再度行い、シード密着層４と、感光性樹脂層（上層）３を除去する。そして、ＣＭＰを行った後に残った導体層６が、ビア部、及び、配線部の導体部となる。本実施形態では、感光性樹脂層３の上部のチップ接続端子１８ではＣｕ：２μｍ、及び、シード層５ではＣｕ：３００ｎｍを研磨により除去する。ここでは、ビア部を備えた感光性樹脂層３を絶縁樹脂層といい、配線部を備えた感光性樹脂層３を配線層という。

（１３）工程の繰り返しによる内部配線層の形成
以上の工程を繰り返して、図６に示すような内部配線層を第１端子層上に形成する。本実施形態では、絶縁樹脂層を挟んだ２層の配線層を含む内部配線層を形成しており、絶縁樹脂層のビア部を介して配線層の配線部同士が導通する。

（１４）接続端子１９の形成
次いで、ＦＣ－ＢＧＡ基板１２との接続端子（ＢＧＡ端子）１９を形成する工程を説明する。内部配線層の上面に、上記工程と同様に感光性樹脂層３を形成する。

（１５）シード密着層４及びシード層５の形成
次いで、上記の工程と同様に真空中で、シード密着層４、及び、シード層５を形成する。

本実施形態では、ＦＣ－ＢＧＡ基板１２との接続端子１９と接合する内部配線層の表面を、グラインダ加工等の切削、プラズマアッシングなどの加工（これらを総称して、粗し加工という）を行い、内部配線層の上面（第２端子層との界面となる）の粗さを、内部配線層の絶縁樹脂層と配線層との間の界面の粗さの３倍以上とする。

（１６）レジストパターン７の形成
次いで図７に示すように、レジストパターン７を形成し、その後、電解めっきにより接続端子１９を形成する。接続端子１９はＦＣ－ＢＧＡ基板１２と接合用の電極となる。接続端子１９を含むソルダーレジスト層８（後述）が、第２端子層を構成する。電解銅めっきの厚みは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本実施形態においては、接続端子１９の厚み（内部配線層側に突出するビア部を含む場合には、そのビア部を含まない厚みとする）は、内部配線層の配線層総厚の１．３倍以上に設定され、感光性樹脂層３の開口部にはＣｕ：１３μｍの厚みで形成し、感光性樹脂層３の上部にはＣｕ：１１μｍの厚みで形成する。

（１７）レジストパターン７の除去
その後、レジストパターン７を除去し、不要なシード密着層４、及び、シード層５をエッチング除去する。この状態で表面に残った接続端子１９が、ＦＣ－ＢＧＡ基板１２と接合用の電極となる

（１８）ソルダーレジスト層８の形成
次に、図８に示すように、ソルダーレジスト層８を形成する。ソルダーレジスト層８は、感光性樹脂層３を覆うように、露光、現像し、接続端子１９が露出するように開口部を備えるように形成する。なお、ソルダーレジスト層８の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本実施形態では、ソルダーレジスト層８としてフィラーを含有した感光性エポキシ樹脂を使用してソルダーレジスト層８を形成する。

（１９）表面処理層９の形成
次に、接続端子１９の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層９を設ける。本実施形態では、表面処理層９として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層９には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ：水溶性プレフラックスによる表面処理）膜を形成してもよいし、また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。次いで、図９に示すように表面処理層９上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだ接合部１０を得る。これにより、支持体１上に形成された支持体１上の配線基板１１が完成する。

（２０）配線基板１１とＦＣ－ＢＧＡ基板１２との接合
次いで、図１０に示すように、支持体１上の配線基板１１とＦＣ－ＢＧＡ基板１２を接合した後、接合部をアンダーフィル層で封止する。アンダーフィル層としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル層は、液状の樹脂を充填させることで形成される。

（２１）支持体1の剥離
次いで、図１１に示すように、配線基板１１から支持体１を剥離する。剥離層２は、レーザー光１３を照射することによって剥離可能な状態とされる。すなわち、支持体１の背面より、すなわち、支持体１のＦＣ－ＢＧＡ基板１２とは逆側の面からレーザー光１３を支持体１との界面に形成された剥離層２に照射し、剥離可能な状態とすることで、支持体１を取り外すことが可能となる。次に、図１２に示すように支持体１を除去した後、剥離層２とシード密着層４、及び、シード層５を除去し配線基板１４を得る。

（２２）半導体装置１６の完成
その後、配線基板１１に半導体素子１５を実装して、図１に示すような半導体装置１６が完成する。この際、半導体素子１５の実装に先立って、表面に露出したチップ接続端子１８上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。

＜効果の検証＞
次に、上述したような配線基板１４の構成の作用効果について、図１３に示す実施例と、図１４に示す比較例１とを比較して説明する。

従来の同様の積層構成を持つ配線基板では、感光性樹脂層３がフィラーを持たないため、アンダーフィルや、ソルダーレジスト層８よりＣＴＥは大きく、弾性率は低いため、加熱時に上凸に反る傾向があった。この場合、上方側の変形が大きく伸びる方向で、剥離が（底面を除く）上面、側面で発生していた。

このことを踏まえ、本実施例では、支持体上の配線基板１１の導体層６の総厚より、半導体素子と接合するチップ接続端子１８及びＦＣ－ＢＧＡ基板と接続する接続端子１９の厚みが１．３倍以上となるよう厚く形成した。具体的に本実施例では、内部配線層の配線層総厚（ここでは２層の配線層の合計厚）８μｍに対して、チップ接続端子１８と接続端子１９の厚みを１１μｍに設定した。銅は樹脂に比べ、ＣＴＥが低く、弾性率が高いため、配線基板内の配線の銅の比率を大きくすれば、変形量を抑えることができる。ただし内部配線層の配線部では銅厚を増やすことが困難なため、チップ接続端子１８、ＦＣ－ＢＧＡ基板と接続する接続端子１９の銅厚を増やすことにより、配線基板１１の銅の比率を増やし、それにより基板の反り、接合の剥離を防いでいる。

また、本実施例では、製造段階の加工で、チップ接続端子１８を形成した第１端子層の表面粗さ、及び、接続端子１９を含む第２端子層を積層する内部配線層の表面粗さ（すなわち層界面の表面粗さ）を、内部配線層の絶縁樹脂層と配線層の界面の表面粗さ（算術平均粗さ）Ｒａ＝５０ｎｍの３倍であるＲａ＝１５０ｎｍに設定した。ＦＣ－ＢＧＡ基板などで使用されるシリカ混合の樹脂に比べ、内部配線層の樹脂は樹脂界面でのクラックが多く発生する傾向がある。そこで、密着性を向上させる目的で上記表面粗さを大きくすることで層間にアンカー効果を発現させ、反り、応力による層間剥離を防いでいる。

チップ接続端子１８と接続端子１９の厚みを内部配線層の配線層総厚と同じ厚さにし、研磨工程を全層同一とし、かつ第１端子層と内部配線層との界面の粗さ、内部配線層と第２端子層との界面の粗さ、内部配線層の絶縁樹脂層と配線層の界面の粗さをほぼ均一にした構成を比較例１とした。

この比較例１では、内部配線層の配線層総厚８μｍに対して、チップ接続端子１８と接続端子１９の厚みを８μｍにして作成し、各層界面の表面粗さＲａ＝５０ｎｍとした。

＜効果の確認＞
実施例で作製した配線基板１４と比較例１で作製した配線基板１４を、ピーク温度２６０℃のリフロー試験（ＪＥＤＥＣ Ｊ－ＳＴＤ－０２０準拠）に繰り返し供試した。比較例１で作製した配線基板１４では、チップ接続端子１８と感光性樹脂層３の間で剥離が観察され、剥離した箇所を起点として感光性樹脂層３に亀裂が確認された。一方、実施例で作製した配線基板１４では剥離も観察されず、感光性樹脂層３の亀裂も発生しなかった。

（実施例２と比較例２）
上記実施例での効果を詳細に比較するため、支持体上の配線基板１１の導体層６の総厚より、半導体素子と接合するチップ接続端子１８及びＦＣ－ＢＧＡ基板と接続する接続端子１９の厚みが１．３倍以上となるよう厚く形成した。基板において、内部配線層の絶縁樹脂層と配線層の界面の表面粗さ（算術平均粗さ）を、Ｒａ＝５０ｎｍ（比較例２）、及びその３倍であるＲａ＝１５０ｎｍ（実施例２）、となるように条件を変更して、各々の基板を上記実施例と同様にピーク温度２６０℃のリフロー試験（ＪＥＤＥＣ Ｊ－ＳＴＤ－０２０準拠）に繰り返し供試した。その結果、実施例２及び比較例２のいずれでも剥離も観察されず、感光性樹脂層３の亀裂も発生しなかったが、光学測定装置によって、基板の反りを観察した所、Ｒａ＝５０ｎｍの基板（比較例２）では、Ｒａ＝１５０ｎｍの基板（実施例２）に比べて反りの量が２倍となっていることが確認された。このことから、接続端子の厚み増加と、界面の粗さを組み合わせることにより、基板の特性が向上したことが確認された。

上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。例えばチップ接続端子１８、または、接続端子１９の厚みを内部配線層の配線層総厚より厚くすれば足りる。さらに、第１端子層と内部配線層との界面、または、内部配線層と第２端子層との界面の粗さを、内部配線層の絶縁樹脂層と配線層の界面の粗さより（好ましくは３倍以上）、粗くすれば足りる。

本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。

１ 支持体
２ 剥離層
３ 感光性樹脂層
４ シード密着層
５ シード層
６ 導体層
７ レジストパターン
８ ソルダーレジスト層
９ 表面処理層
１０ はんだ接合部
１１ 支持体上の配線基板
１２ ＦＣ－ＢＧＡ基板
１３ レーザー光
１４ 配線基板
１５ 半導体素子
１６ 半導体装置
１８ チップ接続端子
１９ 接続端子

Claims (8)

1. 厚さ方向に貫通する開口部を備えた絶縁樹脂層と、導電性材料で配線部を形成した配線層とを交互に積層形成してなり、前記開口部内に配置された導電性材料から形成されるビア部を介して、前記絶縁樹脂層を挟んだ前記配線層の前記配線部同士が導通する内部配線層と、
   前記内部配線層の一方の側に隣接して形成され、半導体素子と電気的に接続するためのチップ接続端子を備えた第１端子層と、
   前記内部配線層の他方の側に隣接して形成され、ＦＣ－ＢＧＡ基板と電気的に接続するためのＢＧＡ接続端子を備えた第２端子層とを有し、
   前記チップ接続端子及び前記ＢＧＡ接続端子のうち少なくとも一方の厚みが１１μｍであり、前記内部配線層の配線層総厚が８μｍであることを特徴とする配線基板。
2. 前記第１端子層及び前記第２端子層のうち少なくとも一方と前記内部配線層との界面における粗さが、前記内部配線層における前記絶縁樹脂層と前記配線層の界面の粗さの３倍以上であることを特徴とする請求項１に記載の配線基板。
3. 前記内部配線層は密着層を有し、前記密着層が、少なくともＴｉ，Ｎｉ，Ｐｄを含む材料から形成された単層ないし合金層からなることを特徴とする請求項１又は２に記載の配線基板。
4. 請求項１～３のいずれか一項に記載の配線基板の製造方法において、
   キャリア基板上に、前記第１端子層、前記内部配線層、前記第２端子層の順に積層し、前記内部配線層の配線部を、前記ＢＧＡ接続端子を介してＦＣ－ＢＧＡ基板の配線に接続した後、前記キャリア基板を除去することを特徴とする配線基板の製造方法。
5. 前記配線層の配線形成をダマシン工法で行うことを特徴とする請求項４に記載の配線基板の製造方法。
6. 前記第１端子層を形成した後に、前記内部配線層を形成する前に、前記第１端子層の上面に粗し加工を施すことを特徴とする請求項４または５に記載の配線基板の製造方法。
7. 前記内部配線層を形成した後に、前記第２端子層を形成する前に、前記内部配線層の上面に粗し加工を施すことを特徴とする請求項４～６のいずれか一項に記載の配線基板の製造方法。
8. 前記内部配線層の配線部を、前記チップ接続端子を介して半導体素子に接続することを特徴とする請求項４～７のいずれか一項に記載の配線基板の製造方法。

Images