JP7521258B2 - 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 - Google Patents
基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7521258B2 JP7521258B2 JP2020091584A JP2020091584A JP7521258B2 JP 7521258 B2 JP7521258 B2 JP 7521258B2 JP 2020091584 A JP2020091584 A JP 2020091584A JP 2020091584 A JP2020091584 A JP 2020091584A JP 7521258 B2 JP7521258 B2 JP 7521258B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support
- wiring
- substrate
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 110
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229920005989 resin Polymers 0.000 claims description 102
- 239000011347 resin Substances 0.000 claims description 102
- 238000000034 method Methods 0.000 claims description 61
- 239000004020 conductor Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 33
- 238000009713 electroplating Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 237
- 239000010949 copper Substances 0.000 description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 25
- 238000007747 plating Methods 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000011521 glass Substances 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 11
- 229910007637 SnAg Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000011295 pitch Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000003755 preservative agent Substances 0.000 description 2
- 230000002335 preservative effect Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- -1 AlSiCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000009503 electrostatic coating Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000007756 gravure coating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法に関する。
近年半導体装置の高速、高集積化が進む中で、ＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板に対しても、半導体素子との接合端子の狭ピッチ化、基板内の配線の微細化が求められている。一方、ＦＣ－ＢＧＡ基板とマザーボードとの接合は、従来とほぼ変わらないピッチの接合端子での接合が要求されている。
このような半導体素子との接合端子の狭ピッチ化、ＦＣ－ＢＧＡ基板内の配線の微細化に対応するため、いくつかの対応策が検討されている。
その一つは、シリコン基板上に微細な配線を形成した半導体素子接合用の基板（シリコンインターポーザ）を作成し、これをＦＣ－ＢＧＡ基板に接合する方式である。
また、シリコンインターポーザを用いずに、ＦＣ－ＢＧＡ基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化し、ＦＣ－ＢＧＡ基板上に微細配線を形成する方式が特許文献１に開示されている。
さらに、支持体の上に微細な配線層を形成し、これをＦＣ－ＢＧＡ基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が特許文献２に開示されている。
このような半導体素子との接合端子の狭ピッチ化、ＦＣ－ＢＧＡ基板内の配線の微細化に対応するため、いくつかの対応策が検討されている。
その一つは、シリコン基板上に微細な配線を形成した半導体素子接合用の基板（シリコンインターポーザ）を作成し、これをＦＣ－ＢＧＡ基板に接合する方式である。
また、シリコンインターポーザを用いずに、ＦＣ－ＢＧＡ基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化し、ＦＣ－ＢＧＡ基板上に微細配線を形成する方式が特許文献１に開示されている。
さらに、支持体の上に微細な配線層を形成し、これをＦＣ－ＢＧＡ基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が特許文献２に開示されている。
シリコンインターポーザは、シリコンウェハを利用して、半導体製造における前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
また、ＦＣ－ＢＧＡ基板の表面の平坦化を行い、その上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化は小さいが、ＦＣ－ＢＧＡ基板自体の製造歩留まりや、ＦＣ－ＢＧＡ基板上に形成する微細配線の形成の難易度が高いため、微細配線形成の製造歩留まりが課題となっている。さらにＦＣ－ＢＧＡ基板の反り、歪みに起因した半導体素子の実装における課題も存在する。
一方、支持体の上に微細な配線層を形成し、これをＦＣ－ＢＧＡ基板に搭載する方式の場合には、次のような問題があった。すなわち、支持基板上に形成した微細配線層をＦＣ－ＢＧＡ基板に搭載し、その後に支持基板を剥離する際に、微細配線層をＦＣ－ＢＧＡ基板に搭載時に用いた封止樹脂材が支持基板まで濡れ上がって支持基板の剥離を妨げる問題と、支持基板の剥離時に生じる力や内部に貯蔵されている応力で微細配線層全体が反るため、半導体素子を実装する際に不具合を生じる問題である。
さらに、別の手法として、支持基板の上に微細な配線層を形成し、この微細配線層の上に半導体素子を実装、封止を行った後に、支持基板から微細配線層を剥離し、剥離した半導体素子付きの微細配線層をＦＣ－ＢＧＡ基板へ搭載する方法がある。
この方式によれば、支持基板に保持された微細配線層に半導体素子を搭載するため、反り等の変形が少ない状態で半導体素子を実装することが可能である。
しかしながら、支持基板と微細配線層の間には剥離層が形成されており、支持体及び剥離層には上方の配線層を形成する際の熱履歴や、蓄積される応力に対する耐性が必要となる。このため、支持体には剛直性が求められるが、その結果、支持体と剥離層の界面において応力が集中しやすく、支持体と剥離層の界面において剥がれが生じやすいという問題があった。特に、剥離層上に微細配線層を形成する工程において、剥離層上に導体層を形成したときの応力に起因して剥離層への薬液の侵入が発生し、剥離工程前の段階で剥離層に剥がれが発生するという問題があった。
この方式によれば、支持基板に保持された微細配線層に半導体素子を搭載するため、反り等の変形が少ない状態で半導体素子を実装することが可能である。
しかしながら、支持基板と微細配線層の間には剥離層が形成されており、支持体及び剥離層には上方の配線層を形成する際の熱履歴や、蓄積される応力に対する耐性が必要となる。このため、支持体には剛直性が求められるが、その結果、支持体と剥離層の界面において応力が集中しやすく、支持体と剥離層の界面において剥がれが生じやすいという問題があった。特に、剥離層上に微細配線層を形成する工程において、剥離層上に導体層を形成したときの応力に起因して剥離層への薬液の侵入が発生し、剥離工程前の段階で剥離層に剥がれが発生するという問題があった。
そこで本発明は、上記問題に鑑みなされたものであり、剥離工程前の段階で剥離層に剥がれが発生せず、安定的な製造が可能な基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法を提供することを目的とする。
上記した以外の課題、構成及び効果は、以下の発明の実施形態において説明される。
上記した以外の課題、構成及び効果は、以下の発明の実施形態において説明される。
上記の課題を解決するため、本発明の代表的な基板ユニットの一つは
支持体と前記支持体の上方に剥離層を介して複数の第１配線基板が載置された基板ユニットであって、
前記第１配線基板の第1の表面には、少なくとも一つの半導体素子を接合するための電極が設けられており、
前記第１配線基板の第２の表面には、第２配線基板と接合するための電極が設けられており、
前記基板ユニットの周辺部における前記剥離層の上面または側面には樹脂層が形成されている。
支持体と前記支持体の上方に剥離層を介して複数の第１配線基板が載置された基板ユニットであって、
前記第１配線基板の第1の表面には、少なくとも一つの半導体素子を接合するための電極が設けられており、
前記第１配線基板の第２の表面には、第２配線基板と接合するための電極が設けられており、
前記基板ユニットの周辺部における前記剥離層の上面または側面には樹脂層が形成されている。
また、本発明の本発明の代表的な基板ユニットの製造方法の一つは、
支持体の上面に剥離層を形成する工程と、
前記支持体の周辺部の前記剥離層上面または側面に樹脂層を形成する工程と、
前記樹脂層および前記剥離層の上方にシード層を形成する工程と、
前記シード層の上方に電解めっき層を形成する工程と、
前記電解めっき層と前記シード層を、前記樹脂層が露出するまで研磨し、第２配線基板と接合するための電極を形成する工程と、
露出した樹脂層及び電極の上面に、樹脂層と導体層の形成を繰り返して多層配線を得る工程と、
前記多層配線の最表面に半導体素子を接合するための電極を形成する工程と、
を含む。
支持体の上面に剥離層を形成する工程と、
前記支持体の周辺部の前記剥離層上面または側面に樹脂層を形成する工程と、
前記樹脂層および前記剥離層の上方にシード層を形成する工程と、
前記シード層の上方に電解めっき層を形成する工程と、
前記電解めっき層と前記シード層を、前記樹脂層が露出するまで研磨し、第２配線基板と接合するための電極を形成する工程と、
露出した樹脂層及び電極の上面に、樹脂層と導体層の形成を繰り返して多層配線を得る工程と、
前記多層配線の最表面に半導体素子を接合するための電極を形成する工程と、
を含む。
さらに、本発明の代表的な半導体装置の製造方法の一つは、
前記第１配線基板に半導体素子を接合するする工程と、
前記第１配線基板と前記半導体素子の間隙を第１封止樹脂で封止する工程と、
前記第１配線基板と前記半導体素子の側面を第２封止樹脂で封止する工程と、
前記支持体から前記第１配線基板を剥離する工程と、
前記第１配線基板に前記半導体素子が接合された集合体を得る工程と、
前記集合体を第１配線基板単位で個片化する工程と
前記第１配線基板を前記第２配線基板に接合する工程と、
前記第１配線基板と前記第２配線基板の間隙を第３封止樹脂で封止する工程と、
を含む。
前記第１配線基板に半導体素子を接合するする工程と、
前記第１配線基板と前記半導体素子の間隙を第１封止樹脂で封止する工程と、
前記第１配線基板と前記半導体素子の側面を第２封止樹脂で封止する工程と、
前記支持体から前記第１配線基板を剥離する工程と、
前記第１配線基板に前記半導体素子が接合された集合体を得る工程と、
前記集合体を第１配線基板単位で個片化する工程と
前記第１配線基板を前記第２配線基板に接合する工程と、
前記第１配線基板と前記第２配線基板の間隙を第３封止樹脂で封止する工程と、
を含む。
本発明によれば、剥離工程の前の段階で、剥離層に剥がれが発生することを防止することが可能となる。
上記した以外の課題及び効果は以下の実施形態において説明される。
上記した以外の課題及び効果は以下の実施形態において説明される。
以下に、本発明の実施形態について図面を参照して説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
＜本発明の実施形態＞
以下、図面を用いて、本発明の一実施形態に係る支持体を用いた配線基板の製造工程の一例を説明する。
なお、本開示において「支持体」とは、面を有する物体を意味し、「支持体の周辺部」とは、支持体の面における周辺部を意味する。
また、「上面」とは面や層の法線方向の表面を意味し、「側面」とは、上面ではない領域、つまり面や層の厚みの部分を意味する。さらに、上面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、面又は層を水平に載置した場合の垂直上方の方向を意味する。
また、「平面形状」とは、上方から面又は層を視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
以下、図面を用いて、本発明の一実施形態に係る支持体を用いた配線基板の製造工程の一例を説明する。
なお、本開示において「支持体」とは、面を有する物体を意味し、「支持体の周辺部」とは、支持体の面における周辺部を意味する。
また、「上面」とは面や層の法線方向の表面を意味し、「側面」とは、上面ではない領域、つまり面や層の厚みの部分を意味する。さらに、上面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、面又は層を水平に載置した場合の垂直上方の方向を意味する。
また、「平面形状」とは、上方から面又は層を視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
まず、図１に示すように、矩形の板状部材である支持体１を用いた場合を例として説明する。支持体１の第１の面に、後の工程で支持体１を剥離するために必要な剥離層２が形成される。
図１（ａ）は、支持体１の上面に剥離層２が形成された状態を示す断面図であり、図１（ｂ）は支持体１の上方から支持体１及び剥離層２を見た平面図である。
剥離層２は、支持体１の平面形状と同一の形状に形成されてもよいが、図１（ｂ）に示すように、支持体１の端部には剥離層２を形成しなくともよい。
なお、図１に示すような、支持体１の周辺部において剥離層２が形成されない領域を作成するためには、支持体１の上面全体に剥離層２を形成した後に、支持体１の周辺部の剥離層を除去する工程によって得ることとしてもよい。
剥離層を除去する工程としては、支持体１の上面に剥離層２を形成する前に、支持体１の周辺部に保護膜を形成しておき、支持体１及び保護膜の上面に剥離層２を形成した後、保護膜を除去することによって、保護膜の上面に形成された剥離層を除去することによって、支持体１の周辺部の剥離層を除去することとしてもよい。
図１（ａ）は、支持体１の上面に剥離層２が形成された状態を示す断面図であり、図１（ｂ）は支持体１の上方から支持体１及び剥離層２を見た平面図である。
剥離層２は、支持体１の平面形状と同一の形状に形成されてもよいが、図１（ｂ）に示すように、支持体１の端部には剥離層２を形成しなくともよい。
なお、図１に示すような、支持体１の周辺部において剥離層２が形成されない領域を作成するためには、支持体１の上面全体に剥離層２を形成した後に、支持体１の周辺部の剥離層を除去する工程によって得ることとしてもよい。
剥離層を除去する工程としては、支持体１の上面に剥離層２を形成する前に、支持体１の周辺部に保護膜を形成しておき、支持体１及び保護膜の上面に剥離層２を形成した後、保護膜を除去することによって、保護膜の上面に形成された剥離層を除去することによって、支持体１の周辺部の剥離層を除去することとしてもよい。
さらに、支持体１の平面形状が矩形の場合、剥離層２の平面形状も、支持体１の形状と同様に矩形に形成される。しかし、剥離層２が剥離工程前に剥離されることがないよう、剥離層２の平面形状は、図１（ｃ）に示すように、平面形状における角部に面取りした領域を有することとしてもよい。面取りの形状としては、様々な形状が採用可能であるが、円弧形状が好ましい。このような角部の面取りを行った形状により、角部における応力の集中を緩和し、結果的に角部における薬液の浸透を防止し、剥離層の剥離を防止することができる。
また、本実施形態では、図２に示すように、支持体１の上方には、複数の第１配線基板１１が載置され、基板ユニットが形成されることとなる。
支持体１は、本実施形態では矩形の板状部材であるパネルを用いて説明するが、支持体１は、例えば、円形のウェハであってもよい。
また、本実施形態では、図２に示すように、支持体１の上方には、複数の第１配線基板１１が載置され、基板ユニットが形成されることとなる。
支持体１は、本実施形態では矩形の板状部材であるパネルを用いて説明するが、支持体１は、例えば、円形のウェハであってもよい。
剥離層２は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。
具体的には、剥離層２は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことが出来る。さらに剥離層２は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。
具体的には、剥離層２は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことが出来る。さらに剥離層２は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。
さらに剥離層２は複数層で構成されていてもよく、例えば、後の工程で支持体１上に形成される多層配線層の保護を目的として、剥離層２上にさらに保護層を設けることや、支持体１との密着性を向上させる層を剥離層２の下層に設けてもよい。さらに剥離層２と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
なお、剥離層２としてＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体１が透光性であれば、剥離層２に光を照射する方向は、剥離層２を設けた側とは反対側の面から支持体１に光を照射してもよい。
また、支持体１に剥離層２形成する場合、支持体の端部に剥離層２が形成されず、支持体１が露出した領域を設けてもよい。
なお、剥離層２としてＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体１が透光性であれば、剥離層２に光を照射する方向は、剥離層２を設けた側とは反対側の面から支持体１に光を照射してもよい。
また、支持体１に剥離層２形成する場合、支持体の端部に剥離層２が形成されず、支持体１が露出した領域を設けてもよい。
支持体１は、支持体１を通じて剥離層２に光を照射させる場合もあるため、透光性を有するのが有利であり、例えば矩形のガラス板を用いることができる。矩形のガラスは大型化に適しているとともに、ガラスは平坦性に優れており、また、剛性が高いため、支持体上に微細なパターンを形成するのに適している。
また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体１としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。
また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体１としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。
さらに、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ基板（第２配線基板）１２、半導体素子１０のＣＴＥとの整合性の観点から９ｐｐｍ程度がより好ましい。
ガラスの種類としては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いることができる。
一方、剥離層２に熱によって発泡する樹脂を用いる等、支持体１を剥離する際に支持体１に光の透過性が必要でない場合は、支持体１には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
以下、本発明の一実施形態では、剥離層２としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１にはガラスを用いる例で説明する。
ガラスの種類としては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いることができる。
一方、剥離層２に熱によって発泡する樹脂を用いる等、支持体１を剥離する際に支持体１に光の透過性が必要でない場合は、支持体１には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
以下、本発明の一実施形態では、剥離層２としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１にはガラスを用いる例で説明する。
次に、図３（ａ）に示すように樹脂層３を形成する。支持体１および剥離層２の端部に樹脂層３を形成することで、後の工程において、薬液の浸透などに起因する剥離層２の端部の剥離を抑制することが可能となる。特に、支持体１の周辺部の上面に剥離層２を形成せずに支持体１が露出した領域を設けることによって、剥離層２の端部を樹脂層３で強固に覆うことが可能となり、剥離層２の剥離を効果的に抑制できる。
さらに、図３（ｂ）に示すように、支持体１の側面の一部にも樹脂層３が形成されると剥離層２の剥離防止効果はさらに高まる。
なお、支持体１と樹脂層３が接している領域の中心方向の距離は２ｍｍ以上であることが望ましく、２ｍｍ以上の領域があれば、剥離層の剥離を効果的に防止することができる。
さらに、図３（ｂ）に示すように、支持体１の側面の一部にも樹脂層３が形成されると剥離層２の剥離防止効果はさらに高まる。
なお、支持体１と樹脂層３が接している領域の中心方向の距離は２ｍｍ以上であることが望ましく、２ｍｍ以上の領域があれば、剥離層の剥離を効果的に防止することができる。
なお、図３（ｃ）に示すように、樹脂層３は支持体１および剥離層２の端部だけでなく、剥離層の周辺部以外の内部にも形成してもよい。樹脂層３を絶縁樹脂で形成することにより、剥離層２の上方に形成される多層配線基板の絶縁樹脂層として用いることができる。本実施形態では、絶縁樹脂層として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少なく、その後の微細パターン形成に優れている。
感光性樹脂の形成方法としては、液状の感光性樹脂を用いる場合は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。フィルム状の感光性樹脂を用いる場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。絶縁樹脂層は、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂およびその変性物を絶縁樹脂として用いることも可能である。
次いで、フォトリソグラフィーにより、絶縁樹脂層に開口部を設ける。開口部に対しては、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。絶縁樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば７μｍとしている。また平面視の開口部形状は、ＦＣ－ＢＧＡ基板の接合用電極のピッチ、形状に応じて設定され、本発明の一実施形態では例えばφ８０μｍの開口形状とし、ピッチは１５０μｍとしている。
次に、図４～図９において、支持体１の面の上方に第１配線基板１１を製造するための工程を説明する。なお、図４～図９においては、支持体１の中心部の領域の一部を拡大した図を用いて、本発明の第１配線基板の多層配線の形成工程、接合用電極の形成工程の一例を説明する。
図４（ａ）は、図３（ｂ）で説明したとおり、支持体１の面の上方に剥離層２および絶縁樹脂層３が形成されている。
図４（ａ）は、図３（ｂ）で説明したとおり、支持体１の面の上方に剥離層２および絶縁樹脂層３が形成されている。
次に、図４（ｂ）に示すように、真空中で、剥離層２上にシード層４を形成する。シード層４は配線形成において、電解めっきの給電層として作用する。シード層４については、例えば、スパッタ法、またはＣＶＤ法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、これらの単独もしくは複数組み合わせたものを適用することができる。
本実施形態では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを採用している。
次に図４（ｃ）に示すように、シード層４の上方に電解めっきにより導体層５を形成する。この導体層５は、後に、ＦＣ－ＢＧＡ基板１２と接合用電極となる。電解めっきの種類としては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、導体層５がＦＣ－ＢＧＡ基板１２と接合用電極となり、はんだ接合されることを踏まえ、１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では絶縁樹脂層３の開口部にはＣｕ：９μｍの厚みで電解銅めっきを施し、絶縁樹脂層３の上部にはＣｕ：２μｍの厚みで電解銅めっきを施している。
導体層の厚みが増すと、導体層の応力によって剥離層２が剥離しやすくなるが、本実施例では、支持体の周辺部に樹脂層を設けることにより、導体層５の厚さを５μｍ以上としても、剥離層の剥離を防止することができる。
電解銅めっきの厚みは、導体層５がＦＣ－ＢＧＡ基板１２と接合用電極となり、はんだ接合されることを踏まえ、１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では絶縁樹脂層３の開口部にはＣｕ：９μｍの厚みで電解銅めっきを施し、絶縁樹脂層３の上部にはＣｕ：２μｍの厚みで電解銅めっきを施している。
導体層の厚みが増すと、導体層の応力によって剥離層２が剥離しやすくなるが、本実施例では、支持体の周辺部に樹脂層を設けることにより、導体層５の厚さを５μｍ以上としても、剥離層の剥離を防止することができる。
次に図４（ｄ）に示すように、ＣＭＰ（化学機械研磨）加工等によって銅層を研磨し、導体層５、及び、シード層４を除去する。本発明の一実施形態では、絶縁樹脂層３の上部の導体層５のＣｕ：２μｍ、及び、シード層４を研磨により除去する。そして、研磨を行った後に残った導体層５が、ＦＣ－ＢＧＡ基板１２との接合用電極となる。つまり、本実施形態では、ダマシン法によりＦＣ－ＢＧＡ基板１２との接合用電極を形成する。
次いで、配線層を形成する。本発明の一例では、配線層はセミアディティブ法（ＳＡＰ）にて形成する。まず、図５Ａに示すように、図４（ａ）で説明したものと同様に、図４（ｄ）で形成した平面の上面に絶縁樹脂層３を形成する。絶縁樹脂層３の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば２μｍとしている。
また絶縁樹脂層３における開口部は、導体層５との接合がとなるように形成され、本発明の一実施形態では例えばφ１０μｍの開口として形成する。この開口部は多層配線の上下層をつなぐビア部の形状となる。
また絶縁樹脂層３における開口部は、導体層５との接合がとなるように形成され、本発明の一実施形態では例えばφ１０μｍの開口として形成する。この開口部は多層配線の上下層をつなぐビア部の形状となる。
次いで、図５Ａ（ｂ）に示すように、図４（ｂ）で説明したものと同様に真空中で、シード層４を形成する。
次いで、図５Ａ（ｃ）に示すように、シード層４の上面にレジストパターン６を形成する。その後、図５Ａ（ｄ）のように電解めっきにより導体層５を形成する。導体層５はビア部、及び、配線部となる。
電解めっきの種類としては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。
次いで、図５Ａ（ｃ）に示すように、シード層４の上面にレジストパターン６を形成する。その後、図５Ａ（ｄ）のように電解めっきにより導体層５を形成する。導体層５はビア部、及び、配線部となる。
電解めっきの種類としては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、配線部の電気抵抗の観点から０．５μｍ以上、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では絶縁樹脂層３の開口部にはＣｕ：４μｍを形成し、絶縁樹脂層３の上部にはＣｕ：２μｍを形成している。
その後、図５Ｂ（ｅ）に示すようにレジストパターン６を除去する。その後、図５Ｂ（ｆ）に示すように不要なシード層４をエッチング除去する。
そして、図５Ａ及び図５Ｂの工程を繰り返すと、剥離層２の上方に多層構造の配線を形成することができる。図６の例では、配線層を２層形成したものを例として示している。
そして、図５Ａ及び図５Ｂの工程を繰り返すと、剥離層２の上方に多層構造の配線を形成することができる。図６の例では、配線層を２層形成したものを例として示している。
次いで、図７に示すように、半導体素子１０との接合用電極とするための導体層５を形成して基板ユニットとすることができる。接合用電極の形成方法は、上述した配線層の形成方法と同様であるが、接合用電極と配線層とでは、電解銅めっきの厚みが異なる。接合用電極の電解銅めっきの厚みは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μm以下であることが望ましい。本発明の一実施形態では絶縁樹脂層３の開口部にはＣｕ：９μｍを形成し、絶縁樹脂層３の上部にはＣｕ：７μｍを形成する。
次に、図８に示すように導体層５の表面の酸化防止とはんだバンプの濡れ性をよくするため、基板ユニットには、表面処理層７を設けることとしてもよい。本発明の実施形態では、表面処理層７として、電解Ｎｉ／ＳｎＡｇめっきを成膜する。なお、表面処理層７には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、電解めっきとして、Ｓｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、無電解めっきとして、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｓｎなどの表面処理から適宜用途に応じて選択しても良い。
これにより、図９に示すように、支持体上に第１配線基板１１が完成し、支持体上に第１配線基板１１が複数面付された基板ユニット１１Ａを得ることができる。
この基板ユニットにおいて、剥離層２の上面部またはおよび側面に形成されている樹脂層の厚さは、２０μｍ以上であることが好ましく、これによって、支持体の周辺部における剥離層２の剥離をより強固に防止することができる。
この基板ユニットにおいて、剥離層２の上面部またはおよび側面に形成されている樹脂層の厚さは、２０μｍ以上であることが好ましく、これによって、支持体の周辺部における剥離層２の剥離をより強固に防止することができる。
配線層の形成については、図５～図８に記載したＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法の他、ダマシン（Ｄａｍａｓｃｅｎｅ）法によって実現することも可能である。ダマシン法の場合は、絶縁樹脂層を積層後にフォトリソグラフィーよりパターン形成を行い、シード層を形成した後に電解銅めっき処理を行う。電解銅めっき処理後は、ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇによって平坦化処理をおこなえばよい。配線層の層数は少なくとも１層以上であり、第１配線基板の線幅に応じて、適宜設定して構わない。
次に、図１０～図１４を用いて、本発明の一実施形態に係る半導体素子の実装工程、支持体並びに剥離層の除去工程、ＦＣ－ＢＧＡ基板への実装工程からなる半導体装置の製造方法の一例を説明する。図１０～図１４は、支持体１の上方に載置された複数の第一配線基板の細部を説明するため、個片化後の第１配線基板１１の領域に限定した断面図で説明する。
まず、図１０（ａ）に示す半導体素子１０の搭載工程を説明する。図１０（ａ）において、８は半導体素子搭載用電極、９はＦＣ－ＢＧＡ基板との接合用電極、１１は第１配線基板、１３は半導体素子と第１配線基板とのはんだ接合部である。
第１配線基板１１への半導体素子１０の搭載は、マウント＆リフロー、ＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）などを使用して搭載する。ＴＣＢについては、はんだ接合後に第１封止樹脂１５を毛細管現象で注入するＴＣ-ＣＵＦ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｃａｐｉｌｌａｒｙ Ｕｎｄｅｒｆｉｌｌ）方式、フィルム状接合材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト（ＮＣＰ）などを用いてもよい。
第１配線基板１１への半導体素子１０の搭載は、マウント＆リフロー、ＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）などを使用して搭載する。ＴＣＢについては、はんだ接合後に第１封止樹脂１５を毛細管現象で注入するＴＣ-ＣＵＦ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｃａｐｉｌｌａｒｙ Ｕｎｄｅｒｆｉｌｌ）方式、フィルム状接合材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト（ＮＣＰ）などを用いてもよい。
本発明では、図１０（ｂ）に示すはんだ接合後の第１封止樹脂１５による封止に当たっては、毛細管現象で注入するＴＣ-ＣＵＦを使用している。半導体素子１０の搭載方法については、半導体素子１０のサイズ、搭載に使用する設備の観点から、適宜変更しても良い。ただし、第１配線基板１１と、半導体素子１０の接合ピッチが微細である場合には、ＴＣＢのいずれかの方式を選択することが好ましい。
次に、図１０（ｃ）に示すように、半導体素子１０の側面を保護するために第２封止樹脂１６で封止を行う。第２封止樹脂１６で使用される材料は、顆粒、液状、タブレット形状であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用されおり、コンプレッションモールド、もしくはトランスファーモールドによって形成される。樹脂の形状、組成、形成方法については、支持体１への第１配線基板１１の載置の態様に応じて、適宜設定して構わない。本発明では、液状のエポキシ樹脂を使用し、コンプレッションモールドで成形している。
次に、図１０（ｄ）に示すように第２封止樹脂１６で封止した第１配線基板１１に対し、半導体素子１０の上面の第２封止樹脂１６を除去する。半導体素子１０上に第２封止樹脂１６が残存すると、第２封止樹脂１６のＣＴＥの影響により反りが発生するおそれがあり、場合によっては、第１配線基板１１と第２封止樹脂１６の界面で剥離が発生する可能性がある。半導体素子１０上の第２封止樹脂１６の除去はＣＭＰ、グラインド加工等が採用できる。本発明ではグラインド加工によって半導体素子１０上の第２封止樹脂１６の除去を行っている。
次に、図１１に示すように、支持体１から第１配線基板及び半導体素子を分離する工程について説明する。
なお、図１１では、図１０に示した個片化後の半導体素子が接合された支持体１と第１配線基板１１について天地を逆にした様式で表記している。
剥離層２がレーザー光１８を照射して剥離可能な場合、支持体１が透光性であるので、その背面、すなわち、支持体１の第１配線基板とは逆側の側からレーザー光１８を剥離層２に照射することにより、図１１（ｂ）に示すように、支持体１を取り外すことが可能となる。
なお、図１１では、図１０に示した個片化後の半導体素子が接合された支持体１と第１配線基板１１について天地を逆にした様式で表記している。
剥離層２がレーザー光１８を照射して剥離可能な場合、支持体１が透光性であるので、その背面、すなわち、支持体１の第１配線基板とは逆側の側からレーザー光１８を剥離層２に照射することにより、図１１（ｂ）に示すように、支持体１を取り外すことが可能となる。
次に、図１１（ｃ）に示すように、剥離層２をドライエッチング、溶剤洗浄、超音波洗浄等によって確実に除去し、ＦＣ－ＢＧＡ基板１２との接合用電極９を露出させる。ドライエッチングを使用する場合、使用するガスはＯ２、Ａｒ、ＣＦ４等のガス種を少なくとも一つ以上含むガスを使用しエッチングを行う。溶剤洗浄の場合は、アセトン、トルエン、ＭＥＫ、メタノール等の溶剤を使用する。超音波洗浄の場合は、発振周波数２８ｋＨｚ～１ＭＨｚの範囲で除去を行う。剥離層２の除去については、これらの除去方法をいずれか一つ以上を組み合わせて除去を行ってもよい。
次に図１２に示す第１配線基板１１のＦＣ－ＢＧＡ基板１２との接合用電極９へのはんだ形成を行う。はんだ形成については、ＦＣ－ＢＧＡ基板１２との接合用電極９にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜、または無電解めっき処理にてＮｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｓｎを形成した後にフラックス印刷をし、はんだボールを搭載しリフロー、もしくは電解めっき処理でＳｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇ、Ｓｎを形成した後にフラックスを印刷した後にはんだボールを搭載する方法、もしくは、電解めっき処理にてＳｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇを形成してリフロー、または、直接印刷ではんだペーストを印刷しリフローを行う方法がある。本発明の実施形態では、無電解めっき処理にてＮｉ／Ｐｄ／Ａｕを形成した後にフラックス印刷をし、はんだボールを搭載しリフローを行っている。これによって第１配線基板とＦＣ－ＢＧＡ基板とのはんだ接合部１４を形成され、半導体素子１０が第１の封止樹脂及び第２の封止樹脂で固定された第１配線基板１１の集合体が完成する。
次に、ボール搭載後の集合体としての第１配線基板１１は、支持体又はウェハの形状に応じて、ピースサイズに個片化を行う。個片化方式についてはブレードダイシング、レーザダイシング、プラズマダイシング等の方式が挙げられるが、方式については適宜設定して良い。本発明では、ブレードダイシングを使用しピースサイズに個片化を行っている。
次に図１３に示すように、ＦＣ－ＢＧＡ基板１２に、個片化された半導体素子１０を搭載した第１配線基板１１が搭載される。半導体素子１０を搭載した第１配線基板１１の搭載はマウント＆リフロー、ＴＣＢなどを使用してＦＣ－ＢＧＡ基板１２に搭載される。
本実施形態では、ＦＣ－ＢＧＡ基板１２に半導体素子１０を搭載した第１配線基板１１を搭載しマウント＆リフロー方式でＦＣ－ＢＧＡ基板１２と半導体素子１０を搭載した第１配線基板１１とのはんだ接合を行い、第３封止樹脂１７を毛細管現象でＦＣ－ＢＧＡ基板１２と第１配線基板１１の隙間に注入する。この結果、図１４に示すように、本発明の半導体装置１９を得ることができる。
本実施形態では、ＦＣ－ＢＧＡ基板１２に半導体素子１０を搭載した第１配線基板１１を搭載しマウント＆リフロー方式でＦＣ－ＢＧＡ基板１２と半導体素子１０を搭載した第１配線基板１１とのはんだ接合を行い、第３封止樹脂１７を毛細管現象でＦＣ－ＢＧＡ基板１２と第１配線基板１１の隙間に注入する。この結果、図１４に示すように、本発明の半導体装置１９を得ることができる。
以上、本発明の一実施形態を例示したが、本発明は上記実施形態に限定されたものではなく、本発明の実施形態の技術的思想が逸脱しない限り、配線基板としての用途を考慮し、要求される他の物性である剛性、強度、耐衝撃性などを向上する目的で、他の層や構造を任意に形成できることはいうまでもない。
＜作用効果＞
次に、上述したような基板ユニットの構成とその製造方法を用いた場合の作用効果について説明する。
次に、上述したような基板ユニットの構成とその製造方法を用いた場合の作用効果について説明する。
本発明の一態様によれば、支持体の上に剥離層および微細な配線層を形成し、半導体素子を実装、封止を行った後に支持基板の剥離、ＦＣ－ＢＧＡ基板へ搭載する方法おいて、剥離層上に微細な配線層を形成する工程における、剥離層の剥離を防止し、安定的に製造することが可能となる。
しかも、絶縁樹脂層３の内部に膜厚の大きな導体層５を形成した場合であっても、絶縁樹脂層によって導体層による応力を緩和することが可能なことから、剥離層の剥離を抑制することが可能となる。
しかも、絶縁樹脂層３の内部に膜厚の大きな導体層５を形成した場合であっても、絶縁樹脂層によって導体層による応力を緩和することが可能なことから、剥離層の剥離を抑制することが可能となる。
＜比較例＞
剥離層上に絶縁樹脂層を形成せずに導体層を形成した構成とその製造方法について、比較例として図１５を参照して説明する。図１５の（ａ）は剥離層上にシード層を形成した状態を示す断面図、（ｂ）はレジストパターンを形成した状態を示す断面図、（ｃ）は導体層を形成した状態を示す断面図、（ｄ）はレジストパターンを除去した状態を示す断面図、（ｅ）は不要なシード層をエッチング除去した状態を示す断面図である。
剥離層上に絶縁樹脂層を形成せずに導体層を形成した構成とその製造方法について、比較例として図１５を参照して説明する。図１５の（ａ）は剥離層上にシード層を形成した状態を示す断面図、（ｂ）はレジストパターンを形成した状態を示す断面図、（ｃ）は導体層を形成した状態を示す断面図、（ｄ）はレジストパターンを除去した状態を示す断面図、（ｅ）は不要なシード層をエッチング除去した状態を示す断面図である。
比較例では、支持体上の第１配線基板１１のＦＣ－ＢＧＡ基板１２との接合用電極の導体層５の形成方法として、公知技術であるセミアディティブ法（ＳＡＰ）を用いる。図１５に示すように、支持体１上に剥離層２並びにシード層４を形成しているが、支持体の周辺部における、剥離層の上面および側面には樹脂層が形成されていない。
図１５（ａ）に示すように、比較例では、シード層を形成した後、（ｂ）に示すようにレジストパターン形成する。次に（ｃ）に示すように電解めっきで導体層５を形成する。その後、（ｄ）に示すようにレジストパターンを剥離し、さらに、（ｅ）に示すように、シード層４をエッチングすることによって、導体層５のパターンを形成し、ＦＣ－ＢＧＡ基板１２との接合用電極９を得る。
このとき、剥離層２は、レジストパターン剥離液およびシード層エッチング液に触れることによって、一部が剥離するおそれがある。さらに、剥離層２の剥離によって、導体層５も剥離する。
また、剥離層２上に絶縁樹脂層がなく導体層５が形成されると、絶縁樹脂層の応力緩和効果が得られないため、導体層５の応力によっての剥離層２および導体層５の一部が剥離するおそれがある。さらに、配線層の形状によっては端部に導体層５が形成されることがあり、端部にＣｕ等の金属のような弾性率の高い材料が配置されると、端部に強い応力がかかり剥離層２の剥がれが一層発生しやすくなる。
また、剥離層２上に絶縁樹脂層がなく導体層５が形成されると、絶縁樹脂層の応力緩和効果が得られないため、導体層５の応力によっての剥離層２および導体層５の一部が剥離するおそれがある。さらに、配線層の形状によっては端部に導体層５が形成されることがあり、端部にＣｕ等の金属のような弾性率の高い材料が配置されると、端部に強い応力がかかり剥離層２の剥がれが一層発生しやすくなる。
＜作用効果の確認＞
本実施形態の効果の確認として、実施例の第１配線基板１１の作製と比較例での第１配線基板の作製を実施した。比較例で作製した第１配線基板では、支持体１と剥離層２が意に反して剥離することがあり、剥離層２自体が破損することが観察された。また、導体層５も剥離することがあった。
一方、本発明の実施形態で作製した第１配線基板１１では剥離は観察されず、第１配線基板は支持体１及び剥離層２に密着していた。
本実施形態の効果の確認として、実施例の第１配線基板１１の作製と比較例での第１配線基板の作製を実施した。比較例で作製した第１配線基板では、支持体１と剥離層２が意に反して剥離することがあり、剥離層２自体が破損することが観察された。また、導体層５も剥離することがあった。
一方、本発明の実施形態で作製した第１配線基板１１では剥離は観察されず、第１配線基板は支持体１及び剥離層２に密着していた。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
１ 支持体
２ 剥離層
３ 樹脂層（絶縁樹脂層）
４ シード層
５ 導体層
６ レジストパターン
７ 表面処理層
８ 半導体素子搭載用電極
９ ＦＣ－ＢＧＡ基板との接合用電極
１０ 半導体素子
１１ 第１配線基板
１１Ａ 基板ユニット
１２ ＦＣ－ＢＧＡ基板（第２配線基板）
１３ 半導体素子と第１配線基板とのはんだ接合部
１４ 第１配線基板とＦＣ－ＢＧＡ基板とのはんだ接合部
１５ 第１封止樹脂
１６ 第２封止樹脂
１７ 第３封止樹脂
１８ レーザー光
１９ 半導体装置
２ 剥離層
３ 樹脂層（絶縁樹脂層）
４ シード層
５ 導体層
６ レジストパターン
７ 表面処理層
８ 半導体素子搭載用電極
９ ＦＣ－ＢＧＡ基板との接合用電極
１０ 半導体素子
１１ 第１配線基板
１１Ａ 基板ユニット
１２ ＦＣ－ＢＧＡ基板（第２配線基板）
１３ 半導体素子と第１配線基板とのはんだ接合部
１４ 第１配線基板とＦＣ－ＢＧＡ基板とのはんだ接合部
１５ 第１封止樹脂
１６ 第２封止樹脂
１７ 第３封止樹脂
１８ レーザー光
１９ 半導体装置
Claims (14)
- 支持体と
前記支持体の上方に剥離層を介して複数の第１配線基板が載置された基板ユニットであって、
前記第１配線基板の第１の表面には、少なくとも一つの半導体素子を接合するための電極が設けられており、
前記第１配線基板の第２の表面には、第２配線基板と接合するための電極が設けられており、
前記支持体の周辺部における前記剥離層の上面および側面には樹脂層が形成されており、
前記樹脂層は絶縁樹脂層であって、前記第１配線基板の絶縁樹脂層として用いることを特徴とする基板ユニット。 - 前記支持体の周辺部において、前記剥離層が形成されず、前記支持体と前記樹脂層が接している領域を有することを特徴とする請求項１に記載の基板ユニット。
- 前記支持体の側面の一部に樹脂層が形成されていることを特徴とする請求項１または２に記載の基板ユニット。
- 前記支持体の周辺部において、前記支持体と前記樹脂層が接している領域の中心方向の長さは２ｍｍ以上であることを特徴とする請求項１から３のいずれか一項に記載の基板ユニット。
- 前記絶縁樹脂層の内部に、導体層が形成されていることを特徴とする請求項１から４のいずれか一項に記載の基板ユニット。
- 前記導体層の厚さは５μｍ以上であることを特徴とする請求項５に記載の基板ユニット。
- 前記絶縁樹脂層は感光性樹脂からなることを特徴とする請求項１から６のいずれか一項に記載の基板ユニット。
- 前記絶縁樹脂層の厚さは２０μｍ以上であることを特徴とする請求項１から７のいずれか一項に記載の基板ユニット。
- 前記剥離層は、平面形状における角部に面取りした領域を有することを特徴とする請求項１から８のいずれか一項に記載の基板ユニット。
- 支持体の上方に複数の第１配線基板が載置された基板ユニットの製造方法において、
支持体の上面に剥離層を形成する工程と、
前記支持体の周辺部における前記剥離層の上面および側面に樹脂層を形成する工程と、
前記樹脂層および前記剥離層の上方にシード層を形成する工程と、
前記シード層の上方に電解めっき層を形成する工程と、
前記電解めっき層と前記シード層を、前記樹脂層が露出するまで研磨し、第２配線基板と接合するための電極を形成する工程と、
露出した前記樹脂層及び電極の上面に、樹脂層と導体層の形成を繰り返して多層配線を得る工程と、
前記多層配線の最表面に半導体素子を接合するための電極を形成する工程と、
を含み、各工程をこの順番で実行することを特徴とする基板ユニットの製造方法。 - 前記剥離層は、前記支持体の周辺部において形成されない領域を有する
ことを特徴とする請求項１０に記載の基板ユニットの製造方法。 - 前記支持体の周辺部において前記剥離層を除去する工程を含む
ことを特徴とする請求項１１に記載の基板ユニットの製造方法。 - 前記支持体の上面に前記剥離層を形成する工程の前に、前記支持体の上面に保護膜を形成する工程と、
剥離層を形成する工程の後に、前記保護膜を除去し、前記保護膜上の剥離層を除去する工程を有する
ことを特徴とする請求項１２に記載の基板ユニットの製造方法。 - 請求項１から請求項９のいずれか一項に記載の基板ユニットを用いた半導体装置の製造方法において、
前記第１配線基板に前記半導体素子を接合する工程と、
前記第１配線基板と前記半導体素子の間隙を第１封止樹脂で封止する工程と、
前記第１配線基板と前記半導体素子の側面を第２封止樹脂で封止する工程と、
前記支持体から前記第１配線基板を剥離する工程と、
前記第１配線基板に前記半導体素子が接合された集合体を得る工程と、
前記集合体を第１配線基板単位で個片化する工程と
前記第１配線基板を前記第２配線基板に接合する工程と、
前記第１配線基板と前記第２配線基板の間隙を第３封止樹脂で封止する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091584A JP7521258B2 (ja) | 2020-05-26 | 2020-05-26 | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091584A JP7521258B2 (ja) | 2020-05-26 | 2020-05-26 | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021190473A JP2021190473A (ja) | 2021-12-13 |
| JP7521258B2 true JP7521258B2 (ja) | 2024-07-24 |
Family
ID=78847455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020091584A Active JP7521258B2 (ja) | 2020-05-26 | 2020-05-26 | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7521258B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170883A (ja) | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置における配線構造の製造方法 |
| JP2014022665A (ja) | 2012-07-20 | 2014-02-03 | Shinko Electric Ind Co Ltd | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 |
| JP2016042543A (ja) | 2014-08-19 | 2016-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 回路基板の形成方法 |
| JP2017034225A (ja) | 2015-04-28 | 2017-02-09 | 大日本印刷株式会社 | デバイス層製造方法、分離装置、積層体が巻き取られた巻回体、積層体、及び分離方法 |
| JP2019140150A (ja) | 2018-02-06 | 2019-08-22 | アオイ電子株式会社 | 半導体装置の製造方法 |
| JP2020077696A (ja) | 2018-11-06 | 2020-05-21 | 凸版印刷株式会社 | 配線基板、及びそれを用いた半導体装置 |
-
2020
- 2020-05-26 JP JP2020091584A patent/JP7521258B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170883A (ja) | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置における配線構造の製造方法 |
| JP2014022665A (ja) | 2012-07-20 | 2014-02-03 | Shinko Electric Ind Co Ltd | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 |
| JP2016042543A (ja) | 2014-08-19 | 2016-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 回路基板の形成方法 |
| JP2017034225A (ja) | 2015-04-28 | 2017-02-09 | 大日本印刷株式会社 | デバイス層製造方法、分離装置、積層体が巻き取られた巻回体、積層体、及び分離方法 |
| JP2019140150A (ja) | 2018-02-06 | 2019-08-22 | アオイ電子株式会社 | 半導体装置の製造方法 |
| JP2020077696A (ja) | 2018-11-06 | 2020-05-21 | 凸版印刷株式会社 | 配線基板、及びそれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021190473A (ja) | 2021-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11974404B2 (en) | Method of producing circuit boards | |
| US20230395395A1 (en) | Board unit with support, board unit, and method of producing board unit with support | |
| JP2022092505A (ja) | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 | |
| US20230254983A1 (en) | Wiring board and method of producing wiring board | |
| JP2021114534A (ja) | 配線基板および配線基板の製造方法 | |
| JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7521258B2 (ja) | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 | |
| JP7528455B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7552102B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7512644B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7516803B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP7528578B2 (ja) | 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法 | |
| US20240224421A1 (en) | Wiring board unit and method for designing the same | |
| US20240234280A1 (en) | Substrate with support and semiconductor device | |
| JP7491000B2 (ja) | 配線基板および配線基板の製造方法 | |
| JP7508879B2 (ja) | 支持体付き配線基板、配線基板、及び半導体装置 | |
| JP2023046275A (ja) | 配線基板ユニットおよび配線基板ユニットの製造方法 | |
| JP2021197403A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| JP2022015429A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| CN117981072A (zh) | 布线基板单元及其设计方法 | |
| JP2020191380A (ja) | 配線基板の製造方法 | |
| JP2020191397A (ja) | 複合配線基板及びその製造方法 | |
| CN116711067A (zh) | 带支撑体的基板单元、基板单元以及带支撑体的基板单元的制造方法 | |
| JP2022034306A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JP2021150306A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7521258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |