JP7497576B2 - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP7497576B2 JP7497576B2 JP2020018134A JP2020018134A JP7497576B2 JP 7497576 B2 JP7497576 B2 JP 7497576B2 JP 2020018134 A JP2020018134 A JP 2020018134A JP 2020018134 A JP2020018134 A JP 2020018134A JP 7497576 B2 JP7497576 B2 JP 7497576B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- insulating resin
- semiconductor element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 229920005989 resin Polymers 0.000 claims description 142
- 239000011347 resin Substances 0.000 claims description 142
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 36
- 238000003860 storage Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 126
- 238000007747 plating Methods 0.000 description 42
- 239000004020 conductor Substances 0.000 description 27
- 239000010949 copper Substances 0.000 description 24
- 229910052802 copper Inorganic materials 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 239000010931 gold Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005304 joining Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000011295 pitch Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004381 surface treatment Methods 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- -1 AlSiCu Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
本発明は、配線基板及び配線基板の製造方法に関する。
近年半導体装置の高速、高集積化が進む中で、ＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体チップとの接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、ＦＣ－ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体チップと接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線形成してチップ接続用の基板（シリコンインターポーザ）として、それぞれＦＣ－ＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。また、ＦＣ－ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献２に開示されている。また、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板な形成する方式が特許文献３に開示されている。
シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
また、ＦＣ－ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化の問題は無いが、ＦＣ－ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との合算で収率が低下する問題や、ＦＣ－ＢＧＡ用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。
一方、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ基板に搭載する方式では、伝送特劣化の問題や、ＦＣ－ＢＧＡ用配線基板と微細な配線層を別々に形成するため合算で収率が低下する問題はない。しかしながら、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ基板に搭載しようとすると、次のような問題があった。すなわち、微細な配線層を形成する為の絶縁樹脂として加工性が優れた柔らかい樹脂を選択すると、絶縁樹脂表面にうねりが発生し半導体素子の実装性が低下する問題、製造途中や信頼性試験時に樹脂にクラックが発生しやすい問題があった。
そこで本発明は、上記問題に鑑みなされたものであり、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ基板に搭載する方式において、うねりおよびクラックを抑制することで実装性、信頼性に優れた配線基板を提供すること目的とする。
上記の課題を解決する手段として、本発明の配線基板の一態様は、第１配線基板と、上記第１配線基板に接合され、上記第１配線基板より微細な配線が形成された第２配線基板を備え、上記第１配線基板との接合面に対向する上記第２配線基板の対向面に半導体素子が実装される配線基板であって、上記第２配線基板に用いる微細な配線を形成する為の配線用絶縁樹脂の表裏に、貯蔵弾性率が上記配線用絶縁樹脂よりも大きな絶縁樹脂が形成されていることを特徴とする。
また、本発明の配線基板の一態様は、上記配線基板において、上記配線用絶縁樹脂の表裏に形成する上記絶縁樹脂は、貯蔵弾性率の異なる第１絶縁樹脂と第２絶縁樹脂を含む。
また、本発明の配線基板の一態様は、上記配線基板において、上記半導体素子の実装面側から見て上記第２絶縁樹脂、上記配線用絶縁樹脂、上記第１絶縁樹脂の順に積層されており、上記第１絶縁樹脂の貯蔵弾性率をＡとし、上記配線用絶縁樹脂の貯蔵弾性率をＢとし、上記第２絶縁樹脂の貯蔵弾性率をＣとしたとき、Ｂ＜Ｃ＜Ａの関係である。
また、本発明の配線基板の一態様は、上記配線基板において、上記半導体素子の実装面側から見て上記第２絶縁樹脂、上記配線用絶縁樹脂、上記第１絶縁樹脂の順に積層されており、上記第１絶縁樹脂の貯蔵弾性率をＡとし、上記配線用絶縁樹脂の貯蔵弾性率をＢとし、上記第２絶縁樹脂の貯蔵弾性率をＣとしたとき、Ｂ＜Ｃ＜Ａの関係である。
また、本発明の配線基板の一態様は、上記配線基板において、上記配線用絶縁樹脂が感光性樹脂である。
また、本発明の配線基板の一態様は、上記配線基板において、上記第１配線基板と上記第２配線基板との接続ピッチが上記半導体素子の接続ピッチよりも大きい。
また、本発明の配線基板の一態様は、上記配線基板において、上記第２配線基板のＣｕ電極形状が、上記第１配線基板との接続側は凹み形状であり、上記半導体素子との接続側が平坦形状である。
また、本発明の配線基板の一態様は、上記配線基板において、上記第１配線基板と上記第２配線基板との接続ピッチが上記半導体素子の接続ピッチよりも大きい。
また、本発明の配線基板の一態様は、上記配線基板において、上記第２配線基板のＣｕ電極形状が、上記第１配線基板との接続側は凹み形状であり、上記半導体素子との接続側が平坦形状である。
また、本発明の配線基板の一態様は、上記配線基板において、上記第２配線基板のＣｕ電極形状が、上記第１配線基板との接続側は凹み形状であり、上記半導体素子との接続側が凸形状である。
また、本発明の配線基板の一態様は、上記配線基板において、上記第２配線基板のＣｕ電極形状が、上記第１配線基板との接続側、および上記半導体素子との接続側が共に凹み形状である。
また、本発明の配線基板の一態様は、上記配線基板において、上記第２配線基板のＣｕ電極形状が、上記第１配線基板との接続側、および上記半導体素子との接続側が共に凹み形状である。
また、本発明の配線基板の製造方法の一態様は、第１配線基板と、上記第１配線基板と、上記第１配線基板に接合された上記第１配線基板より微細な配線が形成された第２配線基板とを備え、上記第２配線基板の上記第１配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、支持体の一面上に剥離層を形成する工程と、上記剥離層の上部に上記半導体素子と接合する上記第２電極を形成する工程と、第２絶縁樹脂を形成する工程と、配線用絶縁樹脂と配線層からなる微細配線層を形成する工程と、上記微細配線層の上記支持体と対向する側に上記第１配線基板と接合する上記第１電極を形成する工程と、第１絶縁樹脂を形成する工程を有する上記第２配線基板を形成する工程と、上記第１配線基板の一方の面に上記第２配線基板と接合する第３電極を形成し、上記第２配線基板と上記第１配線基板を、上記第１電極と上記第３電極とで接合する工程と、上記支持体を上記剥離層により上記第２配線基板から剥離し、上記第２電極と上記第２絶縁樹脂を表面に露出させる工程と、上記第１配線基板と上記第２配線基板との間に第１封止樹脂を形成する工程と、上記第１封止樹脂を硬化させる工程と、上記第２配線基板と上記半導体素子を、上記第２電極と上記半導体素子の第４電極とで接合する工程と、上記第２配線基板と上記半導体素子との間に第２封止樹脂を形成する工程と、上記第２封止樹脂を硬化させる工程と、を含むことを特徴とする。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、上記第２配線基板と上記第１配線基板とはマスリフロー方式で接合する。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、上記第２配線基板と上記第１配線基板との接合部、半導体素子の接合部共にキャピラリーフローアンダーフィルで封止する。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、上記第２配線基板と上記第１配線基板との接合部はキャピラリーフローアンダーフィルで封止され、半導体素子の接合部はフィルム状接続材料（ＮＣＦ）で封止される。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、上記第２配線基板と上記第１配線基板との接合部、半導体素子の接合部共にキャピラリーフローアンダーフィルで封止する。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、上記第２配線基板と上記第１配線基板との接合部はキャピラリーフローアンダーフィルで封止され、半導体素子の接合部はフィルム状接続材料（ＮＣＦ）で封止される。
本発明によれば、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ基板に搭載する方式において、実装性、信頼性に優れた配線基板を提供することが可能となる。
以下に、本発明の一実施形態に関わる配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
＜第１の実施形態＞
図１は、本発明に係る配線基板に半導体チップを実装した半導体パッケージの一例を示す断面図である。
本発明の一実施形態に係る半導体パッケージは、ＦＣ－ＢＧＡ用配線基板（第１配線基板）１の一方の面に、樹脂と配線とが積層されてなる微細配線層２２を備えた薄いインターポーザ（第２配線基板）３が、はんだバンプまたは銅ポスト（銅ピラー）などで接合（接合部１９）されている。インターポーザ３には、微細配線層２２形成用の絶縁樹脂層Ｂとチップ側の接続パッドを形成する絶縁樹脂層Ｃ、第一配線基板と接合する面に絶縁樹脂層Ａの３種類の絶縁樹脂が用いられている。また、ＦＣ－ＢＧＡ用配線基板１とインターポーザ３との間隙が絶縁性の接着部材としてのアンダーフィル２で埋め込まれている。さらにインターポーザ３の、ＦＣ－ＢＧＡ用配線基板１とは逆側の面に半導体素子４が銅ピラー２０ａ及びその先端の半田２０ｂで接合（接合部２０）され、半導体素子４とインターポーザ３との間隙がアンダーフィル２１で埋め込まれている。
図１は、本発明に係る配線基板に半導体チップを実装した半導体パッケージの一例を示す断面図である。
本発明の一実施形態に係る半導体パッケージは、ＦＣ－ＢＧＡ用配線基板（第１配線基板）１の一方の面に、樹脂と配線とが積層されてなる微細配線層２２を備えた薄いインターポーザ（第２配線基板）３が、はんだバンプまたは銅ポスト（銅ピラー）などで接合（接合部１９）されている。インターポーザ３には、微細配線層２２形成用の絶縁樹脂層Ｂとチップ側の接続パッドを形成する絶縁樹脂層Ｃ、第一配線基板と接合する面に絶縁樹脂層Ａの３種類の絶縁樹脂が用いられている。また、ＦＣ－ＢＧＡ用配線基板１とインターポーザ３との間隙が絶縁性の接着部材としてのアンダーフィル２で埋め込まれている。さらにインターポーザ３の、ＦＣ－ＢＧＡ用配線基板１とは逆側の面に半導体素子４が銅ピラー２０ａ及びその先端の半田２０ｂで接合（接合部２０）され、半導体素子４とインターポーザ３との間隙がアンダーフィル２１で埋め込まれている。
アンダーフィル２は、ＦＣ－ＢＧＡ用配線基板１とインターポーザ３とを固定及び接合部１９を封止するために用いられる接着材料である。アンダーフィル２としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル２は、液状の樹脂を充填させることで形成される。
アンダーフィル２１は半導体チップ４とインターポーザ３とを固定及び接合部２０を封止するために用いられる接着剤であり、アンダーフィル２と同様の材料で構成される。
アンダーフィル２１は半導体チップ４とインターポーザ３とを固定及び接合部２０を封止するために用いられる接着剤であり、アンダーフィル２と同様の材料で構成される。
インターポーザ３と半導体素子４との接合部２０の個々の間隔は、インターポーザ３とＦＣ－ＢＧＡ配線基板１との接合部１９の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ３において、半導体素子４を接合する側の方が、ＦＣ－ＢＧＡ用配線基板１と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、インターポーザ３では配線幅を２μｍ以上６μｍ以下にする必要がある。特性インピーダンスを５０Ωにあわせるためには、配線幅が２μｍ、配線高さ２μｍの場合、配線間の絶縁膜厚は２．５μｍとなる。配線も含めた１層の厚さは４．５μｍとなり、この厚さで５層のインターポーザ３を形成する場合、微細配線層２２は、総厚２５μｍ程度、チップ側の接続パッドを形成する絶縁樹脂層Ｃの厚みは２０μｍ程度、第一配線基板と接合する面に絶縁樹脂層Ａの厚みは２５μｍ程度となり、インターポーザ３は、総厚７０μｍ程度のインターポーザ３となる。
上記の通り、インターポーザ３の厚みは総厚７０μｍ程度と薄く、そのままの状態ではＦＣ－ＢＧＡ用配線基板１と接合するのが困難であるため、支持体５を用いて剛直性を担保することが有効である。また、２μｍ程度の幅と高さを有する配線を形成するには、平坦な支持体５が必要となる。上記理由により、図２に示すように、インターポーザ３は、剛直で平坦な支持体５上に形成される。なお、支持体上には、シード層８を設けてもよいし、それ以外の層を設けてもよい。
支持体５は、支持体５上に形成されたインターポーザ３とＦＣ－ＢＧＡ用配線基板１を接合した後に、剥離される。支持体５を剥離した後は、上記の通り薄いインターポーザ３が接合部１９を介してＦＣ－ＢＧＡ用配線基板１に接続されている。インターポーザ３は、絶縁樹脂層Ａ（第２絶縁樹脂）、絶縁樹脂層Ｂ（配線用絶縁樹脂）、絶縁樹脂層Ｃ（第１絶縁樹脂）を有している。絶縁樹脂層Ｂに比べ絶縁樹脂層ＡとＣの貯蔵弾性率は大きい。なお、貯蔵弾性率とは、材料の弾性としての特性を反映しており、材料の変形しにくさを表す値である。貯蔵弾性率は、動的粘弾性測定装置を用いた測定によって得られる。
絶縁樹脂層ＡとＣは同じでもよいが、信頼性向上の観点からは貯蔵弾性率の異なる別の樹脂であることが望ましい。また絶縁樹脂層Ａ、Ｂ、Ｃの貯蔵弾性率の大きさはＢ＜Ｃ＜Ａとなることが望ましい。前述した微細配線層２２を形成する絶縁樹脂Ｂは、その加工性から弾性率の小さな材料を選択する場合があるが、その外側に貯蔵弾性率の高い絶縁樹脂Ａ、Ｃを配置することで、うねりを抑制することができる。また、貯蔵弾性率の高い絶縁樹脂を半導体チップ４側、ＦＣ－ＢＧＡ用配線基板１側の両側に配置することで、半導体チップ４とインターポーザ３とのＣＴＥ差、インターポーザ３とＦＣ－ＢＧＡ用配線基板１のＣＴＥ差に起因したクラックを抑制することができる。一方、一般的に微細配線形成性と変形しにくさ、割れにくさはトレードオフの関係性になる場合があるが、半導体チップ４側の電極形成に求められる樹脂加工性よりもＦＣ－ＢＧＡ用配線基板１側のパッド形成に求められる樹脂加工性の方が寛容であり、より広い範囲で貯蔵弾性率の異なる樹脂を選択できる。それぞれの層に適した樹脂を選択することで加工性を確保した上で最も剛直なインターポーザ３が得られ、うねり、クラックを抑制することができ、実装性、信頼性に優れた配線基板を提供することができる。特に絶縁樹脂層Ｂが感光性樹脂である場合は、貯蔵弾性率が小さい場合が多く、その効果を得られる。一方で配線基板の用途により求められる信頼性は異なる。要求に足る信頼性を確保できるのであれば、製造コスト、材料調達コストの観点から絶縁樹脂ＡとＣに同じ樹脂を用いてもよい。
次に図３から図５を用いて、本発明の一実施形態に係る支持体５上へのインターポーザ（第２配線基板）３の製造工程の一例を説明する。
まず、図３（ａ）に示すように、支持体５の一方の面に、後の工程で支持体５を剥離するために必要な剥離層６を形成する。
まず、図３（ａ）に示すように、支持体５の一方の面に、後の工程で支持体５を剥離するために必要な剥離層６を形成する。
剥離層６は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。ＵＶ光などの光によって剥離可能となる樹脂を用いる場合、剥離層６を設けた側とは反対側の面から支持体５に光を照射して、インターポーザ３と、ＦＣ－ＢＧＡ用配線基板１との接合体から支持体５を取り去る。この場合、支持体５は、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは平坦性に優れており、インターポーザ３の微細なパターン形成に向いている、また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体５としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ用配線基板１、半導体素子４のＣＴＥの観点から９ｐｐｍ程度がより好ましい。ここでは、支持体５として、例えばガラスを用いる。一方、剥離層６に上記熱によって発泡する樹脂を用いた場合は、インターポーザ３と、ＦＣ－ＢＧＡ用配線基板１との接合体を加熱する事で支持体５を取り去る。この場合、支持体５には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層６としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体５にはガラスを用いる。
次いで、図３（ｂ）に示すように、真空中で、シード層８を形成する。シード層８は配線形成用において、電解めっきの給電層として作用する。シード層８は、例えば、スパッタ法、またはＣＶＤ法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成した。
次に図３（ｃ）に示すようにレジストパターン９を形成し、電解めっきにより導体層（第１電極）１０を形成する。導体層１０は半導体素子４と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、１μｍ以上３０μｍ以下であることが望ましい。その後、図３（ｄ）に示すようにレジストパターン９を除去する。
次に、図３（ｅ）に示すように絶縁樹脂層Ｃを形成する。絶縁樹脂層Ｃは導体層１０が絶縁樹脂層Ｃの層内に埋め込まれるように形成する。本実施形態では、絶縁樹脂層Ｃとして例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。絶縁樹脂層Ｃとしては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。
次に、図３（ｆ）に示すように、フォトリソグラフィーにより、導体層１０上に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
次に、図３（ｆ）に示すように、フォトリソグラフィーにより、導体層１０上に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
次に、図４（ｇ）に示すように、開口部の表面上にシード層１２を設ける。シード層１２の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。
次に、図４（ｈ）に示すように、シード層１２上にレジストパターン１３を形成し、その開口部に電解めっきにより導体層（配線層）１４を形成する。導体層１４は、インターポーザ３の内部の配線層となる。本発明の一実施形態では導体層１４として銅を形成した。その後、図４（ｉ）に示すようにレジストパターン１３を除去する。その後、不要なシード層１２をエッチング除去する。
次に、図４（ｈ）に示すように、シード層１２上にレジストパターン１３を形成し、その開口部に電解めっきにより導体層（配線層）１４を形成する。導体層１４は、インターポーザ３の内部の配線層となる。本発明の一実施形態では導体層１４として銅を形成した。その後、図４（ｉ）に示すようにレジストパターン１３を除去する。その後、不要なシード層１２をエッチング除去する。
次に、図４（ｊ）に示すように絶縁樹脂層Ｂを形成する。絶縁樹脂層Ｂは導体層１４が絶縁樹脂層Ｃの層内に埋め込まれるように形成する。本実施形態では、絶縁樹脂層Ｂとして例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。絶縁樹脂層Ｂとしては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。
次に、図４（ｋ）に示すように、フォトリソグラフィーにより、導体層１４上に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
次に、図４（ｌ）に示すように、開口部の表面上にシード層１５を設ける。シード層１５の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。
次に、図４（ｌ）に示すように、開口部の表面上にシード層１５を設ける。シード層１５の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。
次に、図５（ｍ）に示すように、シード層１５上にレジストパターン１６を形成し、その開口部に電解めっきにより導体層（配線層）１７を形成する。導体層１７は、インターポーザ３の内部の配線層となる。本発明の一実施形態では導体層１７として銅を形成した。その後、図５（ｎ）に示すようにレジストパターン１６を除去する。その後、不要なシード層１２をエッチング除去する。
次に、図４（ｊ）から図５（ｎ）の工程を繰り返し、図５（ｏ）に示すような、導体層（配線層）１７が多層化された基板を得る。導体層１７の内、最表面に配置される導体層（第２電極）１８は、ＦＣ－ＢＧＡ用配線基板１との接合用の電極となる。
次に、図４（ｊ）から図５（ｎ）の工程を繰り返し、図５（ｏ）に示すような、導体層（配線層）１７が多層化された基板を得る。導体層１７の内、最表面に配置される導体層（第２電極）１８は、ＦＣ－ＢＧＡ用配線基板１との接合用の電極となる。
次に、図５（ｐ）に示すように、インターポーザ３に絶縁樹脂層Ａを形成する。絶縁樹脂層Ａは、絶縁樹脂層Ｂを覆うように、露光、現像により、導体層１７が露出するように開口部を備えるように形成する。本発明の実施形態では、絶縁樹脂層Ａとして感光性エポキシ樹脂を使用して絶縁樹脂層Ａを形成する。
次に、図５（ｑ）に示すように導体層１７の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層２４を設ける。本発明の実施形態では、表面処理層２４として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層２４には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。
次に、図５（ｑ）に示すように導体層１７の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層２４を設ける。本発明の実施形態では、表面処理層２４として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層２４には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。
次に、図５（ｒ）に示すように、表面処理層２４上に、半田材料を搭載した後、一度溶融冷却して固着させることで、半田バンプからなるインターポーザ３側のＦＣ－ＢＧＡ用配線基板１とインターポーザ３との接合部１９ａを得る。これにより、支持体５上に形成されたインターポーザ（第２配線基板）３が完成する。
続けて、図６Ａから図６Ｆを用いて、支持体５上に形成されたインターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１の本発明の一実施形態に係る接合工程の一例を説明する。
図６Ａに示すように、支持体５上に形成されたインターポーザ３の接合部１９ａに合わせてＦＣ－ＢＧＡ用配線基板１の接合部１９ｂを設計、製造したＦＣ－ＢＧＡ用配線基板１に対して支持体５上に形成されたインターポーザ３を配置する。
図６Ａに示すように、支持体５上に形成されたインターポーザ３の接合部１９ａに合わせてＦＣ－ＢＧＡ用配線基板１の接合部１９ｂを設計、製造したＦＣ－ＢＧＡ用配線基板１に対して支持体５上に形成されたインターポーザ３を配置する。
次に図６Ｂに示すように、支持体５上に形成されたインターポーザ３とＦＣ－ＢＧＡ用配線基板１を接合し、インターポーザ‐ＦＣ－ＢＧＡ接合部１９を形成する。接合部１９を形成する方式としては、例えば、リフロー炉を用いた一括リフロー（マスリフロー）方式が可能である。
次に図６Ｃに示すように、支持体５を剥離する。剥離層６は、ＵＶ光をレーザ光２３で照射して剥離する。支持体５の背面より、すなわち、支持体５のＦＣ－ＢＧＡ用配線基板１とは逆側の面からレーザ光２３を支持体５との界面に形成された剥離層６に照射し剥離可能な状態とすることで、図６Ｄに示すように支持体５を取り外すことが可能となる。
次に図６Ｃに示すように、支持体５を剥離する。剥離層６は、ＵＶ光をレーザ光２３で照射して剥離する。支持体５の背面より、すなわち、支持体５のＦＣ－ＢＧＡ用配線基板１とは逆側の面からレーザ光２３を支持体５との界面に形成された剥離層６に照射し剥離可能な状態とすることで、図６Ｄに示すように支持体５を取り外すことが可能となる。
次に図６Ｅに示すように、アンダーフィル２を形成しインターポーザ３とＦＣ－ＢＧＡ用配線基板１の固定、及び、接合部１９を封止する。アンダーフィル２の形成方式としては、毛細管現象を利用して接合後に液状の樹脂を充填させるキャピラリーフロー方式が可能である。
次に、シード層８を除去し、図６Ｆに示すような基板を得る。本発明の実施形態では、シード層８は、チタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１が接合された配線基板４０を得る。
次に、シード層８を除去し、図６Ｆに示すような基板を得る。本発明の実施形態では、シード層８は、チタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１が接合された配線基板４０を得る。
このとき、図７に示すように、表面に露出した導体層１０は、絶縁樹脂層Ｃの表面と面一であり平坦な形状をしている。表面に露出した導体層１０上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により配線基板４０が完成する。
さらに、図８Ａから図８Ｃおよび図１を用いて、配線基板４０のインターポーザ（第２配線基板）３と半導体素子４の本発明の一実施形態に係る接合工程の一例を説明する。
図８Ａに示すように、配線基板４０のインターポーザ３の接合部２０ｂに対して、半導体素子４の接合部２０ａを配置する。
次に図８Ｂに示すように、配線基板４０のインターポーザ３と半導体素子４を接合する。接合部２０を形成する方式としては、例えば、リフロー炉を用いた一括リフロー（マスリフロー）方式や、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式が可能である。
図８Ａに示すように、配線基板４０のインターポーザ３の接合部２０ｂに対して、半導体素子４の接合部２０ａを配置する。
次に図８Ｂに示すように、配線基板４０のインターポーザ３と半導体素子４を接合する。接合部２０を形成する方式としては、例えば、リフロー炉を用いた一括リフロー（マスリフロー）方式や、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式が可能である。
次に図８Ｃに示すように、アンダーフィル２１を形成しインターポーザ３と半導体素子４の固定、及び、接合部２０を封止する。アンダーフィル２１の形成方式としては、毛細管現象を利用して接合後に液状の樹脂を充填させるキャピラリーフロー方式を用いる。
キャピラリーフロー方式でアンダーフィル２１を充填することで、低コストで半導体素子４を封止できる。
次いで、必要に応じて図８Ａから図８Ｃの工程を繰り返し、複数個の半導体素子４を配線基板４０のインターポーザ３に実装することによって、図１に示す半導体素子を実装した半導体パッケージが完成する。
キャピラリーフロー方式でアンダーフィル２１を充填することで、低コストで半導体素子４を封止できる。
次いで、必要に応じて図８Ａから図８Ｃの工程を繰り返し、複数個の半導体素子４を配線基板４０のインターポーザ３に実装することによって、図１に示す半導体素子を実装した半導体パッケージが完成する。
＜作用効果＞
次に、上述したような配線基板４０の構成とその製造方法を用いた場合の作用効果について説明する。本発明の一態様によれば、ＦＣ－ＢＧＡ用配線基板１に搭載した後に支持体５を剥離する方式において、支持体５を剥離した後も変形せず、形状安定性に優れた微細な配線層を形成することができる。また、信頼性の観点ではクラックを抑制することができる。そのため、実装性、信頼性に優れた配線基板を提供することが可能となる。
次に、上述したような配線基板４０の構成とその製造方法を用いた場合の作用効果について説明する。本発明の一態様によれば、ＦＣ－ＢＧＡ用配線基板１に搭載した後に支持体５を剥離する方式において、支持体５を剥離した後も変形せず、形状安定性に優れた微細な配線層を形成することができる。また、信頼性の観点ではクラックを抑制することができる。そのため、実装性、信頼性に優れた配線基板を提供することが可能となる。
インターポーザ３に微細配線形成用の絶縁樹脂に加え、貯蔵弾性率の高い絶縁樹脂を用いることによって、支持体５を剥離した後、インターポーザ３の端部が下がったり、インターポーザ３の表面がうねったりする変形を抑制できる。また、貯蔵弾性率の高い絶縁樹脂を半導体チップ４側、ＦＣ－ＢＧＡ用配線基板１側の両側に配置することで、半導体チップ４とインターポーザ３とのＣＴＥ差、インターポーザ３とＦＣ－ＢＧＡ用配線基板１のＣＴＥ差に起因したクラックを抑制することができる。また、３種類の異なる絶縁樹脂を用いることによって、加工性を確保した上で最も剛直なインターポーザ３が得られ、うねり、クラックを抑制することができ、実装性、信頼性に優れた配線基板を提供することができる。
絶縁樹脂層Ａ、Ｂ、Ｃの貯蔵弾性率の大きさはＢ＜Ｃ＜Ａとなることが望ましい。前述した微細配線層を形成する場合は、その加工性から貯蔵弾性率の小さな材料を選択する場合があるが、その外側に貯蔵弾性率の高い絶縁樹脂を配置することで、うねりを抑制することができる。一方、一般的に微細配線形成性と変形しにくさ、割れにくさはトレードオフの関係性になる場合があるが、半導体チップ４側の電極形成に求められる樹脂加工性よりもＦＣ－ＢＧＡ用配線基板１側のパッド形成に求められる樹脂加工性の方が寛容であり、より広い範囲で貯蔵弾性率の異なる樹脂を選択できる。それぞれの層に適した樹脂を選択することで加工性を確保した上で最も剛直なインターポーザ３が得られ、うねり、クラックを抑制することができ、実装性、信頼性に優れた配線基板を提供することができる。さらにまた、インターポーザ３の半導体素子４と接合する導体層１０は、絶縁樹脂層Ｃの表面と面一である、平坦電極である。平坦電極は、高さのばらつきが少なく、半導体素子４を実装するときに位置ずれが起こりにくいため、半導体素子４を歩留まりよく実装することができる。
＜第２の実施形態＞
次に、第２の実施形態に係る配線基板ついて説明する。
第２の実施形態に係る配線基板と、第１の実施形態に係る配線基板とは類似であるが、第２電極に関して異なることを特徴としている。そのため、図９（ａ）～図９（ｃ）を参照して第２電極について説明し、その他については説明を省略する。
次に、第２の実施形態に係る配線基板ついて説明する。
第２の実施形態に係る配線基板と、第１の実施形態に係る配線基板とは類似であるが、第２電極に関して異なることを特徴としている。そのため、図９（ａ）～図９（ｃ）を参照して第２電極について説明し、その他については説明を省略する。
図９（ａ）に示すように、表面に露出した導体層１０および絶縁樹脂層Ｃの上にレジストパターン３０を形成する。次に、図９（ｂ）に示すように、電解めっきによりピラー３１を形成する。ピラー３１は半導体素子４と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、接続信頼性、及び、製造コストの観点から、３μｍ以上２０μｍ以下であることが望ましい。その後、図９（ｃ）に示すようにレジストパターン３０を除去する。さらに、ピラー３１に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。
また、ピラー３１は、図３（ｂ）の後、図１０（ａ）～図１０（ｂ）に示した方法によって形成することもできる。図１０（ａ）に示すようにレジストパターン３２を形成し、電解めっきによりピラー３１を形成する。ピラー３１は半導体素子４と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、３μｍ以上２０μｍ以下であることが望ましい。次に、図１０（ｂ）に示すように絶縁樹脂層（第２絶縁樹脂）Ｃを形成する。この後、図４（ｇ）以降に示した方法によって、インターポーザ３を製造する。支持体５を剥離した後に表面に露出するレジストパターン３２を除去することによって、図１１に示すように凸形状の電極を有するインターポーザ３が完成する。さらに、ピラー３１に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。
＜作用効果＞
ピラー３１を有する凸形状の電極によって、インターポーザ３と半導体素子４との間を広くすることができる。このため、液状のアンダーフィル２１が流れやすくなり、インターポーザ３と半導体素子４との間にボイド（空隙）が発生しにくくなる。つまり、キャピラリーフロー方式によるアンダーフィル２１の形成が容易となる。
ピラー３１を有する凸形状の電極によって、インターポーザ３と半導体素子４との間を広くすることができる。このため、液状のアンダーフィル２１が流れやすくなり、インターポーザ３と半導体素子４との間にボイド（空隙）が発生しにくくなる。つまり、キャピラリーフロー方式によるアンダーフィル２１の形成が容易となる。
＜第３の実施形態＞
次に、第３の実施形態に係る配線基板ついて説明する。
第３の実施形態に係る配線基板と、第１の実施形態に係る配線基板とは類似であるが、第２電極に関して異なることを特徴としている。そのため、図１２（ａ）～図１２（ｂ）を参照して第２電極について説明し、その他については説明を省略する。
図１２（ａ）に示す表面に露出した導体層１０の表面を、エッチングすることによって、図１２（ｂ）に示すように凹み形状の電極を形成することができる。エッチング方法は、ウェット、ドライのいずれも可能である。さらに、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。
次に、第３の実施形態に係る配線基板ついて説明する。
第３の実施形態に係る配線基板と、第１の実施形態に係る配線基板とは類似であるが、第２電極に関して異なることを特徴としている。そのため、図１２（ａ）～図１２（ｂ）を参照して第２電極について説明し、その他については説明を省略する。
図１２（ａ）に示す表面に露出した導体層１０の表面を、エッチングすることによって、図１２（ｂ）に示すように凹み形状の電極を形成することができる。エッチング方法は、ウェット、ドライのいずれも可能である。さらに、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。
＜作用効果＞
凹み形状の電極によって、半導体素子４を実装するとき、半導体素子４の接合部２０ａがインターポーザ３側に接触した後、絶縁樹脂Ｃの側面があることによってはんだが濡れ広がる領域は導体層１０上のみとなり、はんだが導体層１０の周囲に流れ出ることを抑制できる。導体層１０の形状が矩形、長円形など、円形ではない場合により効果的である。
凹み形状の電極によって、半導体素子４を実装するとき、半導体素子４の接合部２０ａがインターポーザ３側に接触した後、絶縁樹脂Ｃの側面があることによってはんだが濡れ広がる領域は導体層１０上のみとなり、はんだが導体層１０の周囲に流れ出ることを抑制できる。導体層１０の形状が矩形、長円形など、円形ではない場合により効果的である。
＜第４の実施形態＞
次に、第４の実施形態に係る配線基板ついて説明する。
第４の実施形態に係る配線基板の製造方法と、第１の実施形態に係る配線基板の製造方法とは類似であるが、アンダーフィルの形成に関して異なることを特徴としている。そのため、図１３Ａ～図１３Ｂを参照してアンダーフィルの形成について説明し、その他については説明を省略する。
図１３Ａに示すように、配線基板４０のインターポーザ３の接合部２０ｂに対して、半導体素子４の接合部２０ａを配置する。半導体素子４には、フィルム状接続材料（ＮＣＦ）３３が仮接着されている。
次に図１３Ｂに示すように、配線基板４０のインターポーザ３と半導体素子４を接合する。接合部２０を形成する方式としては、例えば、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式が可能である。
次いで、必要に応じて図１３Ａ～図１３Ｂの工程を繰り返し、複数個の半導体素子４を配線基板４０のインターポーザ３に実装することによって、図１に示す半導体素子を実装した半導体パッケージが完成する。
次に、第４の実施形態に係る配線基板ついて説明する。
第４の実施形態に係る配線基板の製造方法と、第１の実施形態に係る配線基板の製造方法とは類似であるが、アンダーフィルの形成に関して異なることを特徴としている。そのため、図１３Ａ～図１３Ｂを参照してアンダーフィルの形成について説明し、その他については説明を省略する。
図１３Ａに示すように、配線基板４０のインターポーザ３の接合部２０ｂに対して、半導体素子４の接合部２０ａを配置する。半導体素子４には、フィルム状接続材料（ＮＣＦ）３３が仮接着されている。
次に図１３Ｂに示すように、配線基板４０のインターポーザ３と半導体素子４を接合する。接合部２０を形成する方式としては、例えば、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式が可能である。
次いで、必要に応じて図１３Ａ～図１３Ｂの工程を繰り返し、複数個の半導体素子４を配線基板４０のインターポーザ３に実装することによって、図１に示す半導体素子を実装した半導体パッケージが完成する。
＜作用効果＞
膜厚が均一なフィルム状接続材料（ＮＣＦ）を用いることによって、半導体素子４を実装するときのギャップが均一に制御され、またボイドの抑制ができるため信頼性に優れた半導体パッケージが得られる。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
膜厚が均一なフィルム状接続材料（ＮＣＦ）を用いることによって、半導体素子４を実装するときのギャップが均一に制御され、またボイドの抑制ができるため信頼性に優れた半導体パッケージが得られる。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
１…ＦＣ－ＢＧＡ用配線基板（第１配線基板）
２、２１…アンダーフィル
３…インターポーザ（第２配線基板）
４…半導体素子（半導体チップ）
５…支持体
６…剥離層
８、１２、１５…シード層
９、１３、１６、３０、３２…レジストパターン
１０…導体層（第１電極）
Ａ…絶縁樹脂層（第１絶縁樹脂）
Ｂ…絶縁樹脂層（配線用絶縁樹脂）
Ｃ…絶縁樹脂層（第２絶縁樹脂）
１７…導体層（配線層）
１８…導体層（第２電極）
１９…ＦＣ－ＢＧＡ用配線基板‐インターポーザ接合部
１９ａ…インターポーザ側バンプ
１９ｂ…ＦＣ－ＢＧＡ用配線基板側バンプ
２０…半導体素子‐インターポーザ接合部
２０ａ…半導体素子側銅－はんだバンプ
２０ｂ…インターポーザ側パッド電極
２２…微細配線層
２３…レーザ光
２４…表面処理層
３１…ピラー
３３…フィルム状接続材料（ＮＣＦ）
４０…配線基板
２、２１…アンダーフィル
３…インターポーザ（第２配線基板）
４…半導体素子（半導体チップ）
５…支持体
６…剥離層
８、１２、１５…シード層
９、１３、１６、３０、３２…レジストパターン
１０…導体層（第１電極）
Ａ…絶縁樹脂層（第１絶縁樹脂）
Ｂ…絶縁樹脂層（配線用絶縁樹脂）
Ｃ…絶縁樹脂層（第２絶縁樹脂）
１７…導体層（配線層）
１８…導体層（第２電極）
１９…ＦＣ－ＢＧＡ用配線基板‐インターポーザ接合部
１９ａ…インターポーザ側バンプ
１９ｂ…ＦＣ－ＢＧＡ用配線基板側バンプ
２０…半導体素子‐インターポーザ接合部
２０ａ…半導体素子側銅－はんだバンプ
２０ｂ…インターポーザ側パッド電極
２２…微細配線層
２３…レーザ光
２４…表面処理層
３１…ピラー
３３…フィルム状接続材料（ＮＣＦ）
４０…配線基板
Claims (15)
- 第１配線基板と、
前記第１配線基板に接合され、前記第１配線基板より微細な配線が形成された第２配線基板を備え、
前記第１配線基板との接合面に対向する前記第２配線基板の対向面に半導体素子が実装される配線基板であって、
前記第２配線基板に用いる微細な配線を形成する為の配線用絶縁樹脂の表裏に、貯蔵弾性率が前記配線用絶縁樹脂よりも大きな絶縁樹脂が形成され、
前記配線用絶縁樹脂の表裏に形成する前記絶縁樹脂は、貯蔵弾性率の異なる第１絶縁樹脂と第２絶縁樹脂を含み、
前記半導体素子の実装面側から見て前記第２絶縁樹脂、前記配線用絶縁樹脂、前記第１絶縁樹脂の順に積層されており、
前記第２配線基板の前記半導体素子が実装される電極パッドの厚さは、前記第２絶縁樹脂の厚さよりも薄いことを特徴とする配線基板。 - 前記第１絶縁樹脂の貯蔵弾性率をＡとし、前記配線用絶縁樹脂の貯蔵弾性率をＢとし、前記第２絶縁樹脂の貯蔵弾性率をＣとしたとき、Ｂ＜Ｃ＜Ａの関係である請求項１に記載の配線基板。
- 前記配線用絶縁樹脂が感光性樹脂である請求項１または２に記載の配線基板。
- 前記第１配線基板と前記第２配線基板との接続ピッチが前記半導体素子の接続ピッチよりも大きい請求項１から３のいずれか１項に記載の配線基板。
- 前記第２配線基板のＣｕ電極形状が、前記第１配線基板との接続側は凹み形状であり、前記半導体素子との接続側が平坦形状である請求項１から４のいずれか１項に記載の配線基板。
- 前記第２配線基板のＣｕ電極形状が、前記第１配線基板との接続側は凹み形状であり、前記半導体素子との接続側が凸形状である請求項１から４のいずれか１項に記載の配線基板。
- 前記第２配線基板のＣｕ電極形状が、前記第１配線基板との接続側、および前記半導体素子との接続側が共に凹み形状である請求項１から４のいずれか１項に記載の配線基板。
- 前記第２配線基板に形成された前記微細な配線の一部は、前記第２絶縁樹脂に埋め込まれている請求項１から７のいずれか１項に記載の配線基板。
- 前記第２絶縁樹脂と前記第１絶縁樹脂は、それぞれ感光性樹脂のみを含む請求項１から８のいずれか１項に記載の配線基板。
- 第１配線基板と、
前記第１配線基板と、前記第１配線基板に接合された前記第１配線基板より微細な配線が形成された第２配線基板とを備え、前記第２配線基板の前記第１配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、
支持体の一面上に剥離層を形成する工程と、
前記剥離層の上部に前記半導体素子と接合する第２電極を形成する工程と、
第２絶縁樹脂を形成する工程と、
配線用絶縁樹脂と配線層からなる微細配線層を形成する工程と、
前記微細配線層の前記支持体と対向する側に前記第１配線基板と接合する第１電極を形成する工程と、第１絶縁樹脂を形成する工程を有する前記第２配線基板を形成する工程と、
前記第１配線基板の一方の面に前記第２配線基板と接合する第３電極を形成し、前記第２配線基板と前記第１配線基板を、前記第１電極と前記第３電極とで接合する工程と、
前記支持体を前記剥離層により前記第２配線基板から剥離し、前記第２電極と前記第２絶縁樹脂を表面に露出させる工程と、
前記第１配線基板と前記第２配線基板との間に第１封止樹脂を形成する工程と、
前記第１封止樹脂を硬化させる工程と、
前記第２配線基板と前記半導体素子を、前記第２電極と前記半導体素子の第４電極とで接合する工程と、
前記第２配線基板と前記半導体素子との間に第２封止樹脂を形成する工程と、
前記第２封止樹脂を硬化させる工程と、
を含み、
前記第２電極の厚さは、前記第２絶縁樹脂の厚さよりも薄いことを特徴とする配線基板の製造方法。 - 前記第２配線基板と前記第１配線基板とはマスリフロー方式で接合する請求項１０に記載の配線基板の製造方法。
- 前記第２配線基板と前記第１配線基板との接合部、半導体素子の接合部共にキャピラリーフローアンダーフィルで封止する請求項１０に記載の配線基板の製造方法。
- 前記第２配線基板と前記第１配線基板との接合部はキャピラリーフローアンダーフィルで封止され、
半導体素子の接合部はフィルム状接続材料（ＮＣＦ）で封止される請求項１０に記載の配線基板の製造方法。 - 前記配線層の一部は、前記第２絶縁樹脂に埋め込まれている請求項１０から１３のいずれか１項に記載の配線基板の製造方法。
- 前記第２絶縁樹脂と前記第１絶縁樹脂は、それぞれ感光性樹脂のみを含む請求項１０から１４のいずれか１項に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020018134A JP7497576B2 (ja) | 2020-02-05 | 2020-02-05 | 配線基板及び配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020018134A JP7497576B2 (ja) | 2020-02-05 | 2020-02-05 | 配線基板及び配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021125565A JP2021125565A (ja) | 2021-08-30 |
| JP7497576B2 true JP7497576B2 (ja) | 2024-06-11 |
Family
ID=77459521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020018134A Active JP7497576B2 (ja) | 2020-02-05 | 2020-02-05 | 配線基板及び配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7497576B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240063896A (ko) * | 2021-09-22 | 2024-05-10 | 도판 홀딩스 가부시키가이샤 | 지지체가 부착된 기판 및 반도체 장치 |
| WO2023047947A1 (ja) * | 2021-09-22 | 2023-03-30 | 凸版印刷株式会社 | 配線基板ユニット及びその設計方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091408A (ja) | 2006-09-29 | 2008-04-17 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2015226046A (ja) | 2014-05-30 | 2015-12-14 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、電子機器 |
| WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| JP2020004926A (ja) | 2018-07-02 | 2020-01-09 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
-
2020
- 2020-02-05 JP JP2020018134A patent/JP7497576B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091408A (ja) | 2006-09-29 | 2008-04-17 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2015226046A (ja) | 2014-05-30 | 2015-12-14 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、電子機器 |
| WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| JP2020004926A (ja) | 2018-07-02 | 2020-01-09 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021125565A (ja) | 2021-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868457B2 (en) | Thermo-compression bonded electrical interconnect structure and method | |
| US20110147927A1 (en) | Semiconductor device and method for fabricating the same | |
| JPWO2018047861A1 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2008218926A (ja) | 半導体装置及びその製造方法 | |
| TW200903763A (en) | Inter-connecting structure for semiconductor device package and method of the same | |
| JP7006843B2 (ja) | 配線基板の製造方法 | |
| JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
| WO2022124394A1 (ja) | 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法 | |
| JPWO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
| JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2021114534A (ja) | 配線基板および配線基板の製造方法 | |
| JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
| JP7472484B2 (ja) | 複合配線基板及び複合配線基板の製造方法 | |
| JP7456097B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP7491000B2 (ja) | 配線基板および配線基板の製造方法 | |
| JP2021125507A (ja) | 配線基板及び配線基板の製造方法 | |
| WO2022080152A1 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7415334B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2021197484A (ja) | 支持体付き配線基板、配線基板、及び半導体装置 | |
| JP2020191380A (ja) | 配線基板の製造方法 | |
| JP2021150306A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2022015429A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| JP2020161572A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2022092505A (ja) | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240513 |