JPWO2018047861A1 - 配線基板及び配線基板の製造方法 - Google Patents

Abstract

インターポーザを備えたＦＣＢＧＡ用配線基板の収率の低下を抑制し、半導体チップを良好に実装することの可能な配線基板及びその製造方法を提供する。本実施形態に係る配線基板（１００）は、ＦＣＢＧＡ用配線基板（１）と、ＦＣＢＧＡ用配線基板（１）に接合されたビルドアップ基板からなるインターポーザ（３）とを備え、インターポーザ（３）は１０μｍ以上３００μｍ以下の厚さであって、ＦＣＢＧＡ用配線基板（１）とインターポーザ（３）とは、ＦＣＢＧＡ用配線基板（１）とインターポーザ（３）との間に設けられた半田バンプ（２４）により電気的に接合され、ＦＣＢＧＡ用配線基板（１）とインターポーザ（３）との間の隙間にはアンダーフィル（２）が充填され、インターポーザ（３）は、ＦＣＢＧＡ用配線基板（１）とは逆側の面に半導体チップ（４）接続用のパッド（１４）を有する。

Description

本発明は、配線基板及び配線基板の製造方法に関する。

近年半導体装置の高速、高集積化が進む中で、ＦＣＢＧＡ（Flip Chip-Ball Grid Array）用配線基板に対しても、半導体チップとの接続端子の狭ピッチ化、基板配線の微細化が求められている。
一方、ＦＣＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。
この半導体チップとの接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成してチップ接続用の基板（シリコンインターポーザ）とし、それをＦＣＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。また、ＦＣＢＧＡ用配線基板の表面をＣＭＰ（Chemical Mechanical Polishing、化学機械研磨）等で平坦にしてから微細配線を形成する方式が特許文献２に開示されている。

特開２００２−２８０４９０号公報 特開２０１４−２２５６７１号公報 国際公開第２０１５／１９９０３０号

シリコンインターポーザ方式は、シリコンウェハを利用して、半導体前工程用の設備を用いて製作している。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという課題がある。
また、ＦＣＢＧＡ用配線基板の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザの伝送特性劣化の課題は無いが、ＦＣＢＧＡ用配線基板の製造不良と難易度の高い微細配線層形成時の不良との合算により収率が悪くなる課題や、ＦＣＢＧＡ用配線基板の反り、歪による半導体チップの実装に対する課題があった。

そこで、本発明は、上記課題に着目してなされたものであり、インターポーザを備えたＦＣＢＧＡ用配線基板の収率の低下を抑制し、半導体チップを良好に実装することの可能な配線基板及び配線基板の製造方法を提供することを目的としている。

本願発明の一態様によれば、第一配線基板と、第一配線基板に接合されたビルドアップ基板からなる第二配線基板とを備え、第二配線基板は１０μｍ以上３００μｍ以下の厚さであって、第一配線基板と第二配線基板とは突起電極を介して電気的に接合されると共に、第一配線基板及び第二配線基板の隙間に絶縁性の接着部材が充填され、第二配線基板は、第一配線基板とは逆側の面にパッドを有する配線基板、が提供される。

本発明の一態様によれば、別々に製造した第一配線基板と第二配線基板とを接合することで形成することができる。そのため、第一配線基板と第二配線基板とについて良品のみを選定し、これらを組み合わせることで一つの配線基板とすることができ、配線基板としての収率の低下を抑制することができる。
また、半導体チップは、第二配線基板を介して第一配線基板に接合され、第二配線基板は、比較的薄い基板であるため第一配線基板と半導体チップとの接合に対してＣＴＥ（Coefficient of Thermal Expansion 熱膨張係数）差が与える影響は小さい。そして、アンダーフィルが緩衝材として作用するため、第一配線基板と半導体チップとのＣＴＥ差による影響を低減することができ、半導体チップを良好に実装することができる。

本発明の一実施形態に係る配線基板に半導体チップを実装した一例を示す断面図である。 本発明の一実施形態に係るキャリア基板を備えた状態のインターポーザの一例を示す断面図である。 本発明の一実施形態に係るインターポーザ付き配線基板の一例を示す断面図である。 本発明の一実施形態に係る配線基板の製造工程の一例を示す断面図である。 図４の製造工程の続きを示す断面図である。 図５の製造工程の続きを示す断面図である。 図６の製造工程の続きを示す断面図である。 図７の製造工程の続きを示す断面図である。 図８の製造工程の続きを示す断面図である。 図９の製造工程の続きを示す断面図である。 図１０の製造工程の続きを示す断面図である。 図１１の製造工程の続きを示す断面図である。 接続パッドの形状を説明するための断面図である。 接続パッドの一例を示す断面図である。

以下に、本発明の一実施形態に係る配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る配線基板に半導体チップを実装した半導体パッケージの一例を示す断面図である。
本発明の一実施形態に係る半導体パッケージは、ＦＣＢＧＡ用配線基板１の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ３が、半田バンプまたはＣｕポスト（Ｃｕピラー）または金バンプ２４で接合されている。また、ＦＣＢＧＡ用配線基板１とインターポーザ３との隙間が絶縁性の接着部材としてのアンダーフィル（樹脂）２で埋め固められている。さらにインターポーザ３の、ＦＣＢＧＡ用配線基板１とは逆側の面に形成された接続パッド１４と、半導体チップ４とが半田バンプまたはＣｕピラーまたは金バンプ３１で接合され、半導体チップ４とインターポーザ３との隙間がアンダーフィル３２で埋め固められている。
また、接続パッド１４の表面と、インターポーザ３の表面とは面一となっている。また、接続パッド１４の厚さ方向における断面視で、接続パッド１４のＦＣＢＧＡ用配線基板１側の端部は、接続パッド１４の表面側の端部よりも幅が広くなっている。

アンダーフィル２は、ＦＣＢＧＡ用配線基板１とインターポーザ３とを固定及び封止するために用いられる接着剤である。アンダーフィル２としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。アンダーフィル２は、液状の樹脂を充填させることで形成してもよい。また、アンダーフィル２の代りに、絶縁性の接着部材として異方性導電フィルム（ＡＣＦ）、または接着及び絶縁の機能を同時に持つフィルム状接続材料（ＮＣＦ）を用いることで、ＦＣＢＧＡ用配線基板１とインターポーザ３とを固定し、これら間を封止してもよい。

アンダーフィル３２は半導体チップ４とインターポーザ３とを固定及び封止するために用いられる接着剤であり、アンダーフィル２と同様の材料で構成される。なおこの場合も、アンダーフィル３２の代りに、異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）を用いてもよい。
インターポーザ３の、半導体チップ４と接合される部分の配線ピッチは、半導体チップ４とＦＣＢＧＡ用配線基板１とを直接接合する場合の、ＦＣＢＧＡ用配線基板１の、半導体チップ４と接合される部分の配線ピッチよりも狭くなっている。すなわち、インターポーザ３の半導体チップ４を実装する側の面は、半導体チップ４と接合する場合のＦＣＢＧＡ用配線基板１よりも微細な配線となっている。

例えば、現在のハイバンドメモリ（ＨＢＭ）の仕様に対応するためには、インターポーザ３では配線幅を２μｍ以上６μｍ以下にする必要がある。特性インピーダンスを５０Ωに合わせるためには、配線幅が２μｍ、配線高さが２μｍの場合、配線間の絶縁膜厚は２．５μｍとなる。配線も含めた１層の厚さは４．５μｍとなり、この厚さで５層のインターポーザ３を製作する場合、インターポーザ３は、総厚２５μｍ程度と極薄のインターポーザとなる。つまり、インターポーザ３の総厚を１０μｍ程度にするためには、上記４．５μｍ厚の層を２層積層すればよい。ただし、電気特性の損失を抑える必要がある場合、電気抵抗を低くするために、配線厚を厚くする必要があり、その場合インピーダンスを調整するために絶縁層も厚くする必要が生じる。層数が５層であってもインターポーザ３の総厚が１００μｍ程度になる場合もある。さらに、半導体チップ４等のデバイスチップのピン数増加や電源ラインやグランド層を組み合わせることにより、インターポーザ３の積層数を増やす必要が生じ、インターポーザ３の総厚が３００μｍ程度になる場合もある。

なお、インターポーザ３の総厚が３００μｍを超える場合には、可撓性が低くなり、反りが発生する場合がある。また、インターポーザ３の総厚が１０μｍに満たない場合には、耐久性が低くなり、インターポーザ３が破損する場合がある。
このような薄いインターポーザ３とＦＣＢＧＡ用配線基板１との接合を、平坦性を確保した上で行うためには、図２に示すようにインターポーザ３の一部となる微細な配線層３ａを、後で配線層３ａとキャリア基板５とに分離するための剥離層６を形成したキャリア基板５の上に形成する。なお、図２（ｂ）は図２（ａ）の半田バンプ２４を含む一部分を拡大したものである。また、図２（ｂ）に示すように、剥離層６と接続パッド１４との間には、例えば、接着層７や銅箔１１が形成されていてもよい。

そして、このキャリア基板５に形成されたままの配線層３ａを、図３に示すように、別に製造したＦＣＢＧＡ用配線基板１にフリップチップ実装する。そして、ＦＣＢＧＡ用配線基板１と配線層３ａとの間をアンダーフィル２等の樹脂により固めた後、キャリア基板５等を配線層３ａから剥離し、配線層３ａに形成された半導体チップ４との接合用の接続パッド１４を露出させる。これによって、本発明の一実施形態に係る配線基板１００が形成される。なお、図３では、図２（ｂ）に示した接着層７や銅箔１１の記載を省略している。

上記手順で、厚さ３００μｍ以下の配線層３ａをＦＣＢＧＡ用配線基板１に接合することによって、厚さ３００μｍ以下の薄い配線層３ａを、ＦＣＢＧＡ用配線基板１に平坦に接合することができる。
一般的にＦＣＢＧＡ用配線基板１は剛直であり、半導体チップ４とのＣＴＥ（熱膨張係数）差があると接合が破壊し易いが、その接合高さが高いと接合が破壊しにくくなる性質がある。
本発明の一実施形態に係る配線基板１００では、ＦＣＢＧＡ用配線基板１と半導体チップ４とは薄いインターポーザ３を介した２段階の接合で接合されている。そのため、お互いのＣＴＥ差が影響しにくく高い信頼性を確保することができる。

次に、図４から図１２を伴って、本発明の一実施形態に係るインターポーザ３を備えた配線基板１００の製造工程の一例を説明する。
ここでは、キャリア基板５として、例えばガラス基板を用いる。ガラス基板は平坦性に優れており、配線層３ａの微細なパターンの形成に向いている。またガラス基板はＣＴＥが小さく歪みにくいことから、ＦＣＢＧＡ用配線基板１と接合した時のパターン配置精度及び平坦性の確保に優れている。キャリア基板５としてガラス基板を用いる場合、ガラス基板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上１．１ｍｍ以下程度の厚さが好ましい。また、ガラス基板のＣＴＥは、９ｐｐｍ／℃程度のものが好ましい。

まず、インターポーザ３となる配線基板を作成する。図４（ａ）に示すように、キャリア基板５の一方の面に、後工程で、キャリア基板５を剥離するための剥離層６を形成する。この剥離層６は紫外線をある程度透過する厚さに調整しておく。
次いで、図４（ｂ）に示すように、この剥離層６の上に、紫外線で硬化する接着剤を塗布して接着層７を形成する。
次いで、図４（ｃ）に示すように、真空中で、接着層７が形成されたキャリア基板５を、平坦な定盤１０上に敷いた薄い銅箔１１の上に接着層７が銅箔１１と接するように載せ、この状態で紫外線１２を照射して接着層７を硬化する。銅箔１１は定盤１０の平坦性を保持したまま固められるため、この上に微細パターンを形成することが可能となる。

次に図５（ａ）に示すように銅箔１１上にレジストパターン１３を形成し、その開口部１３ａに銅箔１１をシード層として電解めっきにより半導体チップ４との接続用の接続パッド１４を形成する。接続パッド１４の構造は、図３に示すように、インターポーザ３となる配線層３ａをＦＣＢＧＡ用配線基板１と接合した後、キャリア基板５等を剥離し、接続パッド１４を露出させたときに、接続パッド１４の表面がＡｕとなるように銅箔１１側からＡｕ／Ｎｉ／Ｃｕとめっきを形成する。このとき、ＡｕへのＣｕ拡散を防止するため、銅箔１１とＡｕとの間に薄いＮｉを形成してからＡｕ／Ｎｉ／Ｃｕのめっきを行う。その後、図５（ｂ）に示すようにレジストパターン１３を除去する。

このようにして、接続パッド１４を形成しているため、接続パッド１４の露出表面とインターポーザ３（配線層３ａ）の露出表面とを面一にすることができる。
また、例えば、レジストパターン１３の開口部１３ａの断面形状を、銅箔１１側が狭く、開口部１３ａの開口端側に近づくほどより広くなるテーパ形状にすることで、接続パッド１４のＦＣＢＧＡ用配線基板１側の端部の幅を、接続パッド１４の露出表面側の端部の幅よりも広くすることができる。なお、レジストパターン１３の開口部１３ａの各種形状については、後述する。

次に、図６に示すように絶縁樹脂１５を形成する。絶縁樹脂１５は、接続パッド１４が絶縁樹脂１５の層内に埋め込まれるように形成する。本実施形態では、絶縁樹脂１５を、感光性のエポキシ系樹脂を用いてスピンコート法により形成する。感光性エポキシ系樹脂は比較的低温で硬化することができ、この後の導通ビア形成後のキュア（硬化）による収縮が少なく段差を押さえることが可能であり、さらにその後の微細パターン形成に優れている。絶縁樹脂１５としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合、平坦性の良い絶縁膜を形成することができる。露光工程で多少の段差が許容できるのであれば、ポリイミドを絶縁樹脂１５として用いても良い。

次に、図７（ａ）、（ｂ）に示すように、接続パッド１４に導通ビア１７を形成する。本実施形態では絶縁樹脂１５に感光性エポキシ系樹脂を使用しており、ＵＶ露光１６及び現像を行うことにより導通ビア１７を形成することができる。非感光のラミネート樹脂やポリイミドを使用する場合、レーザー光照射によって導通ビア１７を形成しても良い。
次に、アッシング等で残渣を除去した後、ＴｉとＣｕを連続でスパッタし、図８（ａ）に示すように電解銅めっきのシード層１８を形成する。このシード層１８の上に微細パターンを形成するが、Ｔｉは下層の絶縁樹脂１５との密着性を向上することができ、めっき後のパターン剥がれ、倒れを防止することが出来る。その他、ＴｉＷとＣｕのスパッタ連続処理等にてシード層１８を形成しても良い。スパッタＣｕは、電解銅めっき後のシード層１８をエッチングする工程で配線細りを抑えられるように、厚さが３００ｎｍ以下程度となるように薄く形成する。

次に、図８（ｂ）に示すように、絶縁樹脂１５の上に、レジストパターン１９を形成し、その開口部１９ａに電解銅めっきで配線２０を形成する。
次に、図８（ｃ）に示すようにレジストパターン１９を除去した後、配線２０をマスクとしてシード層１８を構成するスパッタ銅とスパッタＴｉとをエッチングする。なお、配線細りを抑えるエッチング液を、配線２０の幅に合わせて選定し、このエッチング液を用いてエッチングを行う。
以上説明した図６から図８の工程を配線層の形成工程とし、積み重ねる配線層数に合わせて、図６から図８に示す配線層の形成工程を繰り返す。

次に、図９（ａ）に示すように、インターポーザ３のＦＣＢＧＡ用配線基板１側の最表面となる絶縁樹脂層２１を形成する。本実施形態では、絶縁樹脂として感光性エポキシ系樹脂を使用して絶縁樹脂層２１を形成する。図９（ａ）に示すように、配線２０及び絶縁樹脂１５を含む領域を覆うように、絶縁樹脂層２１を形成する。次に図９（ｂ）に示すようにＵＶ露光２２及び現像を行うことにより、配線２０を露出させて開口部２１ａを形成し、ベークによって絶縁樹脂層２１を硬化させて安定させる。
次に、図９（ｃ）に示すように配線２０表面のＣｕの酸化防止と半田バンプの濡れ性を良くするため、表面処理を行う。本実施形態では、配線２０表面にＮｉ／Ｐｄ／Ａｕからなるパッド表面処理層２３を成膜する。なお、配線２０の表面に、ＯＳＰ（Organic Solderability Preservative 水溶性プレフラックスによる表面処理）膜を成膜しても良い。次に図９（ｄ）に示すように、このパッド表面処理層２３に半田バンプ２４を搭載しリフローした後、キャリア基板５を個片化することで、半導体パッケージ毎にキャリア基板５付きインターポーザ３が完成する。

次に、図１０（ａ）に示すように、キャリア基板５付きインターポーザ３の端子、つまり、半田バンプ２４の位置に合わせて設計、製造したＦＣＢＧＡ用配線基板１に、フリップチップによりキャリア基板５付きインターポーザ３を接合し、図１０（ｂ）に示すようにアンダーフィル２で固める。なお、図１０（ａ）、（ｂ）では、「キャリア基板５付きインターポーザ３」を符号３ｂで示している。
次に、図１１（ａ）、（ｂ）に示すようにキャリア基板５の背面、すなわち、キャリア基板５のＦＣＢＧＡ用配線基板１とは逆側の面からレーザー光２５をキャリア基板５との界面に形成された剥離層６に照射し、キャリア基板５を取り外す。

次に、図１１（ｃ）に示すようにキャリア基板５を剥離した後、キャリア基板５及び剥離層６と銅箔１１とを接着していた接着層７を粘着テープ２６等の粘着性の部材によって剥離する。つまり、粘着テープ２６を、キャリア基板５を剥離した後の、キャリア基板５が接着されていた部分に貼り付け、粘着テープ２６を剥がすことにより、インターポーザ３側に付着している、剥離層６や接着層７を除去する。
この接着層７は耐熱性があり、インターポーザ３の製造プロセスの熱によっても劣化せず簡単に除去できる。このような剥離方法以外にも、インターポーザ３の製造プロセス温度には耐熱性があり、このインターポーザ３の製造プロセス温度よりも高く、かつインターポーザ３の耐熱温度よりも低い温度によって発泡し、接着力が無くなるような材料を接着層７として用いることで、キャリア基板５を剥離するようにしてもよい。また、図３に示すように、キャリア基板５を剥離する際、キャリア基板５と共に剥離層６、接着層７、銅箔１１を除去してもよい。

最後に、図１２に示すように銅箔１１と薄いＮｉとをエッチングし、半導体チップ４と接続する接続パッド１４を露出させる。これにより極薄のインターポーザ３付きの配線基板１００が完成する。
本実施形態では、接続パッド１４の表面にはＡｕが露出している。この配線基板１００のインターポーザ３側に半田バンプ３１を介して半導体チップ４を実装し、反対面の配線基板１００のパッドに半田バンプ３３を搭載しリフローし、さらに、接続パッド１４と半導体チップ４との間にアンダーフィル３２を充填することによって、図１に示すような半導体パッケージを作ることが出来る。

このように、本願発明の一実施形態によれば、ＦＣＢＧＡ用配線基板１と、インターポーザ３となるキャリア基板５上に形成した配線層３ａと、を別々に製造しこれらを接合することで、インターポーザ３付きの配線基板１００を実現している。ＦＣＢＧＡ用配線基板１とキャリア基板５を備えた配線層３ａとを接合する際に、それぞれの良品のみを選定し、良品どうしを接合して配線基板１００を形成することによって、収率の低下を防止することが出来る。
また、キャリア基板５としてシリコン基板ではなく他の基板（例えば、ガラス基板）を利用することができるため、効率の高い基板製造が可能となり、コスト削減を図ることができる。

また、ＦＣＢＧＡ用配線基板１とキャリア基板５を備えた配線層３ａとを、それぞれの製造プロセスが完了した後、接合及び貼り合わせているため、基板の表裏面における配線密度や層数、構造の違いによって配線基板１００に反り等が生じることを回避することができる。
さらに、キャリア基板５として、剛直で低ＣＴＥの歪みの少ないキャリアを基板として用いることにより、キャリアを外した後の配線層の表面は平坦でパッドの配置精度も高くなり、チップ実装が容易となる。

また、特にインターポーザ３がフィルム状の薄い基板である場合、ＦＣＢＧＡ用配線基板１に半田バンプを介して接合することは困難である。しかしながら、本実施形態では、上述のように、キャリア基板５の上に配線層３ａを形成し、キャリア基板５を備えた配線層３ａをＦＣＢＧＡ用配線基板１に半田バンプ２４を介して接合し、アンダーフィル３２を充填して配線層３ａ側とＦＣＢＧＡ用配線基板１とを接合した後、キャリア基板５を除去することで、ＦＣＢＧＡ用配線基板１にインターポーザ３が接合された配線基板１００を実現しているため、インターポーザ３が薄い基板であっても容易にＦＣＢＧＡ用配線基板１に半田バンプ２４を介して接合することができる。
また、半田バンプ２４に代えて、Ｃｕポスト又はＡｕバンプも用いることができるため、配線基板の汎用性を高めることができる。

また、ＦＣＢＧＡ用配線基板１と半導体チップ４とにＣＴＥ差があると接合が破壊されやすいが、ＦＣＢＧＡ用配線基板１と半導体チップ４とをインターポーザ３を介して接合することで接合距離が拡がるため、ＣＴＥ差による影響を緩和することができる。厚さが薄いインターポーザ３は、それ自体のＣＴＥ差があってもそれによる応力が小さいため影響は少なく、ＦＣＢＧＡ用配線基板１と半導体チップ４とのＣＴＥ差による影響の低減を妨げることなく、信頼性を向上させることができる。つまり、インターポーザ３は、厚さの厚いものでも配線基板１００を実現することができ、３００μｍ以下の厚さであれば、本実施形態に係る配線基板１００の効果を充分に発揮し、１００μｍ以下の厚さであれば、配線基板１００の効果をさらに充分に発揮する。
また、接続パッド１４の表面とインターポーザ３の表面とを面一にすることで、配線基板１００の厚さをより薄くすることができる。

また、上記手順で配線基板１００を作成した場合、図１１に示すように、インターポーザ３をＦＣＢＧＡ用配線基板１と接合した後、接続パッド１４を露出させたときに、この接続パッド１４が上から樹脂で押さえられた状態となるＳＭＤ（Solder Mask Defined）という構造にはならない可能性がある。つまり、図１３に示すように、接続パッド１４は、表面が絶縁樹脂１５と同じ高さとなり、ＳＭＤ構造に比較して接続パッド１４が抜けやすくなる可能性がある。
特に半導体チップ４を配線基板と接合する工程では、アンダーフィル２で固定される前であるため、半導体チップ４と配線基板のＣＴＥ差により接合部に応力が集中しやすく、接続パッド１４が損傷する可能性がある。半導体チップ４を接合後アンダーフィル２で固定された後は、接続パッド１４がアンダーフィル２から抜けるということは無いが、アンダーフィル２で固定されるまでの信頼性を向上させるため、また、接続パッド１４の損傷を防ぐ目的で、銅箔１１上に接続パッド１４を形成する工程で、接続パッド１４をその断面形状が図１４（ａ）〜（ｃ）に示す形状となるように形成してもよい。

図１４（ａ）は、薄いレジスト層を用いてレジストパターン１３を形成し、開口部１３ａにレジストパターン１３よりも厚く銅めっき層を形成し、開口部１３ａからレジストパターン１３上部にはみ出した部分をアンカーとして利用するものである。
図１４（ｂ）は、接続パッド１４の断面形状を銅箔１１側が狭く、開口部１３ａの開口端側に近づくほどより広くなるテーパ形状としたものである。ポジ型レジストの露光パターンのエッジをぼやかし、レジストパターン１３の形状を順テーパ形状とすることで、図１４（ｂ）のような逆テーパのめっきパターンを形成することができる。接続パッド１４の厚さ方向における断面視で、接続パッド１４の開口部１３ａ側幅の広い部分がアンカー効果を生み出す。
図１４（ｃ）は、例えばポジ型レジストのパターンエッジの露光エネルギーを調整し、階段状のパターンを形成し、めっき厚が薄くても、めっきのはみ出しによるアンカー効果のある接続パッドを形成したものである。パターン密度に合わせてレジストパターンの形状をコントロールすることで、接続パッドのはみ出し量をコントロールすることができ、微細パターンでの短絡発生を抑制することができる。

以上のように、接続パッド１４を形成する工程では、接続パッド１４を、接続パッド１４が剥離層６とは逆側に向かうほど広くなるテーパ状に形成してもよいし、接続パッド１４の厚さ方向における断面視で、接続パッド１４の剥離層６とは逆側の端部が接続パッド１４の他の部分よりも幅広であるアンカー状に形成してもよい。
上記の方法により作成された接続パッド１４は、接続パッド１４の厚さ方向における断面視で接続パッド１４のＦＣＢＧＡ用配線基板１側の端部は、接続パッド１４の表面側の端部よりも幅が広くなるため、絶縁樹脂１５から接続パッド１４を抜けにくくすることができる。

なお、これらのレジストパターン１３の形状は、レジストの加熱によるフロー、又は露光のフォーカス調整、又は直描露光機の階調露光機能等でコントロールすることができる。
このように接続パッド１４の形状を、絶縁樹脂１５から抜けにくい形状とすることによって、例えば配線基板１００に、半導体チップ４を実装する工程において温度変化を伴う処理が行われ、ＣＴＥ差等によって配線基板１００に力が加わったとしても、接続パッド１４が、絶縁樹脂１５から抜けることを回避することができる。

また、上記実施形態では、キャリア基板５としてガラス基板を用いた場合について説明したが、キャリア基板５としては、歪みの少ない平坦性を有するメタル基板、またはセラミックス基板等を使用することもできる。例えばセラミックス基板ではＣＴＥを意図的にコントロールすることが容易であり、インターポーザ３の構成材料に合わせてＣＴＥを変えることができる。キャリア基板５としてメタル基板またはセラミックス基板を適用する場合には、例えば、加熱により発泡する発泡樹脂層を剥離層６として用い、キャリア基板５付き配線層３ａをＦＣＢＧＡ用配線基板１に接合した後、加熱して発泡樹脂層を発泡させることで、キャリア基板５を配線層３ａから剥離するようにすればよい。
なお、上記実施形態において、ＦＣＢＧＡ用配線基板１が第一配線基板に対応し、インターポーザ３が第二配線基板に対応し、半田バンプ２４が突起電極に対応している。また、キャリア基板５が支持体に対応し、接続パッド１４が第一パッドに対応し、配線層３ａが配線層に対応し、パッド表面処理層２３が第二パッドに対応している。

以上、本発明の一実施形態を例示したが、本発明は上記実施形態に限定されるものではなく、本実施形態の技術的思想を逸脱しない限り、配線基板としての用途を考慮し、要求されるその他の物性である剛性、強度、衝撃性等を向上する目的で、他の層や構造を任意に形成できることはいうまでもない。
また、以上、特定の実施形態を参照して本発明を説明したが、これら説明によって発明を限定するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例とともに本発明の別の実施形態も明らかである。従って、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例又は実施形態も網羅すると解すべきである。

本発明は、主基板とＩＣチップとの間に介在するインターポーザ等の配線基板を備える半導体装置に利用可能である。

１ ＦＣＢＧＡ用配線基板
２ アンダーフィル
３ インターポーザ
４ 半導体チップ
５ キャリア基板
６ 剥離層
７ 接着層
１０ 定盤
１１ 銅箔
１３ レジストパターン
１４ 接続パッド
１５ 絶縁樹脂
１７ 導通ビア
１８ シード層
１９ レジストパターン
２０ 配線
２１ 絶縁樹脂層
２３ パッド表面処理層（Ｎｉ／Ｐｄ／Ａｕ）
２４ 半田バンプ
２６ 粘着テープ
３２ アンダーフィル
１００ 配線基板

Claims (10)

1. 第一配線基板と、当該第一配線基板に接合されたビルドアップ基板からなる第二配線基板とを備え、
   前記第二配線基板は１０μｍ以上３００μｍ以下の厚さであって、
   前記第一配線基板と前記第二配線基板とは突起電極を介して電気的に接合されると共に、前記第一配線基板及び前記第二配線基板の隙間に絶縁性の接着部材が充填され、
   前記第二配線基板は、前記第一配線基板とは逆側の面にパッドを有することを特徴とする配線基板。
2. 前記突起電極は、半田バンプ又はＣｕポスト又はＡｕバンプであることを特徴とする請求項１に記載の配線基板。
3. 前記パッドの表面と前記第二配線基板の表面とは面一であって、
   前記パッドの厚さ方向における断面視で前記パッドの前記第一配線基板側の端部は、前記パッドの表面側の端部よりも幅が広いことを特徴とする請求項１又は請求項２に記載の配線基板。
4. 前記第一配線基板はＦＣＢＧＡ用配線基板であり、
   前記第二配線基板はインターポーザであることを特徴とする請求項１から請求項３のいずれか一項に記載の配線基板。
5. 前記第二配線基板は１０μｍ以上１００μｍ以下の厚さであることを特徴とする請求項１から請求項４のいずれか一項に記載の配線基板。
6. 第一配線基板と、当該第一配線基板に接合されるビルドアップ基板からなる第二配線基板とを備えた配線基板の製造方法であって、
   支持体の主面上に剥離層を形成し当該剥離層上に第一パッドを形成する工程と、当該第一パッドを形成した前記剥離層上に配線層を形成し、当該配線層の前記剥離層とは逆側に第二パッドを形成する工程と、を有する前記第二配線基板を形成する工程と、
   前記第二パッド上に突起電極を形成する工程と、
   前記第一配線基板は一方の面にパッドを有し、前記第二配線基板と前記第一配線基板とを、前記第一配線基板のパッドと前記第二配線基板の前記突起電極とが対向するように電気的に接合する工程と、
   前記突起電極を介して電気的に接合した、前記第一配線基板と前記第二配線基板との隙間に絶縁性の接着部材を充填する工程と、
   前記接着部材を充填した後に、前記支持体と前記剥離層とを前記第二配線基板から剥離し、前記第一パッドを前記配線基板のパッドとして露出させる工程と、
   を備えることを特徴とする配線基板の製造方法。
7. 前記第一パッドの表面と前記第二配線基板の表面とは面一であって、
   前記第一パッドの厚さ方向における断面視で前記第一パッドの前記第一配線基板側の端部は、前記第一パッドの表面側の端部よりも幅が広いことを特徴とする請求項６に記載の配線基板の製造方法。
8. 前記第一パッドを形成する工程では、前記第一パッドを、当該第一パッドが前記剥離層とは逆側に向かうほど広くなるテーパ状に形成することを特徴とする請求項７に記載の配線基板の製造方法。
9. 前記第一パッドを形成する工程では、前記第一パッドの厚さ方向における断面視で、前記第一パッドの前記剥離層とは逆側の端部が前記第一パッドの他の部分よりも幅広であるアンカー状に形成することを特徴とする請求項７に記載の配線基板の製造方法。
10. 前記支持体はガラス基板であることを特徴とする請求項６から請求項９のいずれか一項に記載の配線基板の製造方法。

Images