JP2004146602A - 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法 - Google Patents
光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2004146602A JP2004146602A JP2002309977A JP2002309977A JP2004146602A JP 2004146602 A JP2004146602 A JP 2004146602A JP 2002309977 A JP2002309977 A JP 2002309977A JP 2002309977 A JP2002309977 A JP 2002309977A JP 2004146602 A JP2004146602 A JP 2004146602A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- wiring circuit
- wiring
- layer
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】電気信号と光信号の伝送を可能として情報信号の高速、高容量伝送化を図る。
【解決手段】プリント配線プロセスにより絶縁基板１０に配線層１１を形成したベース基板部３と、半導体プロセスによって配線層１１微細化された微細電気配線層１４が形成された微細配線回路部４と、端部に光信号の入出力部９ａ，９ｂを有する光導波路９が形成されるとともに受発光部が入出力部と対向されて光信号の授受を行う少なくとも一対の光学素子８を設けた光配線回路部５とを備え、ベース基板部３に対して、微細配線回路部４と光配線回路部５とが実装されて構成される。
【選択図】 図１
【解決手段】プリント配線プロセスにより絶縁基板１０に配線層１１を形成したベース基板部３と、半導体プロセスによって配線層１１微細化された微細電気配線層１４が形成された微細配線回路部４と、端部に光信号の入出力部９ａ，９ｂを有する光導波路９が形成されるとともに受発光部が入出力部と対向されて光信号の授受を行う少なくとも一対の光学素子８を設けた光配線回路部５とを備え、ベース基板部３に対して、微細配線回路部４と光配線回路部５とが実装されて構成される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電気信号と光信号との伝送を可能として情報信号の高速、高容量伝送化を図ることを可能とする光・電気配線混載ハイブリット回路基板及びその製造方法、並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種デジタル電子機器には、各種のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子やＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）素子等の半導体チップを搭載したマルチチップ回路モジュールが備えられている。回路モジュールにおいては、配線パターンの微細化、ＩＣパッケージの小型化や集積規模の飛躍的向上、多ピン化或いは実装方法の改善等によって高機能化、複合化が図られるとともに、小型軽量化或いは薄型化が図られている。また、回路モジュールにおいては、半導体チップの動作速度の大幅な向上、大容量化等に伴って高性能化、高機能化、多機能化、高速処理化等が図られている。
【０００３】
回路モジュールにおいては、ボード間或いはボード内に搭載された半導体チップ間等のように比較的短い距離の情報信号の伝送が、一般に電気配線による電気信号によって行われている。回路モジュールにおいては、情報信号の高速伝送化や信号パターンの高密度化等によりさらなる性能の向上が図られているが、電気配線による対応ではその限界があるために実現が困難であった。回路モジュールにおいては、配線パターン内において発生するＣＲ（Ｃａｐａｃｉｔａｎｃｅ−Ｒｅｓｉｓｔａｎｃｅ）時定数による信号伝送の遅延、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズやＥＭＣ（Ｅｌｅｃｔｏｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）或いは各配線パターン間のクロストーク等の問題に対する対応が必要となる。
【０００４】
回路モジュールにおいては、上述した電気配線による電気信号の伝送方式の問題を解決するために、光配線や光インターコネクション等によって構成される光配線技術の採用が注目されている。光配線技術は、機器間、機器内のボード間或いはボード内の半導体チップ間において、情報信号等を高速で伝送することが可能である。光配線技術は、特に半導体チップ間のように短距離の信号伝送を行う場合に、半導体チップを実装した基板上に光導波路を形成し、この光導波路を伝送路として光信号伝送システムを好適に構築する。
【０００５】
光配線回路モジュールにおいては、回路基板上に光導波路とともに、電気信号を光信号に変換して光導波路内に出力する発光素子、光導波路内を伝送された光信号を電気信号に変換して出力する受光素子或いはこれら発光素子や受光素子と電気信号の授受を行うためのＩＣチップ等が備えられる。一方、光配線回路モジュールにおいては、光学素子への電力供給も必要とされるとともに低速の制御信号等の伝送を行うために、回路基板に上述した光導波路とともに電気配線パターンも形成されることによって光配線部と電気配線部とが混載されたハイブリッド型回路基板が備えられる。
【０００６】
【発明が解決しようとする課題】
ハイブリッド型回路基板は、例えば電気配線部を構成する適宜の配線パターンが形成された一般的なプリント配線基板の主面上に、光配線部を構成する光導波路が形成されて構成される。また、ハイブリッド型基板は、微細化、高密度化が図られて比較的高精度に形成される場合に、例えばシリコン基板や石英基板或いはガラス基板を用いてその主面上に配線パターンを有する薄膜多層配線層を形成しかつこの薄膜多層配線層上に光配線部を構成する光導波路が形成される。
【０００７】
ハイブリッド型回路基板においては、光導波路が、導光特性を有する高分子化合物を用いて低温プロセスにより形成される。ハイブリッド型回路基板においては、光導波路が、伝播損失の原因となる凹凸形状が無くまた高寸法精度を以って形成されなければならない。ハイブリッド型回路基板においては、表面粗さが小さく良好な平坦度を以って形成することが可能なシリコン基板等の主面上に直接形成する場合に、上述した特性を有する光導波路が比較的容易に形成することが可能である。
【０００８】
しかしながら、ハイブリッド型回路基板においては、シリコン基板等の主面上に同時に電気配線パターンが形成される場合に、配線パターンのめっきや金属箔等の膜厚によって電気配線部に凹凸が存在することから、この凹凸が電気配線部上に形成される光導波路に転写されてしまう。ハイブリッド型回路基板においては、このために形成される光導波路に伝播損失の悪化や寸法精度の劣化等を生じさせていた。また、ハイブリッド型回路基板においては、光導波路の形成工程中で、例えばウェットエッチング処理や洗浄処理を施す際に酸やアルカリ或いは有機溶剤中にシリコン基板が浸漬され、また例えばドライエッチング処理や高温の熱処理工程がされる。
【０００９】
したがって、ハイブリッド型回路基板においては、シリコン基板がダメージを被るといった問題があった。ハイブリッド型回路基板においては、比較的高価なシリコン基板等を用いることによって高価となるといった問題があった。ハイブリッド型回路基板においては、例えばマザー基板等の実装ボードに実装して電気的接続を行う場合に、配線層形成面と実装面との間を例えばビアを介する接続構造を採用することが困難であり、配線構造も複雑となって大型化するといった問題があった。
【００１０】
ところで、プリント基板は、比較的廉価であるとともにビアを介して配線層形成面と実装面との間の電気的接続の対応が可能であるといった特徴を有しているが、一般に配線パターン等の精度が数１０ｕｍ〜数１００ｕｍ程度である。ハイブリッド型回路基板においては、光学素子と光導波路との高精度のカップリングを考慮した場合に、その位置合せに数ｕｍ程度の精度が要求されるとともに、配線パターンの高精度化、微細化も要求される。ハイブリッド型回路基板においては、今後さらなる半導体チップの入出力パッドの微細化が進み、また半導体チップ間の高バンド幅に伴うバス配線数の増加による狭ピッチ化等に伴ってプリント基板の採用が困難であるといった問題があった。
【００１１】
したがって、本発明は、電気配線部と光配線部とを混載して電気信号と光信号の伝送を可能として情報信号の高速、高容量伝送化を図ることを可能とする高精度でかつ廉価な光・電気配線混載ハイブリット回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法を提供することを目的に提案されたものである。
【００１２】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路基板は、プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部と、このベース基板部に実装された微細配線回路部及び光配線回路部とを備える。光・電気配線混載ハイブリット回路基板は、微細配線回路部が、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成されてなる。光・電気配線混載ハイブリット回路基板は、光配線回路部が、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられてなる。
【００１３】
以上のように構成された本発明に係る光・電気配線混載ハイブリット回路基板によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路により情報信号等の高速化、大容量化が図られる光配線回路部とを積層して構成したことにより、情報信号等の高速化、大容量化を可能とする高精度の光配線と電気配線とを有する廉価なハイブリット基板が得られる。本発明によれば、積層構造によって小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保されることから、多機能化或いは特性向上が図られる。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能としかつ内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、種々の特性に最適に適応可能なハイブリット回路基板を構成する。
【００１４】
また、上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路基板の製造方法は、ベース基板部製作工程と、微細配線回路部製作工程と、光配線回路部製作工程と、ベース基板部に対して微細配線回路部と光配線回路部とを実装する実装工程とを有する。ベース基板部製作工程は、プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部を製作する。微細配線回路部製作工程は、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部を製作する。光配線回路部製作工程は、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部を製作する。
【００１５】
以上の工程を有する本発明にかかる光・電気配線混載ハイブリット回路基板の製造方法によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路によって情報信号等の高速化、大容量化が図られる光配線回路部とを積層構成したハイブリット回路基板が製造される。本発明によれば、情報信号等の高速化、大容量化を可能とする高精度の光配線と電気配線とを有する廉価なハイブリット回路基板の製造を可能とする。本発明によれば、各部を積層した構造とすることにより、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、多機能化或いは特性向上が図られたハイブリット回路基板の製造を可能とする。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能とするとともに内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、種々の特性に最適に適応可能なハイブリット回路基板の製造を可能とする。
【００１６】
さらに、上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路モジュールは、プリント配線プロセスによって絶縁基板上に配線層を形成してなるベース基板部と、このベース基板部に実装された微細配線回路部及び光配線回路部と、ベース基板部や微細配線回路部或いは光配線回路部に表面実装された半導体チップや電子部品とを備える。光・電気配線混載ハイブリット回路モジュールは、微細配線回路部が、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成されてなる。光・電気配線混載ハイブリット回路モジュールは、光配線回路部が、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられてなる。
【００１７】
以上のように構成された本発明にかかる光・電気配線混載ハイブリット回路モジュールによれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路により情報信号等の高速化、大容量化が図られる光配線回路部とを積層して構成したことにより、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、情報信号等の高速化、大容量化を可能とするとともに多機能化或いは特性向上が図られる。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能としかつ内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、半導体チップや表面実装部品等が高精度にかつ最適に接続して高特性のハイブリット回路モジュールを構成する。
【００１８】
さらにまた、上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路モジュールの製造方法は、ベース基板部製作工程と、微細配線回路部製作工程と、光配線回路部製作工程と、ベース基板部に対して微細配線回路部と光配線回路部とを実装する実装工程と、ベース基板部や微細配線回路部或いは光配線回路部に半導体チップや表面実装型電子部品を実装する工程とを有する。ベース基板部製作工程は、プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部を製作する。微細配線回路部製作工程は、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部を製作する。光配線回路部製作工程は、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部を製作する。
【００１９】
以上の工程を有する本発明にかかる光・電気配線混載ハイブリット回路モジュールの製造方法によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部のベース回路部に、半導体プロセスによって高精度化、微細化が図られた微細電気配線層と光導波路を介して情報信号等の高速化、大容量化伝送を図る光学素子とが電気的に接続されるとともに、発光素子と半導体チップや表面実装型電子部品とが電気的に接続されて、微細配線回路部と光配線回路部とが積層された光・電気配線混載ハイブリット回路モジュールが製造される。本発明によれば、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、情報信号等の高速化、大容量化を可能とするとともに多機能化或いは特性向上が図られるハイブリット回路モジュールが製造される。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能としかつ内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、半導体チップや表面実装部品等が高精度にかつ最適に接続して高特性のハイブリット回路モジュールが製造される。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として示した光・電気配線混載ハイブリット回路モジュール（以下、単に回路モジュールと称する。）１は、例えば情報通信機能やストレージ機能等を有して、パーソナルコンピュータ、携帯電話機或いはオーディオ機器等の各種電子機器に搭載され、或いはオプションとして挿脱される超小型通信機能モジュール体の高周波回路部を構成する。回路モジュール１は、詳細を後述するように情報信号や制御信号等の電気的伝送や電源供給等を行う電気配線機能と、情報信号や制御信号等の光学的伝送を行う光配線機能とを備えている。回路モジュール１は、伝送速度が低速でも比較的支障が無い制御信号や電源供給等の伝送を電気配線によって行うとともに、また比較的短距離間で高速、大容量化による情報信号等の伝送を光配線によって行うようにする。
【００２１】
回路モジュール１は、図１に示すように、第１の主面３ａを実装面としてインタポーザやマザー基板等の実装ボード２上に実装されるベース基板部３と、このベース基板部３の第２の主面３ｂ上に第１の主面４ａを実装面として実装される微細配線回路部４と、この微細配線回路部４の第２の主面４ｂ上に第１の主面５ａを実装面として実装される光配線回路部５とから構成される。回路モジュール１には、ベース基板部３の第２の主面３ｂ上に表面実装型の電子部品６Ａ、６Ｂ（以下、代表して説明する場合には、電子部品６と総称する。）が実装されている。
【００２２】
回路モジュール１には、微細配線回路部４の第２の主面４ｂ上に、光配線回路部５とともに情報信号等の送信側半導体チップ７Ａや情報信号等の受信側半導体チップ７Ｂ（以下、代表して説明する場合には、半導体チップ７と総称する。）が実装されている。回路モジュール１には、光配線回路部５の第２の主面５ｂ上に、発光素子８Ａと受光素子８Ｂ（以下、代表して説明する場合には、光学素子８と総称する。）が実装されている。
【００２３】
なお、回路モジュール１は、図示しないが、必要に応じてベース基板部３の第２の主面３ｂ上にも半導体チップ７を実装し、また微細配線回路部４の第２の主面４ｂ上に電子部品６を実装し、或いは光配線回路部５の第２の主面５ｂ上に電子部品６や半導体チップ７を実装するようにしてもよい。回路モジュール１は、ベース基板部３に実装される半導体チップ７が少ピン化のものを用いる。
【００２４】
回路モジュール１は、詳細を後述するようにベース基板部３と微細配線回路部４及び光配線回路部５が、それぞれに形成したビアや接続端子を介して電気的に層間接続されている。回路モジュール１は、ベース基板部３と微細配線回路部４及び光配線回路部５を介して電子部品６と半導体チップ７及び光学素子８が電気的に適宜接続されている。回路モジュール１は、詳細を後述するように光配線回路部５内に形成した光導波路９を介して発光素子８Ａと受光素子８Ｂとが光学的に接続されており、送信側半導体チップ７Ａと受信側半導体チップ７Ｂとの間で情報信号等の光学的伝送を行う。
【００２５】
回路モジュール１は、ベース基板部３が、微細配線回路部４や光配線回路部５に対する電源系や制御系の回路部を構成する。ベース基板部３は、従来一般的に行われているプリント配線プロセスによって比較的廉価に製作される多層配線基板からなる。ベース基板部３は、図２に示すように例えば絶縁基板１０の表裏主面上にそれぞれ１層或いは多層の配線層１１Ａ、１１Ｂが形成されてなる。ベース基板部３には、第１の主面３ａ側の第１の配線層１１Ａに実装ボード２に対して電気的に接続される適宜の第１の接続端子１１ａが形成されるとともに、第２の主面３ｂ側の第２の配線層１１Ｂに微細配線回路部４を電気的に接続して実装する適宜の第２の接続端子１１ｂが形成されている。ベース基板部３には、第１の配線層１１Ａと第２の配線層１１Ｂとを適宜層間接続する複数のビア１１ｃが形成されている。
【００２６】
ベース基板部３には、絶縁基板１０として例えばアルミナ、低温焼成ガラスセラミック、アルミナイトライド、ムライト等のセラミック基板が用いられる。また、絶縁基板１０には、例えばガラスエポキシ、ポリイミド樹脂、ビスマレイトトリアジン（ＢＴ−レジン）樹脂、ポリフェニールエチレン（ＰＰＥ）樹脂、液晶ポリマ、ポリノルボルネン（ＰＮＢ）樹脂、フェノール樹脂、ポリオレフィン樹脂、ポリテトラフルオロエチレン樹脂等を基材とした有機絶縁基板も用いられる。
【００２７】
ベース基板部３は、上述した絶縁基板をコア基板としてその表裏主面に、例えば感光性又は非感光性のエポキシ樹脂、ポリイミド樹脂やベンゾシクロブテン（ＢＣＢ）等により誘電樹脂層を形成するとともにこの誘電樹脂層にホトリソグラフィック処理やエッチング処理を施して適宜のパターン形成を行い、さらに銅めっき処理等を施して配線層１１Ａ、１１Ｂを形成する。なお、ベース基板部３は、かかるリジット基板ばかりでなく、例えばポリイミドフィルムを用いたフレキシブル多層配線基板により構成してもよい。
【００２８】
ベース基板部３は、配線層１１Ａ、１１Ｂの所定位置に例えば電解めっき法や無電解めっき法を施して銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して上述した第１の接続端子１１ａや第２の接続端子１１ｂを形成する。ベース基板部３は、図示しないが第１の主面３ａ及び第２の主面３ｂに、第１の接続端子１１ａや第２の接続端子１１ｂを外方に露出させて全面を保護層によって被覆するようにしてもよい。
【００２９】
なお、第１の接続端子１１ａや第２の接続端子１１ｂの形成方法は、かかる方法に限定されるものでは無く、プリント配線プロセスにおいて一般的に行われているその他の適宜の方法によって形成してもよいことは勿論である。また、かかる接続端子の形成方法は、後述する微細配線回路部４や光配線回路部５に形成される接続端子の形成方法にも適用される。
【００３０】
微細配線回路部４は、詳細を後述するように主面上に剥離層１３が形成されたダミー基板１２が用いられ、このダミー基板１２上に半導体プロセスにより製作される。微細配線回路部４は、プリント配線プロセスによって製作された上述したベース基板部３に対して、半導体プロセスによって配線パターンの密度が数ｕｍ程度まで微細化された高精度の微細電気配線層１４が形成される。微細配線回路部４は、図３に示すように、多層に形成された微細電気配線層１４と、接着層１５とからなり、接着層１５の表面が第１の主面４ａとしてベース基板部３に対する実装面を構成する。
【００３１】
微細配線回路部４は、第２の主面４ｂの中央領域４ｂ１が光配線回路部５の実装領域とされるとともに、この中央領域４ｂ１の両側領域４ｂ２、４ｂ３がそれぞれ半導体チップ７の実装領域とされる。微細配線回路部４には、中央領域４ｂ１に、光配線回路部５、換言すれば光学素子８を電気的に接続する第１の接続端子１６が形成されるとともに、両側領域４ｂ２、４ｂ３に小型化や微小化或いは多ピン化が図られた半導体チップ７を電気的に接続する複数の第２の接続端子１７が形成されている。第１の接続端子１６と第２の接続端子１７には、上述したベース基板部３の各接続端子と同様に端子形成処理が施される。
【００３２】
第１の接続端子１６は、具体的には発光素子８Ａを接続する一対の接続端子１６ａ１、１６ａ２とからなる発光素子接続端子１６Ａと、受光素子８Ｂを接続する一対の接続端子１６ｂ１、１６ｂ２とからなる受光素子接続端子１６Ｂとからなる。第２の接続端子１７は、詳細を省略するが半導体チップ７Ａ、７Ｂをそれぞれベアチップ実装する多数個の接続端子からなる。
【００３３】
微細配線回路部４は、ベース基板部３に対して接着層１５を介して接合されることによって第１の主面３ａ上に実装される。微細配線回路部４は、ベース基板部３との電気的な接続を行うために、接着層１５にもベース基板部３の接続端子１１ｂと対応して複数の接続端子１８が形成されている。微細配線回路部４は、接続端子１８が相対する接続端子１１ｂと電気的に接続されるようにして、接着層１５を介してベース基板部３の第２の主面３ｂ上にベア実装される。接着層１５は、例えば熱硬化型の樹脂接着剤が用いられ、後述する微細配線回路部４の製作工程及びベース基板部３との実装工程において説明するように加熱温度条件によって半硬化状態を呈する特性を有することが好ましい。接着層１５は、適宜の塗布方法によって微細電気配線層１４の一方主面に塗布形成されるとともに、研磨処理が施されて全体の薄型化が図られるようにする。
【００３４】
微細配線回路部４は、第１の接続端子１６と第２の接続端子１７とが微細電気配線層１４により接続され、第２の接続端子１７と接続端子１８とがビア１９を介して適宜層間接続されている。また、微細配線回路部４には、微細電気配線層１４内に、詳細を省略するが薄膜技術や厚膜技術によってキャパシタ素子やレジスタ素子或いはインダクタ素子等の受動素子が成膜形成されている。キャパシタ素子は、例えばデカップリングキャパシタやＤＣカット用のキャパシタであり、タンタルオキサイト（ＴａＯ）膜や窒化タンタル（ＴａＮ）膜によって構成される。レジスタ素子は、例えば終端抵抗用のレジスタであり、ＴａＮ膜により構成される。微細配線回路部４は、半導体プロセスによって微細電気配線層１４を形成することから層内に高精度の受動素子を形成することが可能とされ、従来チップ部品によって対応していた受動素子機能を微細電気配線層１４内に成膜形成して小型でかつ高性能の受動素子を配線長を短縮して内蔵する。
【００３５】
回路モジュール１においては、詳細を後述する工程を経て数ｕｍ程度の微細配線密度の微細電気配線層１４を有する微細配線回路部４を製作するとともにこの微細配線回路部４をベース基板部３に実装する。一般に、プリント配線プロセスでは、配線密度の精度が数十ｕｍ程度であり、ベース基板部３に微細電気配線層１４を直接形成することが困難である。したがって、回路モジュール１においては、プリント配線プロセスでは製作が困難な微細電気配線層１４が、後述する別工程を経て製作した微細配線回路部４をベース基板部３に転写することによって形成される。回路モジュール１においては、配線密度の微細化とともに電子部品６や半導体チップ７或いは光学素子８の実装精度の向上が図られるようになる。
【００３６】
光配線回路部５も、詳細を後述するように主面上に剥離層２１が形成されたダミー基板２０が用いられ、このダミー基板２１上で製作される。光配線回路部５には、図４に示すようにクラッド層２２内に光導波路９が光学的に封装して形成されている。光配線回路部５には、例えばフリップチップ法により、第２の主面５ｂ上に発光素子８Ａが第１の接続端子２３Ａと電気的に接続されるとともに、受光素子８Ｂが第２の接続端子２３Ｂと電気的に接続されて実装されている。
【００３７】
第１の接続端子２３Ａと第２の接続端子２３Ｂは、それぞれ第１の主面５ａと第２の主面５ｂとを貫通して形成されており、光配線回路部５が微細配線回路部４に実装された状態で第１の接続端子１６と電気的に接続される。第１の接続端子２３Ａは、例えば微細配線回路部４を介して半導体チップ７Ａと接続されており、この半導体チップ７Ａから出力される電気的情報信号を発光素子８Ａに供給する。第２の接続端子２３Ｂは、例えば微細配線回路部４を介して半導体チップ７Ｂと接続されており、受光素子８Ｂによって変換されて出力される電気的情報信号を半導体チップ７Ｂに供給する。
【００３８】
光配線回路部５は、光導波路９の一端側に受光部９ａが形成されるとともに他端側に出射部９ｂが形成され、受光部９ａが発光素子８Ａの発光部８ａと対向されるとともに出射部９ｂが受光素子８Ｂの受光部８ｂと対向される。光配線回路部５は、光導波路９を、例えば導光材からなるコア材を屈折率を異にするクラッド材によって封装したいわゆる光閉込め型光導波路によって構成してなる。光導波路９は、例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の導光性を有する樹脂材によって形成される。また、光導波路９は、これら樹脂の混合材或いはフッ素を添加した高分子材料によって形成される。
【００３９】
光導波路９は、受光部９ａが一端部を４５°にカットすることによって発光素子８Ａから出射された出射光の光路を９０°変換する４５°ミラー面として構成されている。光導波路９は、同様にして出射部９ｂが一端部を４５°にカットすることによって内部を導光された入射光の光路を９０°変換する４５°ミラー面として構成されている。
【００４０】
以上のように構成された回路モジュール１は、ベース基板部３が第１の主面３ａを実装面として図示しないマザー基板等に実装される。回路モジュール１は、充分な面積を有する電源ラインやグランドが形成されたベース基板部３側から微細配線回路部４の微細電気配線層１４や光配線回路部５の光学素子８に対してレギュレーションの高い電源の供給が行われる。回路モジュール１は、ベース基板部３が廉価に製作されるとともに別工程により製作される微細配線回路部４に高精度の受動素子や配線パターンが形成されることで、全体としてコストの低減が図られる。
【００４１】
回路モジュール１は、微細配線回路部４の第２の主面４ｂ上に高集積化或いは多ピン化等が図られた半導体チップ７を高精度に実装するとともに、光配線回路部５を高精度に実装することを可能とする。回路モジュール１は、半導体チップ７と光学素子８との接続間隔を短距離化するとともに光学素子８間を光導波路９を介して接続することから、配線の引き回しが短縮化されて寄生容量の低減を図りまた情報信号を高速、高容量伝送化が図られるようにする。
【００４２】
回路モジュール１においては、上述したように微細配線回路部４が半導体プロセスを用いてベース基板部３と別工程によって製作される。微細配線回路部４の製造工程には、図５に示すように剥離層１３が形成されたダミー基板１２が供給され、このダミー基板１２上に微細電気配線層１４が形成される。ダミー基板１２には、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板が用いられる。
【００４３】
剥離層１３は、ダミー基板１２の第１の主面１２ａ上に成膜形成され、後述するように成膜形成された微細配線回路部４をダミー基板１２から剥離する作用を奏する。剥離層１３は、後述する微細配線回路部４のプロセス温度以上の加熱処理を行うことにより剥離性が生じる樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属等により成膜され、微細電気配線層１４の形成プロセスに対して耐性を有しかつ剥離作用が奏されればよい。剥離層１３は、例えばスパッタ法によりダミー基板１２の第１の主面１２ａ上に均一な厚みで銅やアルミニウムの金属薄膜層を形成し、この金属薄膜層の表面に例えばスピンコート法によりポリイミド樹脂等の樹脂層を成膜形成してなる。
【００４４】
微細配線回路部４の製造工程は、剥離層１３上に、半導体プロセスにより例えば絶縁樹脂層と微細配線層とからなる単位配線層を多層化して、図６に示すように微細電気配線層１４を形成する。絶縁樹脂層には、例えば低誘電率で低Ｔａｎδ特性、すなわち高周波特性や耐熱性或いは耐薬品性を有する絶縁性誘電材料、例えばベンゾシクロブテン、ポリイミド樹脂、ポリノルボルネン、液晶ポリマ、エポキシ系樹脂或いはアクリル系樹脂が用いられ、スピンコート法等の適宜の成膜法によって成膜形成される。
【００４５】
絶縁樹脂層には、単位配線層を構成する微細配線パターンが形成される。微細配線パターンは、例えば感光性の絶縁性誘電材料を用いて絶縁樹脂層が形成された場合にはフォトリソグラフ法によってこの絶縁樹脂層に直接形成され、また非感光性の絶縁性誘電材料を用いて絶縁樹脂層が形成された場合にはフォトリソグラフ法とドライエッチング法とによってこの絶縁樹脂層に形成される。微細配線回路部４の製造工程は、絶縁樹脂層に形成された微細配線パターン内にめっき処理によって金属膜を形成する工程が施される。めっき処理は、例えば剥離層を電圧印加電極として例えば銅メッキを施す工程であり、パターンの開口部に絶縁樹脂層とほぼ同一の厚みとなるように制御して銅めっき層を形成する。
【００４６】
微細配線回路部４の製造工程は、上述した工程によって第１層の単位配線層を形成した後に、絶縁樹脂層の形成、パターニング、金属めっき等の処理を施すことにより上層の単位配線層を順次形成する。微細配線回路部４の製造工程においては、パターニング処理に際してビア１９の形成も行われる。ビア１９の形成工程は、例えばフォトリソグラフ法によって絶縁樹脂層に対して下層側の微細配線層の所定位置を外方に臨ませるホール形成を行ったり、レーザ照射によりホール形成を行ったりする。
【００４７】
微細配線回路部４の製造工程においては、上述した各単位配線層内の一部に、薄膜レジスタ、薄膜キャパシタ或いは薄膜インダクタ等の薄膜受動素子が形成される。薄膜レジスタは、例えば配線パターン間にニッケル−クロムや窒化チタン或いはタンタル等のレジスタ形成材料をフォトリソグラフ法、スパッタ法、蒸着法等の適宜の方法によってパターン形成する。また、薄膜レジスタは、例えば絶縁樹脂層に対してリフトオフ法によって窒化タンタル層を形成する工程と、この窒化タンタル層上にレジスト処理を施した後に全面に窒化タンタルをスパッタする工程と、レジスト層上の窒化タンタルを除去する工程を経て形成するようにしてもよい。
【００４８】
薄膜キャパシタの形成工程は、例えば下層の単位配線層の全面にキャパシタ形成部位をパターニングしてレジスト層をコーティングする工程と、ホウ酸アンモニウム等の電解液中で窒化タンタルが陽極となるように電界を印加することによってタンタルオキサイト層を形成する陽極酸化工程と、上部電極形成工程等を経て形成される。薄膜キャパシタの形成工程は、必要な配線パターンだけを残すようにフォトリソグラフ処理が施されるとともにタンタルオキサイト層にマスキングが施されて例えばリフトオフ法によりニッケルと銅からなる上部電極が形成される。
【００４９】
微細配線回路部４の製造工程においては、単位配線層の一部に例えばスパイラル型のインダクタを形成する。インダクタは、絶縁樹脂層にスパッタ法によってニッケルと銅からなるスパッタ層に電界めっきを施して厚膜パターンとして形成されることにより、損失の低下が抑制される。
【００５０】
微細配線回路部４の製造工程においては、ダミー基板１２に対して、第２の主面４ｂ側を第１層として多層の単位配線層からなる微細電気配線層１４が形成される。微細配線回路部４の製造工程においては、第１層の単位配線層に上述した光配線回路部５を接続するための第１の接続端子１６や半導体チップ７の実装用の第１の接続端子１７が形成される。微細配線回路部４の製造工程においては、ダミー基板１２上において最上層となる第１の主面４ａを構成する単位配線層に接続端子１８が適宜形成されており、この接続端子１８に対してベース基板部３との電気的接続を行うための端子形成処理が施される。
【００５１】
接続端子１８の形成工程においては、最上層の単位配線層に対して例えばアディティブ法による電解銅めっきを施して、図７に示すように所定位置に銅ポストの接続バンプ２４を形成する。なお、接続端子１８の形成工程は、例えば単位配線層の所定位置にはんだバンプを接合して接続バンプ２４を構成するようにしてよいことは勿論である。
【００５２】
なお、微細配線回路部４の製造工程は、微細電気配線層１４について、例えば絶縁層に配線パターンに対応した配線溝を形成した後に絶縁層の全面に金属層を形成して研磨処理を施す工程によって形成するようにしてもよい。また、微細配線回路部４の製造工程は、例えば２段階露光工程と、めっき工程と、化学−機械研磨工程（ＣＭＰ：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を経て配線パターンとビア１９とを形成するようにしてもよい。
【００５３】
微細配線回路部４の製造工程においては、微細配線回路部４の第１の主面４ａ上に、図８に示すように接続バンプ２４を被覆するようにして接着層１５を全面に亘って形成する。接着層１５は、例えば熱硬化型の樹脂接着材が用いられ、この樹脂接着材を適宜の塗布法によって第１の主面４ａ上に塗布して形成される。接着層１５は、後述するように研磨処理を施して平坦化されることから、加熱温度条件によって半硬化状態から硬化状態に状態変化が生じる特性を有するものであることが好ましい。接着層１５は、所定の温度に加熱されることによって半硬化状態となって接続バンプ２４を位置決め保持する。
【００５４】
接着層１５は、研磨処理が施されて、図９に示すように表面に接続バンプ２４を露出させるとともに平坦面に形成される。研磨処理は、金属と樹脂とを研磨することから、化学−機械研磨法が好適である。接着層１５は、半硬化状態であることからより高精度の平坦面を効率的に形成することを可能とする。接着層１５は、平坦面に形成されるとともに半硬化状態を呈することで、平坦精度がやや落ちるベース基板部３に対して倣い性を有して高精度に接合される。微細配線回路部４の製造工程においては、図１０に示すように表面に露出された各接続バンプ２４に対して、半田レジスト等を介して半田バンプ２５がそれぞれ接合されて第１中間体２６を製作する。なお、微細配線回路部４は、接続バンプ２４に半田バンプを用いた場合には、半田バンプ２５の接合が不要であることは勿論である。
【００５５】
微細配線回路部４の製造工程においては、図１１矢印で示すように第１中間体２６を反転して最上層の接着層１５を実装面として、この第１中間体２６をベース基板部３の第２の主面３ｂ上に実装する。微細配線回路部４の製造工程においては、この場合接続バンプ２４、換言すれば各接続端子１８がベース基板部３の第２の主面３ｂ側に相対して形成された各第２の接続端子１１ｂとそれぞれ位置決めされて接合される。微細配線回路部４の製造工程においては、第１中間体２６を組み合わせたベース基板部３に例えばリフロー半田処理が施されることによって、図１２に示すようにベース基板部３に対して第１中間体２６がしっかりと接合固定されて第２中間体２７を製作する。微細配線回路部４の製造工程においては、この場合に接着層１５を硬化させる温度条件での加熱を行った後に接続バンプ２４を溶融する温度条件での加熱が行われる。
【００５６】
微細配線回路部４の製造工程においては、第２中間体２７について所定の冷却を行った後に、図１３に示すように微細配線回路部４をベース基板部３に残して剥離層１３を介してダミー基板１２を剥離する処理が施される。微細配線回路部４の製造工程においては、例えば剥離層１３の樹脂材に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによってダミー基板１２の剥離が行われる。
【００５７】
微細配線回路部４の製造工程においては、例えば剥離層１３が樹脂層と銅層から形成されている場合に、第２中間体２７を硝酸溶液に浸漬することによって銅層がわずかに溶解することにより図１３矢印で示すように剥離層１３を介して微細配線回路部４とダミー基板１２とが分離する。微細配線回路部４は、硝酸溶液に浸漬した場合に微細電気配線層１４の配線パターンも表面が溶解する虞があるため、剥離層１３との間に保護層を形成しておくようにしてよい。
【００５８】
微細配線回路部４の製造工程においては、ダミー基板１２上に形成された状態のまま微細配線回路部４をベース基板部３に実装することから、微細配線回路部４が薄厚であっても一般的な実装部品と同様に実装工程の簡易化が図られるとともに精密に位置決めして実装が行われる。
【００５９】
回路モジュール１の製造工程においては、以上の工程を経てプリント配線プロセスによって製作されたベース基板部３に対して、ダミー基板１２上に半導体プロセスによって製作された微細配線回路部４が実装されて図１４に示す第３中間体２８が製作され、詳細を後述する工程によりこの第３中間体２８の微細配線回路部４上に光配線回路部５が実装されて回路モジュール１が製作される。なお、回路モジュール１の製造工程においては、ベース基板部３に光配線回路部５を位置決め保持した状態でリフロー半田処理を施す際に、ベース基板部３の第２の主面３ｂ上に電子部品６を位置決め保持して同時にリフロー半田処理を施して実装するようにしてもよい。
【００６０】
なお、上述した微細配線回路部４の製造工程においては、詳細を後述するように微細配線回路部４をダミー基板１２上に位置決め保持した状態で加熱処理を行ってベース基板部３に接合した後にダミー基板１２から剥離する。したがって、微細配線回路部４の製造工程は、ダミー基板１２に対して、第２の主面４ｂ側を第１層として多層の微細電気配線層１４を形成する。微細配線回路部４の製造工程は、例えば微細配線回路部４をダミー基板１２から剥離した後に、この微細配線回路部４をベース基板部３に接合する場合には、第１の主面４ａ側を第１層として微細電気配線層１４が形成されるようにしてもよい。
【００６１】
また、回路モジュール１の製造工程においては、ベース基板部３と微細配線回路部４との接合構造が上述した構造、工程に限定されるものではない。回路モジュール１の製造工程においては、例えばフリップチップ実装法等の一般的な表面実装構造によって、接着層１５や接続バンプ２４を介すること無くベース基板部３に微細配線回路部４を実装するようにしてもよい。
【００６２】
回路モジュール１の製造工程においては、上述した第３中間体２８の微細配線回路部４上に、別工程によって製作された光配線回路部５を実装する。回路モジュール１の製造工程においては、後述するように微細配線回路部４上に光配線回路部５を実装する際に、半導体チップ７を同時に実装するようにしてもよい。
【００６３】
光配線回路部５の製造工程においては、上述した微細配線回路部４と同様にダミー基板２０が用いられる。ダミー基板２０も、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板が用いられ、図１５に示すように第１の主面２０ａ上に剥離層２１が成膜形成されて後述する工程を経て製作された光配線回路部５が剥離される。剥離層２１も、プロセス温度以上の加熱処理により剥離性を有する樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属等により成膜され、光配線回路部５の形成プロセスに対して耐性を有しかつ剥離作用が奏されればよい。剥離層２１は、例えばスパッタ法によりダミー基板２０の第１の主面２０ａ上に均一な厚みで銅やアルミニウムの金属薄膜層を形成し、この金属薄膜層の表面に例えばスピンコート法によりポリイミド樹脂等の樹脂層を成膜形成してなる。
【００６４】
光配線回路部５の製造工程は、例えばダミー基板２０上に、導光材からなるコア材の外周部を低屈折率のクラッド材で被覆したいわゆる光閉込め型の光導波路９を有する光配線回路部５を形成する。光配線回路部５の製造工程は、ダミー基板２０に対して第２の主面５ｂ側を第１層として光配線回路部５が形成される。光配線回路部５の製造工程においては、光導波路９が、上述したようにポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂やゴム系樹脂或いはこれら樹脂材の混合材やフッ素を添加した高分子材料等の導光性を有する樹脂材によって形成される。光配線回路部５の製造工程においては、上述したコア材やクラッド材として、液状状態から硬化させて形成したものやフィルム状のものを用いたりする。
【００６５】
光配線回路部５の製造工程においては、図１６に示すように剥離層２１の主面上に、クラッド材によって下部クラッド層２９を成膜形成する。なお、下部クラッド層２９は、後述するようにダミー基板２０上に光配線回路部５を保持した状態で反転して第３中間体２８に実装することから、実装状態で上側に位置されることになる。光配線回路部５の製造工程においては、図１７に示すように下部クラッド層２９上にコア材によってコア層３０を成膜形成する。なお、コア層３０は、光導波路９が３次元光閉込め型光導波路である場合にはパターニングにより光導波路形成溝を下部クラッド層２９に形成してコア材を充填して形成され、光導波路９がスラブ型光閉込め型光導波路である場合にはシート状のコア材を下部クラッド層２９に接合して形成される。
【００６６】
光配線回路部５の製造工程においては、コア層３０の長さ方向の両端部に、受光部９ａを構成する第１のミラー面３０ａと出射部９ｂを構成する第２のミラー面３０ｂとを形成する処理が施される。第１のミラー面３０ａと第２のミラー面３０ｂは、両端部を４５°にカットすることによって光導波路９内を透過する光の光路を９０°変換する。第１のミラー面３０ａと第２のミラー面３０ｂは、上述したように光配線回路部５が反転して微細配線回路部４上に実装されることから、コア層３０が上面に対して底面が大きくなる４５°の傾斜を付されて形成される。第１のミラー面３０ａと第２のミラー面３０ｂは、光配線回路部５がダミー基板２０から剥離されて反転せずに微細配線回路部４に実装される場合には、逆傾斜を付されて形成される。
【００６７】
光配線回路部５は、後述する上部クラッド層３１が、図１８に示すようにコア層３０の第１のミラー面３０ａ及び第２のミラー面３０ｂを被覆しないで形成される場合には、これら第１のミラー面３０ａと第２のミラー面３０ｂとが全反射ミラー面として構成される。また、光配線回路部５は、上部クラッド層３１がコア層３０の第１のミラー面３０ａ及び第２のミラー面３０ｂを被覆して形成される場合には、これら第１のミラー面３０ａと第２のミラー面３０ｂとの表面に金やアルミの薄膜層を形成してミラー面として構成する。
【００６８】
なお、光配線回路部５の製造工程においては、上述した第１のミラー面３０ａ及び第２のミラー面３０ｂをコア層３０を感光性の上述した材料を用いて形成する場合には、下部クラッド層２９にフォトリソグラフ処理を施してパターニングを行う際に用いるフォトマスクのパターンをグレースケール（ｇｒａｙ ｓｃａｌｅ）を用いることによって形成することが可能である。また、光配線回路部５の製造工程においては、上述した第１のミラー面３０ａ及び第２のミラー面３０ｂを、例えばコア層３０のパターニングをドライエッチング処理で行う場合にいわゆる斜めエッチングすることによって形成することが可能である。光配線回路部５の製造工程においては、上述した工程を経て図１８に示したダミー基板２０上に光配線回路部５を形成した第４中間体３２を製作する。
【００６９】
なお、上述した光配線回路部５の製造工程においては、ダミー基板２０上に単層の光導波路９を形成する工程のみを説明したが、光導波路９を複層に亘って形成するようにしてもよいことは勿論である。光配線回路部５は、詳細を省略するが例えば下層側の光導波路９が、上層側の光導波路９よりも長尺に形成されるとともに、上層の両端部から突出された両端部が４５°ミラー面を介して上面（第１の主面５ａ）側へと延長されて形成される。
【００７０】
上述した光配線回路部５の製造工程の説明では、光導波路９を形成する工程のみを説明したが、光配線回路部５には光学素子８が電気的に接続される接続端子２３も形成される。光配線回路部５は、一般的なビア形成工程によって第１の主面５ａと第２の主面５ｂとを貫通するビアが形成されるとともに、このビアを介して第１の主面５ａと第２の主面５ｂ間を電気的に層間接続された複数個の接続端子２３が形成される。光配線回路部５には、後述する剥離工程を経てダミー基板２０が剥離された第２の主面５ｂ上に光学素子８が実装される。
【００７１】
なお、光配線回路部５には、詳細を省略するが接続端子２３について第１の主面５ａと第２の主面５ｂの表面において端子形成処理が行われる。また、光配線回路部５には、第１の主面５ａと第２の主面５ｂの表面に、必要に応じて接続端子２３を除いて保護層を形成するようにしてもよい。光配線回路部５は、第１の主面５ａ側の端子形成処理や保護層形成がダミー基板２０に保持された状態で行われ、第２の主面５ｂ側の端子形成処理や保護層形成がダミー基板２０から剥離された状態で行われる。さらに、光配線回路部５は、必要に応じて適宜の電気配線パターンを形成するようにしてもよい。光配線回路部５は、この場合に、ダミー基板２０上に精密な電気配線パターンを形成することが可能である。
【００７２】
回路モジュール１の製造工程においては、第４中間体３２が、上述した工程を経て製作されたベース基板部３に微細配線回路部４を実装してなる第３中間体２８の主面上に実装される。第３中間体２８には、図１９に示すように微細配線回路部４の第２の主面４ｂに、光配線回路部５の実装領域に対応して接着剤が塗布されて接着層３３が形成される。なお、接着層３３については、微細配線回路部４と光配線回路部５とを電気的に接続することから、上述した第１の主面４ａ側の接着層１５と同様に接続バンプを露出させるとともに平坦化されて形成する。また、接着層３３については、光配線回路部５の第１の主面５ａ側に接着剤を塗布して形成するようにしてもよい。
【００７３】
回路モジュール１の製造工程においては、ダミー基板２０を反転して図１９矢印で示すように上部クラッド層３１を接着層３３を介して光配線回路部５に接合する。回路モジュール１の製造工程においては、この場合に微細配線回路部４の第１の接続端子１６に光配線回路部５の接続端子２３とを接続するように位置決めした状態で、接着層３３を硬化させる温度条件での加熱が行われる。回路モジュール１の製造工程においては、図２０に示すように微細配線回路部４に対して光配線回路部５がしっかりと接合されて、第３中間体２８上に第４中間体３２が実装される。
【００７４】
回路モジュール１の製造工程においては、図２１に示すように光配線回路部５を微細配線回路部４の第２の主面４ｂ上に残して剥離層２１を介してダミー基板２０を剥離する処理が施される。ダミー基板２０の剥離工程は、上述した微細配線回路部４の製造工程における微細配線回路部４からのダミー基板１２の剥離処理と同様に行われ、剥離層２１の樹脂材に剥離性が生じる温度以上の加熱処理や酸性溶液或いはアルカリ溶液に浸漬する処理が施される。回路モジュール１の製造工程においては、微細配線回路部４に対する光配線回路部５の実装工程が、光配線回路部５をダミー基板２０に保持した状態で行うことから、一般的な実装部品と同様に実装工程の簡易化が図られるとともに精密に位置決めして実装が行われて、図２２に示したモジュール回路基板３４が製作される。
【００７５】
回路モジュール１の製造工程においては、モジュール回路基板３４に対して、電子部品６、半導体チップ７或いは光学素子８が供給され、例えばリフロー半田等によって電気的接続を行って実装することにより図１に示した回路モジュール１が製造される。モジュール回路基板３４には、ベース基板部３の第２の主面３ｂ上に接続端子１１ｂを介して電子部品６が実装される。モジュール回路基板３４には、微細配線回路部４の第２の主面４ｂ上に第２の接続端子１７を介して半導体チップ７が実装されるとともに、第１の接続端子１６に接続端子２３が接続されて光配線回路部５が実装される。モジュール回路基板３４には、光配線回路部５の第２の主面５ｂ上に接続端子２３を介して光学素子８が実装される。
【００７６】
回路モジュール１の製造工程においては、上述したように光配線回路部５をダミー基板２０を用いてその平坦な主面２０ａ上に製作することから、高精度の光導波路９を容易に形成することが可能となる。また、回路モジュール１の製造工程においては、それぞれ別工程によってベース基板部３や微細配線回路部４或いは光配線回路部５を製作して積層するようにしたことから、各部に対する他の工程で用いられる薬品類や温度条件等の影響が回避されて合理的な工程により高精度に製作が行われるようになる。
【００７７】
さらに、回路モジュール１の製造工程においては、微細配線回路部４に対して半導体チップ７が高精度に実装されるとともに、光配線回路部５に対して光学素子８が高精度に実装される。回路モジュール１の製造工程においては、上述したように光配線回路部５を反転して微細配線回路部４に実装することから、光導波路９に光路を変換する反射ミラー面３０を容易に形成することが可能であるとともに、光学素子８に対する受光部９ａと出射部９ｂとのアライメントも容易に行われるようになる。
【００７８】
実施の形態として示した回路モジュール１は、上述したようにベース基板部３に微細配線回路部４を実装し、さらに微細配線回路部４に光配線回路部５を実装して構成したが、本発明はかかる積層構造体に限定されるものでは無い。回路モジュール１の製造工程においては、ベース基板部３に対して微細配線回路部４を実装した後に光配線回路部５を実装するようにしたが、例えば予め微細配線回路部４と光配線回路部５とを接合して一体化した状態で、これらをベース基板部３に実装するようにしてもよい。
【００７９】
図２３に第２の実施の形態として示した回路モジュール４０も、回路モジュール１と同様にそれぞれ別工程によって製作したベース基板部３と、微細配線回路部４と、光配線回路部５との積層構造体からなる光・電気配線混載ハイブリット回路モジュールである。回路モジュール４０は、光配線回路部５を微細配線回路部４に内装した積層構造体の構成に特徴を有している。
【００８０】
回路モジュール４０は、回路モジュール１の積層構造体と比較して、微細配線回路部４と光配線回路部５とがベース基板部３に対して反転した状態で積層された構造となっている。回路モジュール４０は、このために微細配線回路部４や光配線回路部５がその細部的構成やダミー基板１２、２０上で製作する層構成を異にする、各部の基本的な構成を回路モジュール１と同様とすることから、以下の説明において対応する部材や部位に同一符号を付すことによりその説明を省略する。
【００８１】
回路モジュール４０は、光配線回路部５を微細配線回路部４に内装することによって、光導波路９の保護、光学的ノイズからの影響の低減を図るとともに、微細配線回路部４に対する電子部品６や半導体チップ７の実装密度の向上が図られている。回路モジュール４０は、ベース基板部３に接着層１５を介して光配線回路部５を内装した微細配線回路部４が接合されてなる。回路モジュール４０は、ベース基板部３に対して、微細配線回路部４と光配線回路部５との絶縁を保持するために、微細配線回路部４と光配線回路部５との接合体の底面に詳細を後述する絶縁層４１が形成されている。
【００８２】
回路モジュール４０は、微細配線回路部４と光配線回路部５とがそれぞれ回路モジュール１と同様に形成されているが、ベース基板部３に対してそれぞれ反転した状態で組み合わされている。回路モジュール４０は、光配線回路部５の第１の主面５ａ側に光学素子８が実装されるが、この光学素子８が絶縁層４１と略同一面を構成するようにして光配線回路部５を微細配線回路部４に内装している。回路モジュール４０は、微細配線回路部４と光配線回路部５とが、絶縁層４１を実装面としてベース基板部３の第２の主面３ｂ上に実装される。
【００８３】
回路モジュール４０は、詳細を省略するがベース基板部３の第２の主面３ｂに電源供給端子が形成されるとともに微細配線回路部４の第２の主面４ｂ側に情報信号の入出力端子が形成されている。回路モジュール４０は、光学素子８が、電源端子をベース基板部３の電源供給端子と接続されるとともに第１の主面５ａ側において入出力端子を微細配線回路部４の入出力端子と接続される。勿論、回路モジュール４０は、光学素子８が、光学入出力部を光導波路９の受光部９ａと出射部９ｂとに対向されて光配線回路部５の第１の主面５ａに実装される。
【００８４】
回路モジュール４０も、充分な面積を有する電源ラインやグランドが形成されたベース基板部３側から微細配線回路部４の微細電気配線層１４や光配線回路部５の光学素子８に対してレギュレーションの高い電源の供給が行われる。回路モジュール４０は、ベース基板部３が廉価に製作されるとともに別工程によって製作される微細配線回路部４内に高精度の受動素子や配線パターンが形成されることで、全体としてコストの低減が図られる。
【００８５】
回路モジュール４０も、微細配線回路部４の第１の主面４ａ上に高集積化或いは多ピン化等が図られた半導体チップ７を高精度に実装することが可能であるとともに、光配線回路部５を高精度に実装する。回路モジュール４０は、半導体チップ７と光学素子８との電気的な接続間隔を短距離化するとともに光学素子８間を光導波路９を介して接続することから、配線の引き回しが短縮化されて寄生容量の低減を図りまた情報信号を高速、高容量伝送化が図られるようになる。
【００８６】
回路モジュール４０においても、微細配線回路部４と光配線回路部５とが、上述した回路モジュール１の製造工程と同様にベース基板部３と別工程によって製作される。回路モジュール４０の製造工程においては、微細配線回路部４と光配線回路部５とを、それぞれ剥離層１３を形成したダミー基板１２と剥離層２１を形成したダミー基板２０上に形成する工程を回路モジュール１の製造工程と同様とすることから、個々の製造工程の詳細についての説明を省略する。なお、回路モジュール４０の製造工程においては、微細配線回路部４が、ダミー基板１２に対して第１の主面４ａを第１層として多層の微細電気配線層１４が積層形成される。
【００８７】
回路モジュール４０の製造工程においては、図２４に示すようにダミー基板１２の主面１２ａ上に微細配線回路部４を保持した状態の微細配線回路部中間体４２に対して、ダミー基板２０の主面２０ａ上に光配線回路部５を保持した状態の光配線回路部中間体４３を接合する工程を有する。接合工程は、微細配線回路部中間体４２の主面、すなわち微細配線回路部４の第２の主面４ｂ上に、光配線回路部５の実装領域に対応して接着剤が塗布されて接着層４４が形成される。接着層４４については、光配線回路部５側に形成するようにしてもよい。
【００８８】
接合工程は、微細配線回路部４の第２の主面４ｂに対して光配線回路部５の第１の主面５ａを対向させて位置合わせし、図２４矢印で示すように微細配線回路部中間体４２と光配線回路部中間体４３とを重ね合わせる。接合工程は、例えば加熱処理を施すことによって接着剤を硬化させることにより、図２５に示すように微細配線回路部中間体４２と光配線回路部中間体４３とを接着層４４を介して一体化して積層体４５を構成する。
【００８９】
回路モジュール４０の製造工程においては、上述した接合工程を経て一体化された微細配線回路部中間体４２と光配線回路部中間体４３との積層体４５から、光配線回路部中間体４３側のダミー基板２０が剥離される。剥離工程は、上述したように積層体４５に対して剥離層２１の樹脂材に剥離性が生じる温度以上の加熱処理や酸性溶液或いはアルカリ溶液に浸漬する処理を施す。積層体４５は、これによって図２６に示すように光配線回路部５を微細配線回路部４の第２の主面４ｂ上に残して剥離層２１を介してダミー基板２０が剥離される。
【００９０】
回路モジュール４０の製造工程においては、光配線回路部５とダミー基板２０が剥離されることによって図２７に示すようにダミー基板１２上に微細配線回路部４と光配線回路部５が積層された第２積層体４６が構成され、この第２積層体４６に対してベース基板部３との接続や光学素子８を実装するための端子形成工程が施される。端子形成工程は、微細配線回路部４の第２の主面４ｂに形成された配線パターンの所定位置に、例えば銅めっきによるアディティブ法等によって図２８に示すように多数個の接続ポスト４７を形成する。各接続ポスト４７は、それぞれ所定の厚みを以って形成される。
【００９１】
回路モジュール４０の製造工程においては、図２９に示すように光配線回路部５の第２の主面５ｂ上に、光導波路９の受光部９ａと出射部９ｂとにそれぞれ発光部と受光部とをアライメントさせて光学素子８が実装される。回路モジュール４０の製造工程においては、光配線回路部５を微細配線回路部４に実装した構成によって、光学素子８を実装することが可能である。なお、回路モジュール４０の製造工程においては、光学素子８の実装工程と接続ポスト４７の形成工程との順序を逆に行うようにしてもよい。また、光学素子８の実装工程においては、必要に応じて例えば透明な樹脂材等によって光学素子８を封止するようにしてもよい。
【００９２】
回路モジュール４０の製造工程においては、図３０に示すように微細配線回路部４の第２の主面４ｂと光配線回路部５の第２の主面５ｂとの全体を被覆するようにして絶縁樹脂材によって絶縁層４１が形成される。絶縁層４１は、微細配線回路部４と光配線回路部５とを、ベース基板部３との絶縁を保持するとともに機械的保護を図る。回路モジュール４０の製造工程においては、絶縁層４１に対して、例えば化学−機械研磨処理が施される。研磨工程は、図３１に示すように絶縁層４１とともに光学素子８を機能を損なわない程度まで研磨することによって全体の薄型化を図るようにする。研磨工程は、絶縁層４１に対して、光学素子８とともに接続ポスト４７を同一面を構成するようにして露出させる。
【００９３】
回路モジュール４０の製造工程においては、図３２に示すように絶縁層４１に露出された光学素子８や接続ポスト４７に対してベース基板部３との電気的接続を行うための接続バンプ４８が形成される。接続バンプ４８の形成工程は、例えばセミアディティブ法による銅電解めっきにより所定の厚みを有する銅ポストからなる接続バンプ４８を形成する。なお、接続バンプ４８は、光学素子８や接続ポスト４７に半田バンプを接合して構成するようにしてもよい。
【００９４】
回路モジュール４０の製造工程においては、接続バンプ４８を被覆するようにして第２積層体４６の主面上に接着層１５が形成される。接着層１５は、上述したように加熱温度条件によって半硬化状態を呈する特性を有する熱硬化型の樹脂接着剤が塗布されて形成される。接着層１５には、接続バンプ４８を表面に露出させるまで研磨処理が施される。回路モジュール４０の製造工程においては、接着層１５の表面に露出された接続バンプ４８にそれぞれ半田バンプ４９が接合されて、図３３に示すように微細配線回路部４内に光配線回路部５を内装した第３積層体５０が製作される。なお、半田バンプ４９は、接続バンプ４８に半田バンプを用いた場合には不要である。
【００９５】
回路モジュール４０の製造工程においては、上述した工程を経て製作された第３積層体５０がベース基板部３の第２の主面３ｂ上に実装される。第３積層体５０は、図３４に示すようにベース基板部３に対して接着層１５を実装面とするように反転されて第２の主面３ｂに位置決めされて組み合わされる。回路モジュール４０の製造工程においては、第３積層体５０を組み合わせたベース基板部３に接着層１５を硬化させる温度条件で加熱処理が行われる。回路モジュール４０の製造工程においては、リフロー半田処理を施すことによって、半田バンプ４９が溶融して図３５に示すようにベース基板部３に対して第３積層体５０がしっかりと接合固定された第４積層体５１を製作する。
【００９６】
回路モジュール４０の製造工程においては、第４積層体５１に所定の冷却を行った後に、図３６に示すように微細配線回路部４と光配線回路部５との積層体をベース基板部３に残して剥離層１３を介してダミー基板１２を剥離する処理が施される。この剥離工程も、例えば剥離層１３の樹脂材に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによってダミー基板１２の剥離が行われて図３７に示すように光配線回路部５を内装した微細配線回路部４をベース基板部３上に実装してなるモジュール回路基板５２が製作される。
【００９７】
回路モジュール４０の製造工程においては、モジュール回路基板５２に対して電子部品６、半導体チップ７或いは光学素子８が供給され、例えばリフロー半田等によって電気的接続を行って実装することにより図２３に示した回路モジュール４０が製造される。回路モジュール４０の製造工程においては、上述したように光配線回路部５をダミー基板２０を用いてその平坦な主面２０ａ上に製作することから、高精度の光導波路９を容易に形成することが可能となる。また、回路モジュール４０の製造工程においては、それぞれ別工程によって製作したベース基板部３や微細配線回路部４或いは光配線回路部５を積層してモジュール回路基板５２を製作するようにしたことから、各部に対する他の工程で用いられる薬品類や温度条件等の影響が回避されて合理的な工程により高精度に製作が行われるようになる。
【００９８】
さらに、回路モジュール４０の製造工程においては、微細配線回路部４に対して半導体チップ７が高精度に実装されるとともに、光配線回路部５に対して光学素子８が高精度に実装される。回路モジュール４０の製造工程においては、上述したように光配線回路部５と微細配線回路部４とを重ね合わせて一体化した後にベース基板部３に実装することから、光学素子８に対する受光部９ａと出射部９ｂとのアライメントも容易に行われかつ光学素子８とベース基板部３との精密な電気的接続も行われる。回路モジュール４０の製造工程においては、光配線回路部５を微細配線回路部４に内装したモジュール回路基板５２を製作することにより、光導波路９の保護、光学的ノイズからの影響の低減が図られるとともに微細配線回路部４に対する電子部品６や半導体チップ７の実装密度の向上が図られた高精度のモジュール回路基板５２が製作される。
【００９９】
なお、上述した回路モジュール４０の製造工程においては、ベース基板部３に対して電気的接続を行って微細配線回路部４を実装するために、接続ポスト４７や接続バンプ４８の形成工程や半田バンプ４９の接合工程等を施したが、かかる接続構造に限定されるものでは無いことは勿論である。回路モジュール４０の製造工程においては、従来一般的に行われている表面実装構造を介してベース基板部３に微細配線回路部４を実装するようにしてもよい。
【０１００】
上述した回路モジュール１、４０においては、光配線回路部５が微細配線回路部４よりも小型に形成され、この光配線回路部５を微細配線回路部４の主面上に実装或いは内装して構成したが、かかる構成に限定されるものでは無い。回路モジュールは、例えば光配線回路部５を、微細配線回路部４よりも大型に形成するとともに光導波路９とともに適宜の電気配線パターンや接続端子を形成して、微細配線回路部４を実装するようにしてもよい。かかる光配線回路部５には、接続端子を介して電子部品６や半導体チップ７が実装される。
【０１０１】
【発明の効果】
以上詳細に説明したように本発明によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路により情報信号等の高速化、大容量化が図られる光配線回路部とを積層して構成したことにより、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、情報信号等の高速化、大容量化を可能とするとともに多機能化或いは特性向上が図られるようになる。本発明によれば、ベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や多ピン化された半導体チップ或いは電子部品を電気的に精密に接続して実装することを可能としかつ内部に高特性の受動素子等を成膜形成することも可能する。本発明によれば、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す光・電気配線混載ハイブリット回路モジュールの要部縦断面図である。
【図２】ベース基板部の縦断面図である。
【図３】微細配線回路部の縦断面図である。
【図４】光配線回路部の縦断面図である。
【図５】微細配線回路部の製作工程の説明図であり、製作工程に用いる剥離層を有するダミー基板の縦断面図である。
【図６】ダミー基板上に微細配線回路部を形成した状態の縦断面図である。
【図７】微細配線回路部に接続バンプを形成した状態の縦断面図である。
【図８】接着層を形成した状態の縦断面図である。
【図９】接着層に研磨処理を施した状態の縦断面図である。
【図１０】半田バンプを接合した状態の縦断面図である。
【図１１】ダミー基板上に微細配線回路部を形成した中間体をベース基板部に実装する工程を説明する縦断面図である。
【図１２】中間体をベース基板部に実装した第２中間体の縦断面図である。
【図１３】ダミー基板を微細配線回路部から剥離する工程を説明する縦断面図である。
【図１４】ベース基板部に微細配線回路部を実装した第３中間体の縦断面図である。
【図１５】光配線回路部の製作工程の説明図であり、製作工程に用いる剥離層を有するダミー基板の縦断面図である。
【図１６】下部クラッド層を形成した状態の縦断面図である。
【図１７】コア層を形成した状態の縦断面図である。
【図１８】上部クラッド層を形成した状態の縦断面図である。
【図１９】ダミー基板上に光配線回路部を形成した第４中間体を第３中間体に実装する工程を説明する縦断面図である。
【図２０】第４中間体を実装した第３中間体の縦断面図である。
【図２１】ダミー基板を第４中間体から剥離する工程を説明する縦断面図である。
【図２２】モジュール回路基板の縦断面図である。
【図２３】本発明の第２の実施の形態として示す光・電気配線混載ハイブリット回路モジュールの要部縦断面図である。
【図２４】ダミー基板上に微細配線回路部を形成した微細配線回路部中間体とダミー基板上に光配線回路部を形成した光配線回路部中間体との接合工程を説明する縦断面図である。
【図２５】微細配線回路部中間体と光配線回路部中間体とを接合した積層体の縦断面図である。
【図２６】積層体の光配線回路部中間体からダミー基板を剥離する工程を説明する縦断面図である。
【図２７】第２積層体の縦断面図である。
【図２８】接続ポストの形成工程を説明する縦断面図である。
【図２９】光学素子の実装工程を説明する縦断面図である。
【図３０】絶縁層の形成工程を説明する縦断面図である。
【図３１】絶縁層の研磨工程を説明する縦断面図である。
【図３２】接続バンプの形成工程を説明する縦断面図である。
【図３３】接着層の形成工程を説明する縦断面図である。
【図３４】第３積層体のベース基板部への実装工程を説明する縦断面図である。
【図３５】第４積層体の縦断面図である。
【図３６】第４積層体からダミー基板を剥離する工程を説明する縦断面図である。
【図３７】モジュール回路基板の縦断面図である。
【符号の説明】
１ 回路モジュール、２ 実装ボード、３ ベース基板部、４ 微細配線回路部、５ 光配線回路部、６ 電子部品、７ 半導体チップ、８ 光学素子、９ 光導波路、１０ 絶縁基板、１１ 配線層、１２ ダミー基板、１３ 剥離層、１４ 微細電気配線層、１５ 接着層、１６ 第１の接続端子、１７ 第２の接続端子、１８ 接続端子、１９ ビア、２０ ダミー基板、２１ 剥離層、２２クラッド層、２３ 接続端子、２４ 接続バンプ、２５ 半田バンプ、２６ 第１中間体、２７ 第２中間体、２８ 第３中間体、２９ 下部クラッド層、３０ コア層、３１ 上部クラッド層、３２ 第４中間体、３３ 接着層、３４ モジュール回路基板、４０ 回路モジュール、４１ 絶縁層、４２ 微細配線回路部中間体、４３ 光配線回路部中間体、４４ 接着層、４５ 第１積層体、４６ 第２積層体、４７ 接続ポスト、４８ 接続バンプ、４９ 半田バンプ、５０ 第３積層体、５１ 第４積層体、５２ モジュール回路基板
【発明の属する技術分野】
本発明は、電気信号と光信号との伝送を可能として情報信号の高速、高容量伝送化を図ることを可能とする光・電気配線混載ハイブリット回路基板及びその製造方法、並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種デジタル電子機器には、各種のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子やＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）素子等の半導体チップを搭載したマルチチップ回路モジュールが備えられている。回路モジュールにおいては、配線パターンの微細化、ＩＣパッケージの小型化や集積規模の飛躍的向上、多ピン化或いは実装方法の改善等によって高機能化、複合化が図られるとともに、小型軽量化或いは薄型化が図られている。また、回路モジュールにおいては、半導体チップの動作速度の大幅な向上、大容量化等に伴って高性能化、高機能化、多機能化、高速処理化等が図られている。
【０００３】
回路モジュールにおいては、ボード間或いはボード内に搭載された半導体チップ間等のように比較的短い距離の情報信号の伝送が、一般に電気配線による電気信号によって行われている。回路モジュールにおいては、情報信号の高速伝送化や信号パターンの高密度化等によりさらなる性能の向上が図られているが、電気配線による対応ではその限界があるために実現が困難であった。回路モジュールにおいては、配線パターン内において発生するＣＲ（Ｃａｐａｃｉｔａｎｃｅ−Ｒｅｓｉｓｔａｎｃｅ）時定数による信号伝送の遅延、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズやＥＭＣ（Ｅｌｅｃｔｏｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）或いは各配線パターン間のクロストーク等の問題に対する対応が必要となる。
【０００４】
回路モジュールにおいては、上述した電気配線による電気信号の伝送方式の問題を解決するために、光配線や光インターコネクション等によって構成される光配線技術の採用が注目されている。光配線技術は、機器間、機器内のボード間或いはボード内の半導体チップ間において、情報信号等を高速で伝送することが可能である。光配線技術は、特に半導体チップ間のように短距離の信号伝送を行う場合に、半導体チップを実装した基板上に光導波路を形成し、この光導波路を伝送路として光信号伝送システムを好適に構築する。
【０００５】
光配線回路モジュールにおいては、回路基板上に光導波路とともに、電気信号を光信号に変換して光導波路内に出力する発光素子、光導波路内を伝送された光信号を電気信号に変換して出力する受光素子或いはこれら発光素子や受光素子と電気信号の授受を行うためのＩＣチップ等が備えられる。一方、光配線回路モジュールにおいては、光学素子への電力供給も必要とされるとともに低速の制御信号等の伝送を行うために、回路基板に上述した光導波路とともに電気配線パターンも形成されることによって光配線部と電気配線部とが混載されたハイブリッド型回路基板が備えられる。
【０００６】
【発明が解決しようとする課題】
ハイブリッド型回路基板は、例えば電気配線部を構成する適宜の配線パターンが形成された一般的なプリント配線基板の主面上に、光配線部を構成する光導波路が形成されて構成される。また、ハイブリッド型基板は、微細化、高密度化が図られて比較的高精度に形成される場合に、例えばシリコン基板や石英基板或いはガラス基板を用いてその主面上に配線パターンを有する薄膜多層配線層を形成しかつこの薄膜多層配線層上に光配線部を構成する光導波路が形成される。
【０００７】
ハイブリッド型回路基板においては、光導波路が、導光特性を有する高分子化合物を用いて低温プロセスにより形成される。ハイブリッド型回路基板においては、光導波路が、伝播損失の原因となる凹凸形状が無くまた高寸法精度を以って形成されなければならない。ハイブリッド型回路基板においては、表面粗さが小さく良好な平坦度を以って形成することが可能なシリコン基板等の主面上に直接形成する場合に、上述した特性を有する光導波路が比較的容易に形成することが可能である。
【０００８】
しかしながら、ハイブリッド型回路基板においては、シリコン基板等の主面上に同時に電気配線パターンが形成される場合に、配線パターンのめっきや金属箔等の膜厚によって電気配線部に凹凸が存在することから、この凹凸が電気配線部上に形成される光導波路に転写されてしまう。ハイブリッド型回路基板においては、このために形成される光導波路に伝播損失の悪化や寸法精度の劣化等を生じさせていた。また、ハイブリッド型回路基板においては、光導波路の形成工程中で、例えばウェットエッチング処理や洗浄処理を施す際に酸やアルカリ或いは有機溶剤中にシリコン基板が浸漬され、また例えばドライエッチング処理や高温の熱処理工程がされる。
【０００９】
したがって、ハイブリッド型回路基板においては、シリコン基板がダメージを被るといった問題があった。ハイブリッド型回路基板においては、比較的高価なシリコン基板等を用いることによって高価となるといった問題があった。ハイブリッド型回路基板においては、例えばマザー基板等の実装ボードに実装して電気的接続を行う場合に、配線層形成面と実装面との間を例えばビアを介する接続構造を採用することが困難であり、配線構造も複雑となって大型化するといった問題があった。
【００１０】
ところで、プリント基板は、比較的廉価であるとともにビアを介して配線層形成面と実装面との間の電気的接続の対応が可能であるといった特徴を有しているが、一般に配線パターン等の精度が数１０ｕｍ〜数１００ｕｍ程度である。ハイブリッド型回路基板においては、光学素子と光導波路との高精度のカップリングを考慮した場合に、その位置合せに数ｕｍ程度の精度が要求されるとともに、配線パターンの高精度化、微細化も要求される。ハイブリッド型回路基板においては、今後さらなる半導体チップの入出力パッドの微細化が進み、また半導体チップ間の高バンド幅に伴うバス配線数の増加による狭ピッチ化等に伴ってプリント基板の採用が困難であるといった問題があった。
【００１１】
したがって、本発明は、電気配線部と光配線部とを混載して電気信号と光信号の伝送を可能として情報信号の高速、高容量伝送化を図ることを可能とする高精度でかつ廉価な光・電気配線混載ハイブリット回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法を提供することを目的に提案されたものである。
【００１２】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路基板は、プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部と、このベース基板部に実装された微細配線回路部及び光配線回路部とを備える。光・電気配線混載ハイブリット回路基板は、微細配線回路部が、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成されてなる。光・電気配線混載ハイブリット回路基板は、光配線回路部が、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられてなる。
【００１３】
以上のように構成された本発明に係る光・電気配線混載ハイブリット回路基板によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路により情報信号等の高速化、大容量化が図られる光配線回路部とを積層して構成したことにより、情報信号等の高速化、大容量化を可能とする高精度の光配線と電気配線とを有する廉価なハイブリット基板が得られる。本発明によれば、積層構造によって小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保されることから、多機能化或いは特性向上が図られる。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能としかつ内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、種々の特性に最適に適応可能なハイブリット回路基板を構成する。
【００１４】
また、上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路基板の製造方法は、ベース基板部製作工程と、微細配線回路部製作工程と、光配線回路部製作工程と、ベース基板部に対して微細配線回路部と光配線回路部とを実装する実装工程とを有する。ベース基板部製作工程は、プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部を製作する。微細配線回路部製作工程は、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部を製作する。光配線回路部製作工程は、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部を製作する。
【００１５】
以上の工程を有する本発明にかかる光・電気配線混載ハイブリット回路基板の製造方法によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路によって情報信号等の高速化、大容量化が図られる光配線回路部とを積層構成したハイブリット回路基板が製造される。本発明によれば、情報信号等の高速化、大容量化を可能とする高精度の光配線と電気配線とを有する廉価なハイブリット回路基板の製造を可能とする。本発明によれば、各部を積層した構造とすることにより、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、多機能化或いは特性向上が図られたハイブリット回路基板の製造を可能とする。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能とするとともに内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、種々の特性に最適に適応可能なハイブリット回路基板の製造を可能とする。
【００１６】
さらに、上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路モジュールは、プリント配線プロセスによって絶縁基板上に配線層を形成してなるベース基板部と、このベース基板部に実装された微細配線回路部及び光配線回路部と、ベース基板部や微細配線回路部或いは光配線回路部に表面実装された半導体チップや電子部品とを備える。光・電気配線混載ハイブリット回路モジュールは、微細配線回路部が、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成されてなる。光・電気配線混載ハイブリット回路モジュールは、光配線回路部が、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられてなる。
【００１７】
以上のように構成された本発明にかかる光・電気配線混載ハイブリット回路モジュールによれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路により情報信号等の高速化、大容量化が図られる光配線回路部とを積層して構成したことにより、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、情報信号等の高速化、大容量化を可能とするとともに多機能化或いは特性向上が図られる。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能としかつ内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、半導体チップや表面実装部品等が高精度にかつ最適に接続して高特性のハイブリット回路モジュールを構成する。
【００１８】
さらにまた、上述した目的を達成する本発明にかかる光・電気配線混載ハイブリット回路モジュールの製造方法は、ベース基板部製作工程と、微細配線回路部製作工程と、光配線回路部製作工程と、ベース基板部に対して微細配線回路部と光配線回路部とを実装する実装工程と、ベース基板部や微細配線回路部或いは光配線回路部に半導体チップや表面実装型電子部品を実装する工程とを有する。ベース基板部製作工程は、プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部を製作する。微細配線回路部製作工程は、半導体プロセスによって絶縁樹脂層にベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部を製作する。光配線回路部製作工程は、両端部に光信号の入力部と出力部とが形成された光導波路と、入力部に出射部が対向された発光素子と出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部を製作する。
【００１９】
以上の工程を有する本発明にかかる光・電気配線混載ハイブリット回路モジュールの製造方法によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部のベース回路部に、半導体プロセスによって高精度化、微細化が図られた微細電気配線層と光導波路を介して情報信号等の高速化、大容量化伝送を図る光学素子とが電気的に接続されるとともに、発光素子と半導体チップや表面実装型電子部品とが電気的に接続されて、微細配線回路部と光配線回路部とが積層された光・電気配線混載ハイブリット回路モジュールが製造される。本発明によれば、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、情報信号等の高速化、大容量化を可能とするとともに多機能化或いは特性向上が図られるハイブリット回路モジュールが製造される。本発明によれば、例えばベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や半導体チップとの精密な電気的接続を可能としかつ内部に例えば高特性の受動素子等を成膜形成することが可能であり、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能であり、半導体チップや表面実装部品等が高精度にかつ最適に接続して高特性のハイブリット回路モジュールが製造される。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として示した光・電気配線混載ハイブリット回路モジュール（以下、単に回路モジュールと称する。）１は、例えば情報通信機能やストレージ機能等を有して、パーソナルコンピュータ、携帯電話機或いはオーディオ機器等の各種電子機器に搭載され、或いはオプションとして挿脱される超小型通信機能モジュール体の高周波回路部を構成する。回路モジュール１は、詳細を後述するように情報信号や制御信号等の電気的伝送や電源供給等を行う電気配線機能と、情報信号や制御信号等の光学的伝送を行う光配線機能とを備えている。回路モジュール１は、伝送速度が低速でも比較的支障が無い制御信号や電源供給等の伝送を電気配線によって行うとともに、また比較的短距離間で高速、大容量化による情報信号等の伝送を光配線によって行うようにする。
【００２１】
回路モジュール１は、図１に示すように、第１の主面３ａを実装面としてインタポーザやマザー基板等の実装ボード２上に実装されるベース基板部３と、このベース基板部３の第２の主面３ｂ上に第１の主面４ａを実装面として実装される微細配線回路部４と、この微細配線回路部４の第２の主面４ｂ上に第１の主面５ａを実装面として実装される光配線回路部５とから構成される。回路モジュール１には、ベース基板部３の第２の主面３ｂ上に表面実装型の電子部品６Ａ、６Ｂ（以下、代表して説明する場合には、電子部品６と総称する。）が実装されている。
【００２２】
回路モジュール１には、微細配線回路部４の第２の主面４ｂ上に、光配線回路部５とともに情報信号等の送信側半導体チップ７Ａや情報信号等の受信側半導体チップ７Ｂ（以下、代表して説明する場合には、半導体チップ７と総称する。）が実装されている。回路モジュール１には、光配線回路部５の第２の主面５ｂ上に、発光素子８Ａと受光素子８Ｂ（以下、代表して説明する場合には、光学素子８と総称する。）が実装されている。
【００２３】
なお、回路モジュール１は、図示しないが、必要に応じてベース基板部３の第２の主面３ｂ上にも半導体チップ７を実装し、また微細配線回路部４の第２の主面４ｂ上に電子部品６を実装し、或いは光配線回路部５の第２の主面５ｂ上に電子部品６や半導体チップ７を実装するようにしてもよい。回路モジュール１は、ベース基板部３に実装される半導体チップ７が少ピン化のものを用いる。
【００２４】
回路モジュール１は、詳細を後述するようにベース基板部３と微細配線回路部４及び光配線回路部５が、それぞれに形成したビアや接続端子を介して電気的に層間接続されている。回路モジュール１は、ベース基板部３と微細配線回路部４及び光配線回路部５を介して電子部品６と半導体チップ７及び光学素子８が電気的に適宜接続されている。回路モジュール１は、詳細を後述するように光配線回路部５内に形成した光導波路９を介して発光素子８Ａと受光素子８Ｂとが光学的に接続されており、送信側半導体チップ７Ａと受信側半導体チップ７Ｂとの間で情報信号等の光学的伝送を行う。
【００２５】
回路モジュール１は、ベース基板部３が、微細配線回路部４や光配線回路部５に対する電源系や制御系の回路部を構成する。ベース基板部３は、従来一般的に行われているプリント配線プロセスによって比較的廉価に製作される多層配線基板からなる。ベース基板部３は、図２に示すように例えば絶縁基板１０の表裏主面上にそれぞれ１層或いは多層の配線層１１Ａ、１１Ｂが形成されてなる。ベース基板部３には、第１の主面３ａ側の第１の配線層１１Ａに実装ボード２に対して電気的に接続される適宜の第１の接続端子１１ａが形成されるとともに、第２の主面３ｂ側の第２の配線層１１Ｂに微細配線回路部４を電気的に接続して実装する適宜の第２の接続端子１１ｂが形成されている。ベース基板部３には、第１の配線層１１Ａと第２の配線層１１Ｂとを適宜層間接続する複数のビア１１ｃが形成されている。
【００２６】
ベース基板部３には、絶縁基板１０として例えばアルミナ、低温焼成ガラスセラミック、アルミナイトライド、ムライト等のセラミック基板が用いられる。また、絶縁基板１０には、例えばガラスエポキシ、ポリイミド樹脂、ビスマレイトトリアジン（ＢＴ−レジン）樹脂、ポリフェニールエチレン（ＰＰＥ）樹脂、液晶ポリマ、ポリノルボルネン（ＰＮＢ）樹脂、フェノール樹脂、ポリオレフィン樹脂、ポリテトラフルオロエチレン樹脂等を基材とした有機絶縁基板も用いられる。
【００２７】
ベース基板部３は、上述した絶縁基板をコア基板としてその表裏主面に、例えば感光性又は非感光性のエポキシ樹脂、ポリイミド樹脂やベンゾシクロブテン（ＢＣＢ）等により誘電樹脂層を形成するとともにこの誘電樹脂層にホトリソグラフィック処理やエッチング処理を施して適宜のパターン形成を行い、さらに銅めっき処理等を施して配線層１１Ａ、１１Ｂを形成する。なお、ベース基板部３は、かかるリジット基板ばかりでなく、例えばポリイミドフィルムを用いたフレキシブル多層配線基板により構成してもよい。
【００２８】
ベース基板部３は、配線層１１Ａ、１１Ｂの所定位置に例えば電解めっき法や無電解めっき法を施して銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して上述した第１の接続端子１１ａや第２の接続端子１１ｂを形成する。ベース基板部３は、図示しないが第１の主面３ａ及び第２の主面３ｂに、第１の接続端子１１ａや第２の接続端子１１ｂを外方に露出させて全面を保護層によって被覆するようにしてもよい。
【００２９】
なお、第１の接続端子１１ａや第２の接続端子１１ｂの形成方法は、かかる方法に限定されるものでは無く、プリント配線プロセスにおいて一般的に行われているその他の適宜の方法によって形成してもよいことは勿論である。また、かかる接続端子の形成方法は、後述する微細配線回路部４や光配線回路部５に形成される接続端子の形成方法にも適用される。
【００３０】
微細配線回路部４は、詳細を後述するように主面上に剥離層１３が形成されたダミー基板１２が用いられ、このダミー基板１２上に半導体プロセスにより製作される。微細配線回路部４は、プリント配線プロセスによって製作された上述したベース基板部３に対して、半導体プロセスによって配線パターンの密度が数ｕｍ程度まで微細化された高精度の微細電気配線層１４が形成される。微細配線回路部４は、図３に示すように、多層に形成された微細電気配線層１４と、接着層１５とからなり、接着層１５の表面が第１の主面４ａとしてベース基板部３に対する実装面を構成する。
【００３１】
微細配線回路部４は、第２の主面４ｂの中央領域４ｂ１が光配線回路部５の実装領域とされるとともに、この中央領域４ｂ１の両側領域４ｂ２、４ｂ３がそれぞれ半導体チップ７の実装領域とされる。微細配線回路部４には、中央領域４ｂ１に、光配線回路部５、換言すれば光学素子８を電気的に接続する第１の接続端子１６が形成されるとともに、両側領域４ｂ２、４ｂ３に小型化や微小化或いは多ピン化が図られた半導体チップ７を電気的に接続する複数の第２の接続端子１７が形成されている。第１の接続端子１６と第２の接続端子１７には、上述したベース基板部３の各接続端子と同様に端子形成処理が施される。
【００３２】
第１の接続端子１６は、具体的には発光素子８Ａを接続する一対の接続端子１６ａ１、１６ａ２とからなる発光素子接続端子１６Ａと、受光素子８Ｂを接続する一対の接続端子１６ｂ１、１６ｂ２とからなる受光素子接続端子１６Ｂとからなる。第２の接続端子１７は、詳細を省略するが半導体チップ７Ａ、７Ｂをそれぞれベアチップ実装する多数個の接続端子からなる。
【００３３】
微細配線回路部４は、ベース基板部３に対して接着層１５を介して接合されることによって第１の主面３ａ上に実装される。微細配線回路部４は、ベース基板部３との電気的な接続を行うために、接着層１５にもベース基板部３の接続端子１１ｂと対応して複数の接続端子１８が形成されている。微細配線回路部４は、接続端子１８が相対する接続端子１１ｂと電気的に接続されるようにして、接着層１５を介してベース基板部３の第２の主面３ｂ上にベア実装される。接着層１５は、例えば熱硬化型の樹脂接着剤が用いられ、後述する微細配線回路部４の製作工程及びベース基板部３との実装工程において説明するように加熱温度条件によって半硬化状態を呈する特性を有することが好ましい。接着層１５は、適宜の塗布方法によって微細電気配線層１４の一方主面に塗布形成されるとともに、研磨処理が施されて全体の薄型化が図られるようにする。
【００３４】
微細配線回路部４は、第１の接続端子１６と第２の接続端子１７とが微細電気配線層１４により接続され、第２の接続端子１７と接続端子１８とがビア１９を介して適宜層間接続されている。また、微細配線回路部４には、微細電気配線層１４内に、詳細を省略するが薄膜技術や厚膜技術によってキャパシタ素子やレジスタ素子或いはインダクタ素子等の受動素子が成膜形成されている。キャパシタ素子は、例えばデカップリングキャパシタやＤＣカット用のキャパシタであり、タンタルオキサイト（ＴａＯ）膜や窒化タンタル（ＴａＮ）膜によって構成される。レジスタ素子は、例えば終端抵抗用のレジスタであり、ＴａＮ膜により構成される。微細配線回路部４は、半導体プロセスによって微細電気配線層１４を形成することから層内に高精度の受動素子を形成することが可能とされ、従来チップ部品によって対応していた受動素子機能を微細電気配線層１４内に成膜形成して小型でかつ高性能の受動素子を配線長を短縮して内蔵する。
【００３５】
回路モジュール１においては、詳細を後述する工程を経て数ｕｍ程度の微細配線密度の微細電気配線層１４を有する微細配線回路部４を製作するとともにこの微細配線回路部４をベース基板部３に実装する。一般に、プリント配線プロセスでは、配線密度の精度が数十ｕｍ程度であり、ベース基板部３に微細電気配線層１４を直接形成することが困難である。したがって、回路モジュール１においては、プリント配線プロセスでは製作が困難な微細電気配線層１４が、後述する別工程を経て製作した微細配線回路部４をベース基板部３に転写することによって形成される。回路モジュール１においては、配線密度の微細化とともに電子部品６や半導体チップ７或いは光学素子８の実装精度の向上が図られるようになる。
【００３６】
光配線回路部５も、詳細を後述するように主面上に剥離層２１が形成されたダミー基板２０が用いられ、このダミー基板２１上で製作される。光配線回路部５には、図４に示すようにクラッド層２２内に光導波路９が光学的に封装して形成されている。光配線回路部５には、例えばフリップチップ法により、第２の主面５ｂ上に発光素子８Ａが第１の接続端子２３Ａと電気的に接続されるとともに、受光素子８Ｂが第２の接続端子２３Ｂと電気的に接続されて実装されている。
【００３７】
第１の接続端子２３Ａと第２の接続端子２３Ｂは、それぞれ第１の主面５ａと第２の主面５ｂとを貫通して形成されており、光配線回路部５が微細配線回路部４に実装された状態で第１の接続端子１６と電気的に接続される。第１の接続端子２３Ａは、例えば微細配線回路部４を介して半導体チップ７Ａと接続されており、この半導体チップ７Ａから出力される電気的情報信号を発光素子８Ａに供給する。第２の接続端子２３Ｂは、例えば微細配線回路部４を介して半導体チップ７Ｂと接続されており、受光素子８Ｂによって変換されて出力される電気的情報信号を半導体チップ７Ｂに供給する。
【００３８】
光配線回路部５は、光導波路９の一端側に受光部９ａが形成されるとともに他端側に出射部９ｂが形成され、受光部９ａが発光素子８Ａの発光部８ａと対向されるとともに出射部９ｂが受光素子８Ｂの受光部８ｂと対向される。光配線回路部５は、光導波路９を、例えば導光材からなるコア材を屈折率を異にするクラッド材によって封装したいわゆる光閉込め型光導波路によって構成してなる。光導波路９は、例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の導光性を有する樹脂材によって形成される。また、光導波路９は、これら樹脂の混合材或いはフッ素を添加した高分子材料によって形成される。
【００３９】
光導波路９は、受光部９ａが一端部を４５°にカットすることによって発光素子８Ａから出射された出射光の光路を９０°変換する４５°ミラー面として構成されている。光導波路９は、同様にして出射部９ｂが一端部を４５°にカットすることによって内部を導光された入射光の光路を９０°変換する４５°ミラー面として構成されている。
【００４０】
以上のように構成された回路モジュール１は、ベース基板部３が第１の主面３ａを実装面として図示しないマザー基板等に実装される。回路モジュール１は、充分な面積を有する電源ラインやグランドが形成されたベース基板部３側から微細配線回路部４の微細電気配線層１４や光配線回路部５の光学素子８に対してレギュレーションの高い電源の供給が行われる。回路モジュール１は、ベース基板部３が廉価に製作されるとともに別工程により製作される微細配線回路部４に高精度の受動素子や配線パターンが形成されることで、全体としてコストの低減が図られる。
【００４１】
回路モジュール１は、微細配線回路部４の第２の主面４ｂ上に高集積化或いは多ピン化等が図られた半導体チップ７を高精度に実装するとともに、光配線回路部５を高精度に実装することを可能とする。回路モジュール１は、半導体チップ７と光学素子８との接続間隔を短距離化するとともに光学素子８間を光導波路９を介して接続することから、配線の引き回しが短縮化されて寄生容量の低減を図りまた情報信号を高速、高容量伝送化が図られるようにする。
【００４２】
回路モジュール１においては、上述したように微細配線回路部４が半導体プロセスを用いてベース基板部３と別工程によって製作される。微細配線回路部４の製造工程には、図５に示すように剥離層１３が形成されたダミー基板１２が供給され、このダミー基板１２上に微細電気配線層１４が形成される。ダミー基板１２には、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板が用いられる。
【００４３】
剥離層１３は、ダミー基板１２の第１の主面１２ａ上に成膜形成され、後述するように成膜形成された微細配線回路部４をダミー基板１２から剥離する作用を奏する。剥離層１３は、後述する微細配線回路部４のプロセス温度以上の加熱処理を行うことにより剥離性が生じる樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属等により成膜され、微細電気配線層１４の形成プロセスに対して耐性を有しかつ剥離作用が奏されればよい。剥離層１３は、例えばスパッタ法によりダミー基板１２の第１の主面１２ａ上に均一な厚みで銅やアルミニウムの金属薄膜層を形成し、この金属薄膜層の表面に例えばスピンコート法によりポリイミド樹脂等の樹脂層を成膜形成してなる。
【００４４】
微細配線回路部４の製造工程は、剥離層１３上に、半導体プロセスにより例えば絶縁樹脂層と微細配線層とからなる単位配線層を多層化して、図６に示すように微細電気配線層１４を形成する。絶縁樹脂層には、例えば低誘電率で低Ｔａｎδ特性、すなわち高周波特性や耐熱性或いは耐薬品性を有する絶縁性誘電材料、例えばベンゾシクロブテン、ポリイミド樹脂、ポリノルボルネン、液晶ポリマ、エポキシ系樹脂或いはアクリル系樹脂が用いられ、スピンコート法等の適宜の成膜法によって成膜形成される。
【００４５】
絶縁樹脂層には、単位配線層を構成する微細配線パターンが形成される。微細配線パターンは、例えば感光性の絶縁性誘電材料を用いて絶縁樹脂層が形成された場合にはフォトリソグラフ法によってこの絶縁樹脂層に直接形成され、また非感光性の絶縁性誘電材料を用いて絶縁樹脂層が形成された場合にはフォトリソグラフ法とドライエッチング法とによってこの絶縁樹脂層に形成される。微細配線回路部４の製造工程は、絶縁樹脂層に形成された微細配線パターン内にめっき処理によって金属膜を形成する工程が施される。めっき処理は、例えば剥離層を電圧印加電極として例えば銅メッキを施す工程であり、パターンの開口部に絶縁樹脂層とほぼ同一の厚みとなるように制御して銅めっき層を形成する。
【００４６】
微細配線回路部４の製造工程は、上述した工程によって第１層の単位配線層を形成した後に、絶縁樹脂層の形成、パターニング、金属めっき等の処理を施すことにより上層の単位配線層を順次形成する。微細配線回路部４の製造工程においては、パターニング処理に際してビア１９の形成も行われる。ビア１９の形成工程は、例えばフォトリソグラフ法によって絶縁樹脂層に対して下層側の微細配線層の所定位置を外方に臨ませるホール形成を行ったり、レーザ照射によりホール形成を行ったりする。
【００４７】
微細配線回路部４の製造工程においては、上述した各単位配線層内の一部に、薄膜レジスタ、薄膜キャパシタ或いは薄膜インダクタ等の薄膜受動素子が形成される。薄膜レジスタは、例えば配線パターン間にニッケル−クロムや窒化チタン或いはタンタル等のレジスタ形成材料をフォトリソグラフ法、スパッタ法、蒸着法等の適宜の方法によってパターン形成する。また、薄膜レジスタは、例えば絶縁樹脂層に対してリフトオフ法によって窒化タンタル層を形成する工程と、この窒化タンタル層上にレジスト処理を施した後に全面に窒化タンタルをスパッタする工程と、レジスト層上の窒化タンタルを除去する工程を経て形成するようにしてもよい。
【００４８】
薄膜キャパシタの形成工程は、例えば下層の単位配線層の全面にキャパシタ形成部位をパターニングしてレジスト層をコーティングする工程と、ホウ酸アンモニウム等の電解液中で窒化タンタルが陽極となるように電界を印加することによってタンタルオキサイト層を形成する陽極酸化工程と、上部電極形成工程等を経て形成される。薄膜キャパシタの形成工程は、必要な配線パターンだけを残すようにフォトリソグラフ処理が施されるとともにタンタルオキサイト層にマスキングが施されて例えばリフトオフ法によりニッケルと銅からなる上部電極が形成される。
【００４９】
微細配線回路部４の製造工程においては、単位配線層の一部に例えばスパイラル型のインダクタを形成する。インダクタは、絶縁樹脂層にスパッタ法によってニッケルと銅からなるスパッタ層に電界めっきを施して厚膜パターンとして形成されることにより、損失の低下が抑制される。
【００５０】
微細配線回路部４の製造工程においては、ダミー基板１２に対して、第２の主面４ｂ側を第１層として多層の単位配線層からなる微細電気配線層１４が形成される。微細配線回路部４の製造工程においては、第１層の単位配線層に上述した光配線回路部５を接続するための第１の接続端子１６や半導体チップ７の実装用の第１の接続端子１７が形成される。微細配線回路部４の製造工程においては、ダミー基板１２上において最上層となる第１の主面４ａを構成する単位配線層に接続端子１８が適宜形成されており、この接続端子１８に対してベース基板部３との電気的接続を行うための端子形成処理が施される。
【００５１】
接続端子１８の形成工程においては、最上層の単位配線層に対して例えばアディティブ法による電解銅めっきを施して、図７に示すように所定位置に銅ポストの接続バンプ２４を形成する。なお、接続端子１８の形成工程は、例えば単位配線層の所定位置にはんだバンプを接合して接続バンプ２４を構成するようにしてよいことは勿論である。
【００５２】
なお、微細配線回路部４の製造工程は、微細電気配線層１４について、例えば絶縁層に配線パターンに対応した配線溝を形成した後に絶縁層の全面に金属層を形成して研磨処理を施す工程によって形成するようにしてもよい。また、微細配線回路部４の製造工程は、例えば２段階露光工程と、めっき工程と、化学−機械研磨工程（ＣＭＰ：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を経て配線パターンとビア１９とを形成するようにしてもよい。
【００５３】
微細配線回路部４の製造工程においては、微細配線回路部４の第１の主面４ａ上に、図８に示すように接続バンプ２４を被覆するようにして接着層１５を全面に亘って形成する。接着層１５は、例えば熱硬化型の樹脂接着材が用いられ、この樹脂接着材を適宜の塗布法によって第１の主面４ａ上に塗布して形成される。接着層１５は、後述するように研磨処理を施して平坦化されることから、加熱温度条件によって半硬化状態から硬化状態に状態変化が生じる特性を有するものであることが好ましい。接着層１５は、所定の温度に加熱されることによって半硬化状態となって接続バンプ２４を位置決め保持する。
【００５４】
接着層１５は、研磨処理が施されて、図９に示すように表面に接続バンプ２４を露出させるとともに平坦面に形成される。研磨処理は、金属と樹脂とを研磨することから、化学−機械研磨法が好適である。接着層１５は、半硬化状態であることからより高精度の平坦面を効率的に形成することを可能とする。接着層１５は、平坦面に形成されるとともに半硬化状態を呈することで、平坦精度がやや落ちるベース基板部３に対して倣い性を有して高精度に接合される。微細配線回路部４の製造工程においては、図１０に示すように表面に露出された各接続バンプ２４に対して、半田レジスト等を介して半田バンプ２５がそれぞれ接合されて第１中間体２６を製作する。なお、微細配線回路部４は、接続バンプ２４に半田バンプを用いた場合には、半田バンプ２５の接合が不要であることは勿論である。
【００５５】
微細配線回路部４の製造工程においては、図１１矢印で示すように第１中間体２６を反転して最上層の接着層１５を実装面として、この第１中間体２６をベース基板部３の第２の主面３ｂ上に実装する。微細配線回路部４の製造工程においては、この場合接続バンプ２４、換言すれば各接続端子１８がベース基板部３の第２の主面３ｂ側に相対して形成された各第２の接続端子１１ｂとそれぞれ位置決めされて接合される。微細配線回路部４の製造工程においては、第１中間体２６を組み合わせたベース基板部３に例えばリフロー半田処理が施されることによって、図１２に示すようにベース基板部３に対して第１中間体２６がしっかりと接合固定されて第２中間体２７を製作する。微細配線回路部４の製造工程においては、この場合に接着層１５を硬化させる温度条件での加熱を行った後に接続バンプ２４を溶融する温度条件での加熱が行われる。
【００５６】
微細配線回路部４の製造工程においては、第２中間体２７について所定の冷却を行った後に、図１３に示すように微細配線回路部４をベース基板部３に残して剥離層１３を介してダミー基板１２を剥離する処理が施される。微細配線回路部４の製造工程においては、例えば剥離層１３の樹脂材に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによってダミー基板１２の剥離が行われる。
【００５７】
微細配線回路部４の製造工程においては、例えば剥離層１３が樹脂層と銅層から形成されている場合に、第２中間体２７を硝酸溶液に浸漬することによって銅層がわずかに溶解することにより図１３矢印で示すように剥離層１３を介して微細配線回路部４とダミー基板１２とが分離する。微細配線回路部４は、硝酸溶液に浸漬した場合に微細電気配線層１４の配線パターンも表面が溶解する虞があるため、剥離層１３との間に保護層を形成しておくようにしてよい。
【００５８】
微細配線回路部４の製造工程においては、ダミー基板１２上に形成された状態のまま微細配線回路部４をベース基板部３に実装することから、微細配線回路部４が薄厚であっても一般的な実装部品と同様に実装工程の簡易化が図られるとともに精密に位置決めして実装が行われる。
【００５９】
回路モジュール１の製造工程においては、以上の工程を経てプリント配線プロセスによって製作されたベース基板部３に対して、ダミー基板１２上に半導体プロセスによって製作された微細配線回路部４が実装されて図１４に示す第３中間体２８が製作され、詳細を後述する工程によりこの第３中間体２８の微細配線回路部４上に光配線回路部５が実装されて回路モジュール１が製作される。なお、回路モジュール１の製造工程においては、ベース基板部３に光配線回路部５を位置決め保持した状態でリフロー半田処理を施す際に、ベース基板部３の第２の主面３ｂ上に電子部品６を位置決め保持して同時にリフロー半田処理を施して実装するようにしてもよい。
【００６０】
なお、上述した微細配線回路部４の製造工程においては、詳細を後述するように微細配線回路部４をダミー基板１２上に位置決め保持した状態で加熱処理を行ってベース基板部３に接合した後にダミー基板１２から剥離する。したがって、微細配線回路部４の製造工程は、ダミー基板１２に対して、第２の主面４ｂ側を第１層として多層の微細電気配線層１４を形成する。微細配線回路部４の製造工程は、例えば微細配線回路部４をダミー基板１２から剥離した後に、この微細配線回路部４をベース基板部３に接合する場合には、第１の主面４ａ側を第１層として微細電気配線層１４が形成されるようにしてもよい。
【００６１】
また、回路モジュール１の製造工程においては、ベース基板部３と微細配線回路部４との接合構造が上述した構造、工程に限定されるものではない。回路モジュール１の製造工程においては、例えばフリップチップ実装法等の一般的な表面実装構造によって、接着層１５や接続バンプ２４を介すること無くベース基板部３に微細配線回路部４を実装するようにしてもよい。
【００６２】
回路モジュール１の製造工程においては、上述した第３中間体２８の微細配線回路部４上に、別工程によって製作された光配線回路部５を実装する。回路モジュール１の製造工程においては、後述するように微細配線回路部４上に光配線回路部５を実装する際に、半導体チップ７を同時に実装するようにしてもよい。
【００６３】
光配線回路部５の製造工程においては、上述した微細配線回路部４と同様にダミー基板２０が用いられる。ダミー基板２０も、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板が用いられ、図１５に示すように第１の主面２０ａ上に剥離層２１が成膜形成されて後述する工程を経て製作された光配線回路部５が剥離される。剥離層２１も、プロセス温度以上の加熱処理により剥離性を有する樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属等により成膜され、光配線回路部５の形成プロセスに対して耐性を有しかつ剥離作用が奏されればよい。剥離層２１は、例えばスパッタ法によりダミー基板２０の第１の主面２０ａ上に均一な厚みで銅やアルミニウムの金属薄膜層を形成し、この金属薄膜層の表面に例えばスピンコート法によりポリイミド樹脂等の樹脂層を成膜形成してなる。
【００６４】
光配線回路部５の製造工程は、例えばダミー基板２０上に、導光材からなるコア材の外周部を低屈折率のクラッド材で被覆したいわゆる光閉込め型の光導波路９を有する光配線回路部５を形成する。光配線回路部５の製造工程は、ダミー基板２０に対して第２の主面５ｂ側を第１層として光配線回路部５が形成される。光配線回路部５の製造工程においては、光導波路９が、上述したようにポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂やゴム系樹脂或いはこれら樹脂材の混合材やフッ素を添加した高分子材料等の導光性を有する樹脂材によって形成される。光配線回路部５の製造工程においては、上述したコア材やクラッド材として、液状状態から硬化させて形成したものやフィルム状のものを用いたりする。
【００６５】
光配線回路部５の製造工程においては、図１６に示すように剥離層２１の主面上に、クラッド材によって下部クラッド層２９を成膜形成する。なお、下部クラッド層２９は、後述するようにダミー基板２０上に光配線回路部５を保持した状態で反転して第３中間体２８に実装することから、実装状態で上側に位置されることになる。光配線回路部５の製造工程においては、図１７に示すように下部クラッド層２９上にコア材によってコア層３０を成膜形成する。なお、コア層３０は、光導波路９が３次元光閉込め型光導波路である場合にはパターニングにより光導波路形成溝を下部クラッド層２９に形成してコア材を充填して形成され、光導波路９がスラブ型光閉込め型光導波路である場合にはシート状のコア材を下部クラッド層２９に接合して形成される。
【００６６】
光配線回路部５の製造工程においては、コア層３０の長さ方向の両端部に、受光部９ａを構成する第１のミラー面３０ａと出射部９ｂを構成する第２のミラー面３０ｂとを形成する処理が施される。第１のミラー面３０ａと第２のミラー面３０ｂは、両端部を４５°にカットすることによって光導波路９内を透過する光の光路を９０°変換する。第１のミラー面３０ａと第２のミラー面３０ｂは、上述したように光配線回路部５が反転して微細配線回路部４上に実装されることから、コア層３０が上面に対して底面が大きくなる４５°の傾斜を付されて形成される。第１のミラー面３０ａと第２のミラー面３０ｂは、光配線回路部５がダミー基板２０から剥離されて反転せずに微細配線回路部４に実装される場合には、逆傾斜を付されて形成される。
【００６７】
光配線回路部５は、後述する上部クラッド層３１が、図１８に示すようにコア層３０の第１のミラー面３０ａ及び第２のミラー面３０ｂを被覆しないで形成される場合には、これら第１のミラー面３０ａと第２のミラー面３０ｂとが全反射ミラー面として構成される。また、光配線回路部５は、上部クラッド層３１がコア層３０の第１のミラー面３０ａ及び第２のミラー面３０ｂを被覆して形成される場合には、これら第１のミラー面３０ａと第２のミラー面３０ｂとの表面に金やアルミの薄膜層を形成してミラー面として構成する。
【００６８】
なお、光配線回路部５の製造工程においては、上述した第１のミラー面３０ａ及び第２のミラー面３０ｂをコア層３０を感光性の上述した材料を用いて形成する場合には、下部クラッド層２９にフォトリソグラフ処理を施してパターニングを行う際に用いるフォトマスクのパターンをグレースケール（ｇｒａｙ ｓｃａｌｅ）を用いることによって形成することが可能である。また、光配線回路部５の製造工程においては、上述した第１のミラー面３０ａ及び第２のミラー面３０ｂを、例えばコア層３０のパターニングをドライエッチング処理で行う場合にいわゆる斜めエッチングすることによって形成することが可能である。光配線回路部５の製造工程においては、上述した工程を経て図１８に示したダミー基板２０上に光配線回路部５を形成した第４中間体３２を製作する。
【００６９】
なお、上述した光配線回路部５の製造工程においては、ダミー基板２０上に単層の光導波路９を形成する工程のみを説明したが、光導波路９を複層に亘って形成するようにしてもよいことは勿論である。光配線回路部５は、詳細を省略するが例えば下層側の光導波路９が、上層側の光導波路９よりも長尺に形成されるとともに、上層の両端部から突出された両端部が４５°ミラー面を介して上面（第１の主面５ａ）側へと延長されて形成される。
【００７０】
上述した光配線回路部５の製造工程の説明では、光導波路９を形成する工程のみを説明したが、光配線回路部５には光学素子８が電気的に接続される接続端子２３も形成される。光配線回路部５は、一般的なビア形成工程によって第１の主面５ａと第２の主面５ｂとを貫通するビアが形成されるとともに、このビアを介して第１の主面５ａと第２の主面５ｂ間を電気的に層間接続された複数個の接続端子２３が形成される。光配線回路部５には、後述する剥離工程を経てダミー基板２０が剥離された第２の主面５ｂ上に光学素子８が実装される。
【００７１】
なお、光配線回路部５には、詳細を省略するが接続端子２３について第１の主面５ａと第２の主面５ｂの表面において端子形成処理が行われる。また、光配線回路部５には、第１の主面５ａと第２の主面５ｂの表面に、必要に応じて接続端子２３を除いて保護層を形成するようにしてもよい。光配線回路部５は、第１の主面５ａ側の端子形成処理や保護層形成がダミー基板２０に保持された状態で行われ、第２の主面５ｂ側の端子形成処理や保護層形成がダミー基板２０から剥離された状態で行われる。さらに、光配線回路部５は、必要に応じて適宜の電気配線パターンを形成するようにしてもよい。光配線回路部５は、この場合に、ダミー基板２０上に精密な電気配線パターンを形成することが可能である。
【００７２】
回路モジュール１の製造工程においては、第４中間体３２が、上述した工程を経て製作されたベース基板部３に微細配線回路部４を実装してなる第３中間体２８の主面上に実装される。第３中間体２８には、図１９に示すように微細配線回路部４の第２の主面４ｂに、光配線回路部５の実装領域に対応して接着剤が塗布されて接着層３３が形成される。なお、接着層３３については、微細配線回路部４と光配線回路部５とを電気的に接続することから、上述した第１の主面４ａ側の接着層１５と同様に接続バンプを露出させるとともに平坦化されて形成する。また、接着層３３については、光配線回路部５の第１の主面５ａ側に接着剤を塗布して形成するようにしてもよい。
【００７３】
回路モジュール１の製造工程においては、ダミー基板２０を反転して図１９矢印で示すように上部クラッド層３１を接着層３３を介して光配線回路部５に接合する。回路モジュール１の製造工程においては、この場合に微細配線回路部４の第１の接続端子１６に光配線回路部５の接続端子２３とを接続するように位置決めした状態で、接着層３３を硬化させる温度条件での加熱が行われる。回路モジュール１の製造工程においては、図２０に示すように微細配線回路部４に対して光配線回路部５がしっかりと接合されて、第３中間体２８上に第４中間体３２が実装される。
【００７４】
回路モジュール１の製造工程においては、図２１に示すように光配線回路部５を微細配線回路部４の第２の主面４ｂ上に残して剥離層２１を介してダミー基板２０を剥離する処理が施される。ダミー基板２０の剥離工程は、上述した微細配線回路部４の製造工程における微細配線回路部４からのダミー基板１２の剥離処理と同様に行われ、剥離層２１の樹脂材に剥離性が生じる温度以上の加熱処理や酸性溶液或いはアルカリ溶液に浸漬する処理が施される。回路モジュール１の製造工程においては、微細配線回路部４に対する光配線回路部５の実装工程が、光配線回路部５をダミー基板２０に保持した状態で行うことから、一般的な実装部品と同様に実装工程の簡易化が図られるとともに精密に位置決めして実装が行われて、図２２に示したモジュール回路基板３４が製作される。
【００７５】
回路モジュール１の製造工程においては、モジュール回路基板３４に対して、電子部品６、半導体チップ７或いは光学素子８が供給され、例えばリフロー半田等によって電気的接続を行って実装することにより図１に示した回路モジュール１が製造される。モジュール回路基板３４には、ベース基板部３の第２の主面３ｂ上に接続端子１１ｂを介して電子部品６が実装される。モジュール回路基板３４には、微細配線回路部４の第２の主面４ｂ上に第２の接続端子１７を介して半導体チップ７が実装されるとともに、第１の接続端子１６に接続端子２３が接続されて光配線回路部５が実装される。モジュール回路基板３４には、光配線回路部５の第２の主面５ｂ上に接続端子２３を介して光学素子８が実装される。
【００７６】
回路モジュール１の製造工程においては、上述したように光配線回路部５をダミー基板２０を用いてその平坦な主面２０ａ上に製作することから、高精度の光導波路９を容易に形成することが可能となる。また、回路モジュール１の製造工程においては、それぞれ別工程によってベース基板部３や微細配線回路部４或いは光配線回路部５を製作して積層するようにしたことから、各部に対する他の工程で用いられる薬品類や温度条件等の影響が回避されて合理的な工程により高精度に製作が行われるようになる。
【００７７】
さらに、回路モジュール１の製造工程においては、微細配線回路部４に対して半導体チップ７が高精度に実装されるとともに、光配線回路部５に対して光学素子８が高精度に実装される。回路モジュール１の製造工程においては、上述したように光配線回路部５を反転して微細配線回路部４に実装することから、光導波路９に光路を変換する反射ミラー面３０を容易に形成することが可能であるとともに、光学素子８に対する受光部９ａと出射部９ｂとのアライメントも容易に行われるようになる。
【００７８】
実施の形態として示した回路モジュール１は、上述したようにベース基板部３に微細配線回路部４を実装し、さらに微細配線回路部４に光配線回路部５を実装して構成したが、本発明はかかる積層構造体に限定されるものでは無い。回路モジュール１の製造工程においては、ベース基板部３に対して微細配線回路部４を実装した後に光配線回路部５を実装するようにしたが、例えば予め微細配線回路部４と光配線回路部５とを接合して一体化した状態で、これらをベース基板部３に実装するようにしてもよい。
【００７９】
図２３に第２の実施の形態として示した回路モジュール４０も、回路モジュール１と同様にそれぞれ別工程によって製作したベース基板部３と、微細配線回路部４と、光配線回路部５との積層構造体からなる光・電気配線混載ハイブリット回路モジュールである。回路モジュール４０は、光配線回路部５を微細配線回路部４に内装した積層構造体の構成に特徴を有している。
【００８０】
回路モジュール４０は、回路モジュール１の積層構造体と比較して、微細配線回路部４と光配線回路部５とがベース基板部３に対して反転した状態で積層された構造となっている。回路モジュール４０は、このために微細配線回路部４や光配線回路部５がその細部的構成やダミー基板１２、２０上で製作する層構成を異にする、各部の基本的な構成を回路モジュール１と同様とすることから、以下の説明において対応する部材や部位に同一符号を付すことによりその説明を省略する。
【００８１】
回路モジュール４０は、光配線回路部５を微細配線回路部４に内装することによって、光導波路９の保護、光学的ノイズからの影響の低減を図るとともに、微細配線回路部４に対する電子部品６や半導体チップ７の実装密度の向上が図られている。回路モジュール４０は、ベース基板部３に接着層１５を介して光配線回路部５を内装した微細配線回路部４が接合されてなる。回路モジュール４０は、ベース基板部３に対して、微細配線回路部４と光配線回路部５との絶縁を保持するために、微細配線回路部４と光配線回路部５との接合体の底面に詳細を後述する絶縁層４１が形成されている。
【００８２】
回路モジュール４０は、微細配線回路部４と光配線回路部５とがそれぞれ回路モジュール１と同様に形成されているが、ベース基板部３に対してそれぞれ反転した状態で組み合わされている。回路モジュール４０は、光配線回路部５の第１の主面５ａ側に光学素子８が実装されるが、この光学素子８が絶縁層４１と略同一面を構成するようにして光配線回路部５を微細配線回路部４に内装している。回路モジュール４０は、微細配線回路部４と光配線回路部５とが、絶縁層４１を実装面としてベース基板部３の第２の主面３ｂ上に実装される。
【００８３】
回路モジュール４０は、詳細を省略するがベース基板部３の第２の主面３ｂに電源供給端子が形成されるとともに微細配線回路部４の第２の主面４ｂ側に情報信号の入出力端子が形成されている。回路モジュール４０は、光学素子８が、電源端子をベース基板部３の電源供給端子と接続されるとともに第１の主面５ａ側において入出力端子を微細配線回路部４の入出力端子と接続される。勿論、回路モジュール４０は、光学素子８が、光学入出力部を光導波路９の受光部９ａと出射部９ｂとに対向されて光配線回路部５の第１の主面５ａに実装される。
【００８４】
回路モジュール４０も、充分な面積を有する電源ラインやグランドが形成されたベース基板部３側から微細配線回路部４の微細電気配線層１４や光配線回路部５の光学素子８に対してレギュレーションの高い電源の供給が行われる。回路モジュール４０は、ベース基板部３が廉価に製作されるとともに別工程によって製作される微細配線回路部４内に高精度の受動素子や配線パターンが形成されることで、全体としてコストの低減が図られる。
【００８５】
回路モジュール４０も、微細配線回路部４の第１の主面４ａ上に高集積化或いは多ピン化等が図られた半導体チップ７を高精度に実装することが可能であるとともに、光配線回路部５を高精度に実装する。回路モジュール４０は、半導体チップ７と光学素子８との電気的な接続間隔を短距離化するとともに光学素子８間を光導波路９を介して接続することから、配線の引き回しが短縮化されて寄生容量の低減を図りまた情報信号を高速、高容量伝送化が図られるようになる。
【００８６】
回路モジュール４０においても、微細配線回路部４と光配線回路部５とが、上述した回路モジュール１の製造工程と同様にベース基板部３と別工程によって製作される。回路モジュール４０の製造工程においては、微細配線回路部４と光配線回路部５とを、それぞれ剥離層１３を形成したダミー基板１２と剥離層２１を形成したダミー基板２０上に形成する工程を回路モジュール１の製造工程と同様とすることから、個々の製造工程の詳細についての説明を省略する。なお、回路モジュール４０の製造工程においては、微細配線回路部４が、ダミー基板１２に対して第１の主面４ａを第１層として多層の微細電気配線層１４が積層形成される。
【００８７】
回路モジュール４０の製造工程においては、図２４に示すようにダミー基板１２の主面１２ａ上に微細配線回路部４を保持した状態の微細配線回路部中間体４２に対して、ダミー基板２０の主面２０ａ上に光配線回路部５を保持した状態の光配線回路部中間体４３を接合する工程を有する。接合工程は、微細配線回路部中間体４２の主面、すなわち微細配線回路部４の第２の主面４ｂ上に、光配線回路部５の実装領域に対応して接着剤が塗布されて接着層４４が形成される。接着層４４については、光配線回路部５側に形成するようにしてもよい。
【００８８】
接合工程は、微細配線回路部４の第２の主面４ｂに対して光配線回路部５の第１の主面５ａを対向させて位置合わせし、図２４矢印で示すように微細配線回路部中間体４２と光配線回路部中間体４３とを重ね合わせる。接合工程は、例えば加熱処理を施すことによって接着剤を硬化させることにより、図２５に示すように微細配線回路部中間体４２と光配線回路部中間体４３とを接着層４４を介して一体化して積層体４５を構成する。
【００８９】
回路モジュール４０の製造工程においては、上述した接合工程を経て一体化された微細配線回路部中間体４２と光配線回路部中間体４３との積層体４５から、光配線回路部中間体４３側のダミー基板２０が剥離される。剥離工程は、上述したように積層体４５に対して剥離層２１の樹脂材に剥離性が生じる温度以上の加熱処理や酸性溶液或いはアルカリ溶液に浸漬する処理を施す。積層体４５は、これによって図２６に示すように光配線回路部５を微細配線回路部４の第２の主面４ｂ上に残して剥離層２１を介してダミー基板２０が剥離される。
【００９０】
回路モジュール４０の製造工程においては、光配線回路部５とダミー基板２０が剥離されることによって図２７に示すようにダミー基板１２上に微細配線回路部４と光配線回路部５が積層された第２積層体４６が構成され、この第２積層体４６に対してベース基板部３との接続や光学素子８を実装するための端子形成工程が施される。端子形成工程は、微細配線回路部４の第２の主面４ｂに形成された配線パターンの所定位置に、例えば銅めっきによるアディティブ法等によって図２８に示すように多数個の接続ポスト４７を形成する。各接続ポスト４７は、それぞれ所定の厚みを以って形成される。
【００９１】
回路モジュール４０の製造工程においては、図２９に示すように光配線回路部５の第２の主面５ｂ上に、光導波路９の受光部９ａと出射部９ｂとにそれぞれ発光部と受光部とをアライメントさせて光学素子８が実装される。回路モジュール４０の製造工程においては、光配線回路部５を微細配線回路部４に実装した構成によって、光学素子８を実装することが可能である。なお、回路モジュール４０の製造工程においては、光学素子８の実装工程と接続ポスト４７の形成工程との順序を逆に行うようにしてもよい。また、光学素子８の実装工程においては、必要に応じて例えば透明な樹脂材等によって光学素子８を封止するようにしてもよい。
【００９２】
回路モジュール４０の製造工程においては、図３０に示すように微細配線回路部４の第２の主面４ｂと光配線回路部５の第２の主面５ｂとの全体を被覆するようにして絶縁樹脂材によって絶縁層４１が形成される。絶縁層４１は、微細配線回路部４と光配線回路部５とを、ベース基板部３との絶縁を保持するとともに機械的保護を図る。回路モジュール４０の製造工程においては、絶縁層４１に対して、例えば化学−機械研磨処理が施される。研磨工程は、図３１に示すように絶縁層４１とともに光学素子８を機能を損なわない程度まで研磨することによって全体の薄型化を図るようにする。研磨工程は、絶縁層４１に対して、光学素子８とともに接続ポスト４７を同一面を構成するようにして露出させる。
【００９３】
回路モジュール４０の製造工程においては、図３２に示すように絶縁層４１に露出された光学素子８や接続ポスト４７に対してベース基板部３との電気的接続を行うための接続バンプ４８が形成される。接続バンプ４８の形成工程は、例えばセミアディティブ法による銅電解めっきにより所定の厚みを有する銅ポストからなる接続バンプ４８を形成する。なお、接続バンプ４８は、光学素子８や接続ポスト４７に半田バンプを接合して構成するようにしてもよい。
【００９４】
回路モジュール４０の製造工程においては、接続バンプ４８を被覆するようにして第２積層体４６の主面上に接着層１５が形成される。接着層１５は、上述したように加熱温度条件によって半硬化状態を呈する特性を有する熱硬化型の樹脂接着剤が塗布されて形成される。接着層１５には、接続バンプ４８を表面に露出させるまで研磨処理が施される。回路モジュール４０の製造工程においては、接着層１５の表面に露出された接続バンプ４８にそれぞれ半田バンプ４９が接合されて、図３３に示すように微細配線回路部４内に光配線回路部５を内装した第３積層体５０が製作される。なお、半田バンプ４９は、接続バンプ４８に半田バンプを用いた場合には不要である。
【００９５】
回路モジュール４０の製造工程においては、上述した工程を経て製作された第３積層体５０がベース基板部３の第２の主面３ｂ上に実装される。第３積層体５０は、図３４に示すようにベース基板部３に対して接着層１５を実装面とするように反転されて第２の主面３ｂに位置決めされて組み合わされる。回路モジュール４０の製造工程においては、第３積層体５０を組み合わせたベース基板部３に接着層１５を硬化させる温度条件で加熱処理が行われる。回路モジュール４０の製造工程においては、リフロー半田処理を施すことによって、半田バンプ４９が溶融して図３５に示すようにベース基板部３に対して第３積層体５０がしっかりと接合固定された第４積層体５１を製作する。
【００９６】
回路モジュール４０の製造工程においては、第４積層体５１に所定の冷却を行った後に、図３６に示すように微細配線回路部４と光配線回路部５との積層体をベース基板部３に残して剥離層１３を介してダミー基板１２を剥離する処理が施される。この剥離工程も、例えば剥離層１３の樹脂材に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによってダミー基板１２の剥離が行われて図３７に示すように光配線回路部５を内装した微細配線回路部４をベース基板部３上に実装してなるモジュール回路基板５２が製作される。
【００９７】
回路モジュール４０の製造工程においては、モジュール回路基板５２に対して電子部品６、半導体チップ７或いは光学素子８が供給され、例えばリフロー半田等によって電気的接続を行って実装することにより図２３に示した回路モジュール４０が製造される。回路モジュール４０の製造工程においては、上述したように光配線回路部５をダミー基板２０を用いてその平坦な主面２０ａ上に製作することから、高精度の光導波路９を容易に形成することが可能となる。また、回路モジュール４０の製造工程においては、それぞれ別工程によって製作したベース基板部３や微細配線回路部４或いは光配線回路部５を積層してモジュール回路基板５２を製作するようにしたことから、各部に対する他の工程で用いられる薬品類や温度条件等の影響が回避されて合理的な工程により高精度に製作が行われるようになる。
【００９８】
さらに、回路モジュール４０の製造工程においては、微細配線回路部４に対して半導体チップ７が高精度に実装されるとともに、光配線回路部５に対して光学素子８が高精度に実装される。回路モジュール４０の製造工程においては、上述したように光配線回路部５と微細配線回路部４とを重ね合わせて一体化した後にベース基板部３に実装することから、光学素子８に対する受光部９ａと出射部９ｂとのアライメントも容易に行われかつ光学素子８とベース基板部３との精密な電気的接続も行われる。回路モジュール４０の製造工程においては、光配線回路部５を微細配線回路部４に内装したモジュール回路基板５２を製作することにより、光導波路９の保護、光学的ノイズからの影響の低減が図られるとともに微細配線回路部４に対する電子部品６や半導体チップ７の実装密度の向上が図られた高精度のモジュール回路基板５２が製作される。
【００９９】
なお、上述した回路モジュール４０の製造工程においては、ベース基板部３に対して電気的接続を行って微細配線回路部４を実装するために、接続ポスト４７や接続バンプ４８の形成工程や半田バンプ４９の接合工程等を施したが、かかる接続構造に限定されるものでは無いことは勿論である。回路モジュール４０の製造工程においては、従来一般的に行われている表面実装構造を介してベース基板部３に微細配線回路部４を実装するようにしてもよい。
【０１００】
上述した回路モジュール１、４０においては、光配線回路部５が微細配線回路部４よりも小型に形成され、この光配線回路部５を微細配線回路部４の主面上に実装或いは内装して構成したが、かかる構成に限定されるものでは無い。回路モジュールは、例えば光配線回路部５を、微細配線回路部４よりも大型に形成するとともに光導波路９とともに適宜の電気配線パターンや接続端子を形成して、微細配線回路部４を実装するようにしてもよい。かかる光配線回路部５には、接続端子を介して電子部品６や半導体チップ７が実装される。
【０１０１】
【発明の効果】
以上詳細に説明したように本発明によれば、プリント配線プロセスによって比較的廉価に形成されるベース基板部と、半導体プロセスによって高精度化、微細化が図られた微細電気配線層が形成される微細配線回路部と、光導波路により情報信号等の高速化、大容量化が図られる光配線回路部とを積層して構成したことにより、小型化及び電気配線の短縮化が図られるとともに半導体チップや表面実装部品等の実装スペースが充分に確保され、情報信号等の高速化、大容量化を可能とするとともに多機能化或いは特性向上が図られるようになる。本発明によれば、ベース基板部にマザー基板等に実装されて充分な面積を有する電源部やグランド配線が形成され、微細配線回路部が光学素子や多ピン化された半導体チップ或いは電子部品を電気的に精密に接続して実装することを可能としかつ内部に高特性の受動素子等を成膜形成することも可能する。本発明によれば、光配線回路部に高精度の光導波路を形成するとともにこの光導波路と光学素子とを高精度にカップリングすることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す光・電気配線混載ハイブリット回路モジュールの要部縦断面図である。
【図２】ベース基板部の縦断面図である。
【図３】微細配線回路部の縦断面図である。
【図４】光配線回路部の縦断面図である。
【図５】微細配線回路部の製作工程の説明図であり、製作工程に用いる剥離層を有するダミー基板の縦断面図である。
【図６】ダミー基板上に微細配線回路部を形成した状態の縦断面図である。
【図７】微細配線回路部に接続バンプを形成した状態の縦断面図である。
【図８】接着層を形成した状態の縦断面図である。
【図９】接着層に研磨処理を施した状態の縦断面図である。
【図１０】半田バンプを接合した状態の縦断面図である。
【図１１】ダミー基板上に微細配線回路部を形成した中間体をベース基板部に実装する工程を説明する縦断面図である。
【図１２】中間体をベース基板部に実装した第２中間体の縦断面図である。
【図１３】ダミー基板を微細配線回路部から剥離する工程を説明する縦断面図である。
【図１４】ベース基板部に微細配線回路部を実装した第３中間体の縦断面図である。
【図１５】光配線回路部の製作工程の説明図であり、製作工程に用いる剥離層を有するダミー基板の縦断面図である。
【図１６】下部クラッド層を形成した状態の縦断面図である。
【図１７】コア層を形成した状態の縦断面図である。
【図１８】上部クラッド層を形成した状態の縦断面図である。
【図１９】ダミー基板上に光配線回路部を形成した第４中間体を第３中間体に実装する工程を説明する縦断面図である。
【図２０】第４中間体を実装した第３中間体の縦断面図である。
【図２１】ダミー基板を第４中間体から剥離する工程を説明する縦断面図である。
【図２２】モジュール回路基板の縦断面図である。
【図２３】本発明の第２の実施の形態として示す光・電気配線混載ハイブリット回路モジュールの要部縦断面図である。
【図２４】ダミー基板上に微細配線回路部を形成した微細配線回路部中間体とダミー基板上に光配線回路部を形成した光配線回路部中間体との接合工程を説明する縦断面図である。
【図２５】微細配線回路部中間体と光配線回路部中間体とを接合した積層体の縦断面図である。
【図２６】積層体の光配線回路部中間体からダミー基板を剥離する工程を説明する縦断面図である。
【図２７】第２積層体の縦断面図である。
【図２８】接続ポストの形成工程を説明する縦断面図である。
【図２９】光学素子の実装工程を説明する縦断面図である。
【図３０】絶縁層の形成工程を説明する縦断面図である。
【図３１】絶縁層の研磨工程を説明する縦断面図である。
【図３２】接続バンプの形成工程を説明する縦断面図である。
【図３３】接着層の形成工程を説明する縦断面図である。
【図３４】第３積層体のベース基板部への実装工程を説明する縦断面図である。
【図３５】第４積層体の縦断面図である。
【図３６】第４積層体からダミー基板を剥離する工程を説明する縦断面図である。
【図３７】モジュール回路基板の縦断面図である。
【符号の説明】
１ 回路モジュール、２ 実装ボード、３ ベース基板部、４ 微細配線回路部、５ 光配線回路部、６ 電子部品、７ 半導体チップ、８ 光学素子、９ 光導波路、１０ 絶縁基板、１１ 配線層、１２ ダミー基板、１３ 剥離層、１４ 微細電気配線層、１５ 接着層、１６ 第１の接続端子、１７ 第２の接続端子、１８ 接続端子、１９ ビア、２０ ダミー基板、２１ 剥離層、２２クラッド層、２３ 接続端子、２４ 接続バンプ、２５ 半田バンプ、２６ 第１中間体、２７ 第２中間体、２８ 第３中間体、２９ 下部クラッド層、３０ コア層、３１ 上部クラッド層、３２ 第４中間体、３３ 接着層、３４ モジュール回路基板、４０ 回路モジュール、４１ 絶縁層、４２ 微細配線回路部中間体、４３ 光配線回路部中間体、４４ 接着層、４５ 第１積層体、４６ 第２積層体、４７ 接続ポスト、４８ 接続バンプ、４９ 半田バンプ、５０ 第３積層体、５１ 第４積層体、５２ モジュール回路基板
Claims (29)
- プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部と、
半導体プロセスによって絶縁樹脂層に上記ベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部と、
両端部に光信号の入力部と出力部とが形成された光導波路と、上記入力部に出射部が対向された発光素子と上記出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部とを備え、
上記ベース基板部上に上記微細配線回路部と上記光配線回路部とを実装して光信号と電気信号とを伝送することを特徴とする光・電気配線混載ハイブリット回路基板。 - 上記ベース基板部が、セラミック材やセラミック材と有機材との混合物或いは有機材を基材とする上記絶縁基板を備えることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。
- 上記ベース基板部が、上記絶縁基板をコア基板として、少なくとも一方の主面上に絶縁層を介して配線パターン層を積層形成してなるビルドアップ配線基板であることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。
- 上記ベース基板部の第２の主面上に、半導体チップや電子部品を電気的に接続して表面実装する接続端子が形成されていることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。
- 上記ベース基板部の第１の主面上に、上記配線層とビアを介して接続された接続端子が形成され、上記第１の主面を実装面として実装ボードに実装されることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。
- 上記光配線回路部の上記光導波路が、導光性樹脂材やこの導光性樹脂材にフッ素を添加した素材、或いはこれらの混合物からなる高分子材料によって形成された光導波路であることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。
- 上記ベース基板部の第１の主面上に、上記第１の主面を実装面として上記微細配線回路部が実装されるとともに、
上記微細配線回路部の第２の主面上に、第１の主面を実装面として上記光配線回路部が実装されることにより、上記光学素子が上記微細配線回路部を介して上記ベース基板部から電源を供給されることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。 - 上記光配線回路部の第２の主面に、半導体チップや電子部品を電気的に接続して表面実装するとともに上記微細配線回路部とビアを介して接続された接続端子が形成されていることを特徴とする請求項７に記載の光・電気配線混載ハイブリット回路基板。
- 上記ベース基板部の第２の主面上に、第１の主面を実装面として上記光配線回路部が実装されるとともに、
上記光配線回路部の第２の主面上に、第１の主面を実装面として上記微細配線回路部が実装されたことを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。 - 上記微細配線回路部の第２の主面に、半導体チップや電子部品を電気的に接続して表面実装することを特徴とする請求項９に記載の光・電気配線混載ハイブリット回路基板。
- 上記微細配線回路部の第１の主面に、絶縁層によって被覆して上記光配線回路部が実装され、
上記絶縁層を実装面として上記微細配線回路部が上記ベース基板部の第１の主面上に実装されることにより、上記光配線回路部が内装されることを特徴とする請求項１に記載の光・電気配線混載ハイブリット回路基板。 - プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部を製作するベース基板部製作工程と、
半導体プロセスによって絶縁樹脂層に上記ベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部を製作する微細配線回路部製作工程と、
両端部に光信号の入力部と出力部とが形成された光導波路と、上記入力部に出射部が対向された発光素子と上記出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部を製作する光配線回路部製作工程と、
上記ベース基板部上に、上記微細配線回路部と上記光配線回路部とを実装する実装工程とを有し、
光信号と電気信号との伝送路を備えるハイブリット回路基板を製造することを特徴とする光・電気配線混載ハイブリット回路基板の製造方法。 - 上記ベース基板部の第２の主面上に、第１の主面を実装面として上記微細配線回路部を実装する微細配線回路部実装工程と、
上記微細配線回路部の第２の主面上に、第１の主面を実装面として上記光配線回路部を実装する光配線回路部実装工程とを経て、
上記ベース基板部上に、上記微細配線回路部と上記光配線回路部とを積層形成することを特徴とする請求項１２に記載の光・電気配線混載ハイブリット回路基板の製造方法。 - 上記ベース基板部の第２の主面上に、第１の主面を実装面として上記光配線回路部を実装する光配線回路部実装工程と、
上記光配線回路部の第２の主面上に、第１の主面を実装面として上記微細配線回路部を実装する微細配線回路部実装工程とを経て、
上記ベース基板部上に、上記光配線回路部と上記微細配線回路部とを積層形成することを特徴とする請求項１２に記載の光・電気配線混載ハイブリット回路基板の製造方法。 - 上記微細配線回路部が、平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、
上記ダミー基板の剥離層上に絶縁樹脂層を形成する工程と、
上記絶縁樹脂層上に半導体プロセスによって上記ベース回路部の配線層よりも微細化された１層或いは多層の微細電気配線層からなる上記微細配線回路部を形成する工程と、
上記微細配線回路部を上記剥離層を介して上記ダミー基板から剥離する工程と
を経て製作されることを特徴とする請求項１２に記載の光・電気配線混載ハイブリット回路基板の製造方法。 - 上記微細配線回路部が、上記ダミー基板上に、上記ベース基板部の第２の主面上への実装面を構成する第１の主面を上層となるようにして製作されることを特徴とする請求項１５に記載の光・電気配線混載ハイブリット回路基板の製造方法。
- 上記ダミー基板からの剥離工程が、上記微細配線回路部を上記ベース基板部又は上記光配線回路部の第２の主面上に実装した後に行われることを特徴とする請求項１５に記載の光・電気配線混載ハイブリット回路基板の製造方法。
- 上記光配線回路部が、平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、
上記剥離層上にクラッド材によってコア材を封装ししてなる上記光導波路を形成する工程と、
上記剥離層を介して上記ダミー基板から剥離する工程と
とを経て製作されることを特徴とする請求項１２に記載の光・電気配線混載ハイブリット回路基板の製造方法。 - 平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記ダミー基板の剥離層上に絶縁樹脂層を形成する工程と、上記絶縁樹脂層上に半導体プロセスによって上記ベース回路部の配線層よりも微細化された１層或いは多層の微細電気配線層からなる上記微細配線回路部を形成する工程とを経て上記微細配線回路部を製作する工程と、
平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記剥離層上に上記光導波路を形成する工程を経て上記光配線回路部を製作する工程と、
上記微細配線回路部と上記光配線回路部とを、それぞれ上記ダミー基板に保持した状態で、それぞれの最上層を接合面として接合して一体化する工程と、
上記微細配線回路部と上記光配線回路部のいずれか一方から、上記剥離層を介して上記ダミー基板を剥離する工程と、
上記ダミー基板が剥離された上記微細配線回路部と上記光配線回路部のいずれか一方の剥離面を実装面として上記ベース基板部の第２の主面上に実装する工程と、
上記ダミー基板に保持された状態の上記微細配線回路部と上記光配線回路部のいずれか一方から、上記剥離層を介して上記ダミー基板を剥離する工程と
を有することを特徴とする請求項１２に記載の光・電気配線混載ハイブリット回路基板の製造方法。 - 平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記ダミー基板の剥離層上に絶縁樹脂層を形成する工程と、上記絶縁樹脂層上に半導体プロセスによって上記ベース回路部の配線層よりも微細化された１層或いは多層の微細電気配線層からなる上記微細配線回路部を形成する工程とを経て上記微細配線回路部を製作する工程と、
平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記剥離層上に上記光導波路を形成する工程を経て上記光配線回路部を製作する工程と、
上記微細配線回路部と上記光配線回路部とを、それぞれ上記ダミー基板に保持した状態で、それぞれの最上層を接合面として接合して一体化する工程と、
上記光配線回路部側の上記ダミー基板を上記剥離層を介して剥離するとともにその剥離面上に光学素子を実装する工程と、
上記微細配線回路部の露出された上層に上記ベース基板部と電気的接続が行われる接続端子を構成する接続パッドを形成する工程と、
露出された上記光配線回路部と上記接続パッドとを被覆するようにして、上記微細配線回路部の露出された上層に絶縁層を形成する工程と、
上記光学素子と上記接続パッドとを露出させるように上記絶縁層を研磨する工程と、
上記絶縁層を実装面として上記接続端子と上記光学素子とを上記配線層に接続して上記ベース基板部の第２の主面上に実装する工程と、
上記微細配線回路部側の上記ダミー基板を上記剥離層を介して剥離する工程とを有し、
上記光配線回路部が、上記微細配線回路部と上記ベース基板部との間に内装されることを特徴とする請求項１２に記載の光・電気配線混載ハイブリット回路基板の製造方法。 - プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部と、
半導体プロセスによって絶縁樹脂層に上記ベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部と、
両端部に光信号の入力部と出力部とが形成された光導波路と、上記入力部に出射部が対向された発光素子と上記出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部と、
上記ベース基板部、上記微細配線回路部或いは上記光配線回路部に表面実装されて上記配線層、上記微細電気配線層或いは上記光学素子と電気的に接続された半導体チップや電子部品とを備え、
上記ベース基板部上に上記微細配線回路部と上記光配線回路部とが実装されて光信号と電気信号との伝送が行われることを特徴とする光・電気配線混載ハイブリット回路モジュール。 - 上記微細配線回路部に、上記光配線回路部が実装されるとともに上記微細電気配線層と電気的に接続されて少なくとも一対の上記半導体チップが実装され、
上記半導体チップ間の情報信号の伝送が、上記光配線回路部の上記光学素子と上記光導波路とを介して光学伝送により行われることを特徴とする請求項２１に記載の光・電気配線混載ハイブリット回路モジュール。 - 上記光配線回路部が、上記微細配線回路部と上記ベース基板部との間に配置されて内装されることを特徴とする請求項２１に記載の光・電気配線混載ハイブリット回路モジュール。
- 上記ベース基板部の第１の主面に、ビアを介して上記配線層と接続された接続端子が形成され、上記第１の主面を実装面として実装ボードに実装されることを特徴とする請求項２１に記載の光・電気配線混載ハイブリット回路モジュール。
- プリント配線プロセスによって絶縁基板上に配線層を形成したベース基板部を製作するベース基板部製作工程と、
半導体プロセスによって絶縁樹脂層に上記ベース基板部の配線層よりも微細化された微細電気配線層が形成された微細配線回路部を製作する微細配線回路部製作工程と、
両端部に光信号の入力部と出力部とが形成された光導波路と、上記入力部に出射部が対向された発光素子と上記出力部に受光部が対向された受光素子とからなり光信号の授受を行う光学素子とが設けられた光配線回路部を製作する光配線回路部製作工程と、
上記ベース基板部上に、上記微細配線回路部と上記光配線回路部とを実装する実装工程と、
上記ベース基板部、上記微細配線回路部或いは上記光配線回路部に半導体チップや電子部品を表面実装する工程とを有し、
上記ベース基板部の配線層と上記微細配線回路部の微細電気配線層とが電気的に接続されるとともに、上記微細電気配線層に実装された少なくとも一対の上記半導体チップ間の情報信号の伝送が上記光学素子と上記光導波路とを介して光学的に行われる光信号と電気信号との伝送路を備えることを特徴とする光・電気配線混載ハイブリット回路モジュールの製造方法。 - 上記微細配線回路部が、平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、
上記ダミー基板の剥離層上に絶縁樹脂層を形成する工程と、
上記絶縁樹脂層上に半導体プロセスによって上記ベース回路部の配線層よりも微細化された１層或いは多層の微細電気配線層からなる上記微細配線回路部を形成する工程と、
上記微細配線回路部を上記剥離層を介して上記ダミー基板から剥離する工程と
を経て製作されることを特徴とする請求項２５に記載の光・電気配線混載ハイブリット回路モジュールの製造方法。 - 上記光配線回路部が、平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、
上記剥離層上にクラッド材によってコア材を封装ししてなる上記光導波路を形成する工程と、
上記剥離層を介して上記ダミー基板から剥離する工程と
とを経て製作されることを特徴とする請求項２５に記載の光・電気配線混載ハイブリット回路モジュールの製造方法。 - 平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記ダミー基板の剥離層上に絶縁樹脂層を形成する工程と、上記絶縁樹脂層上に半導体プロセスによって上記ベース回路部の配線層よりも微細化された１層或いは多層の微細電気配線層からなる上記微細配線回路部を形成する工程とを経て上記微細配線回路部を製作する工程と、
平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記剥離層上に上記光導波路を形成する工程を経て上記光配線回路部を製作する工程と、
上記微細配線回路部と上記光配線回路部とを、それぞれ上記ダミー基板に保持した状態で、それぞれの最上層を接合面として接合して一体化する工程と、
上記微細配線回路部と上記光配線回路部のいずれか一方から、上記剥離層を介して上記ダミー基板を剥離する工程と、
上記ダミー基板が剥離された上記微細配線回路部と上記光配線回路部のいずれか一方の剥離面を実装面として上記ベース基板部の第２の主面上に実装する工程と、
上記ダミー基板に保持された状態の上記微細配線回路部と上記光配線回路部のいずれか一方から、上記剥離層を介して上記ダミー基板を剥離する工程と、
上記ダミー基板を剥離された上記微細配線回路部に半導体チップを表面実装する工程と
を有することを特徴とする請求項２５に記載の光・電気配線混載ハイブリット回路モジュールの製造方法。 - 平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記ダミー基板の剥離層上に絶縁樹脂層を形成する工程と、上記絶縁樹脂層上に半導体プロセスによって上記ベース回路部の配線層よりも微細化された１層或いは多層の微細電気配線層からなる上記微細配線回路部を形成する工程とを経て上記微細配線回路部を製作する工程と、
平坦化された主面上に剥離層を形成したシリコン基板やガラス基板からなるダミー基板が用いられ、上記剥離層上に上記光導波路を形成する工程を経て上記光配線回路部を製作する工程と、
上記微細配線回路部と上記光配線回路部とを、それぞれ上記ダミー基板に保持した状態で、それぞれの最上層を接合面として接合して一体化する工程と、
上記光配線回路部側の上記ダミー基板を上記剥離層を介して剥離するとともにその剥離面上に光学素子を実装する工程と、
上記微細配線回路部の露出された上層に上記ベース基板部と電気的接続が行われる接続端子を構成する接続パッドを形成する工程と、
露出された上記光配線回路部と上記接続パッドとを被覆するようにして、上記微細配線回路部の露出された上層に絶縁層を形成する工程と、
上記光学素子と上記接続パッドとを露出させるように上記絶縁層を研磨する工程と、
上記絶縁層を実装面として上記接続端子と上記光学素子とを上記配線層に接続して上記ベース基板部の第２の主面上に実装する工程と、
上記微細配線回路部側の上記ダミー基板を上記剥離層を介して剥離するとともに、この剥離面上に上記半導体チップを実装する工程とを有し、
上記光配線回路部が、上記微細配線回路部と上記ベース基板部との間に内装されることを特徴とする請求項２５に記載の光・電気配線混載ハイブリット回路モジュールの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309977A JP4023285B2 (ja) | 2002-10-24 | 2002-10-24 | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 |
| US10/691,085 US7266262B2 (en) | 2002-10-24 | 2003-10-22 | Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof |
| KR1020030074301A KR20040036626A (ko) | 2002-10-24 | 2003-10-23 | 광·전기 배선 혼재 하이브리드 회로 기판과 광·전기배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들 |
| US11/322,710 US7167608B2 (en) | 2002-10-24 | 2005-12-30 | Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical interconnects and manufacturing methods thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309977A JP4023285B2 (ja) | 2002-10-24 | 2002-10-24 | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146602A true JP2004146602A (ja) | 2004-05-20 |
| JP4023285B2 JP4023285B2 (ja) | 2007-12-19 |
Family
ID=32455635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309977A Expired - Fee Related JP4023285B2 (ja) | 2002-10-24 | 2002-10-24 | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7266262B2 (ja) |
| JP (1) | JP4023285B2 (ja) |
| KR (1) | KR20040036626A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140233A (ja) * | 2004-11-10 | 2006-06-01 | Ibiden Co Ltd | 光電気配線板、および、光通信用デバイス |
| JP2006201500A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 半導体集積回路およびそれを用いた電子機器 |
| JP2006339293A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 回路モジュール |
| JP2007012961A (ja) * | 2005-07-01 | 2007-01-18 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2007220792A (ja) * | 2006-02-15 | 2007-08-30 | Sony Corp | ハイブリットモジュールの製造方法 |
| WO2008053645A1 (fr) * | 2006-10-31 | 2008-05-08 | Hitachi Cable, Ltd. | Composant de câblage composite photoélectrique et appareil électronique l'employant |
| JP2009128567A (ja) * | 2007-11-22 | 2009-06-11 | Toppan Printing Co Ltd | 光基板及びその製造方法 |
| WO2009119877A1 (ja) * | 2008-03-28 | 2009-10-01 | 日立化成工業株式会社 | 配線板の製造方法、光電気複合部材の製造方法及び光電気複合基板の製造方法 |
| JP2010224030A (ja) * | 2009-03-19 | 2010-10-07 | Hitachi Chem Co Ltd | 光電気複合部材の製造方法 |
| WO2011125939A1 (ja) * | 2010-04-06 | 2011-10-13 | 住友ベークライト株式会社 | 光導波路構造体および電子機器 |
| JP2011221142A (ja) * | 2010-04-06 | 2011-11-04 | Sumitomo Bakelite Co Ltd | 光導波路構造体および電子機器 |
| JP2011221232A (ja) * | 2010-04-08 | 2011-11-04 | Sumitomo Bakelite Co Ltd | 光導波路構造体および電子機器 |
| CN102736171A (zh) * | 2011-03-29 | 2012-10-17 | 日东电工株式会社 | 光电混载基板及其制造方法 |
| JP2013546156A (ja) * | 2010-07-13 | 2013-12-26 | ポスコ | フレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板 |
| KR101435092B1 (ko) * | 2007-05-14 | 2014-08-27 | 신꼬오덴기 고교 가부시키가이샤 | 광전기 혼재 기판 |
| WO2015033705A1 (ja) * | 2013-09-06 | 2015-03-12 | 株式会社村田製作所 | 多層基板および多層基板の製造方法 |
| JP2015076477A (ja) * | 2013-10-08 | 2015-04-20 | 富士通株式会社 | 電子装置の製造方法及び回路基板 |
| JP2015165533A (ja) * | 2014-03-03 | 2015-09-17 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
| JP2015177173A (ja) * | 2014-03-18 | 2015-10-05 | 富士通株式会社 | 電子部品の製造方法、電子部品および支持具 |
| JP2016076697A (ja) * | 2014-10-02 | 2016-05-12 | 日立金属株式会社 | 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ |
| WO2018047861A1 (ja) * | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| US10483195B2 (en) | 2016-06-21 | 2019-11-19 | Fujitsu Limited | Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board |
| KR20210028072A (ko) * | 2019-08-29 | 2021-03-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고속 데이터 송신을 위한 반도체 패키지 및 그 제조 방법 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040064050A1 (en) * | 2002-09-20 | 2004-04-01 | Jun Liu | System and method for screening tissue |
| US7649252B2 (en) * | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| CN1645172A (zh) * | 2004-01-22 | 2005-07-27 | 松下电器产业株式会社 | 光传送路基板、光传送路内置基板、及它们的制造方法 |
| JP4435610B2 (ja) * | 2004-03-23 | 2010-03-24 | パナソニック株式会社 | ダミー基板 |
| KR100748180B1 (ko) * | 2004-08-19 | 2007-08-10 | 인하대학교 산학협력단 | 광ｐｃｂ |
| US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
| KR100660604B1 (ko) * | 2005-04-21 | 2006-12-22 | (주)웨이브닉스이에스피 | 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법 |
| JP4556789B2 (ja) * | 2005-07-07 | 2010-10-06 | ソニー株式会社 | 再生装置、再生方法および再生プログラム |
| KR100714625B1 (ko) * | 2005-10-18 | 2007-05-07 | 삼성전기주식회사 | 박막 캐패시터 내장형 인쇄회로기판의 제조방법 |
| US7842990B2 (en) * | 2006-02-17 | 2010-11-30 | Hynix Semiconductor Inc. | Nonvolatile ferroelectric memory device including trench capacitor |
| KR100709436B1 (ko) * | 2006-02-17 | 2007-04-18 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 장치 및 그 형성 방법 |
| WO2008036726A2 (en) | 2006-09-19 | 2008-03-27 | Ibiden Co., Ltd. | Optical interconnect device and method for manufacturing the same |
| JP2008091639A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
| KR100849302B1 (ko) * | 2007-01-03 | 2008-07-29 | 삼성전자주식회사 | 메인 보드와 그를 이용한 광전 복합 회로 |
| JP4934070B2 (ja) * | 2008-01-24 | 2012-05-16 | 日東電工株式会社 | 光電気混載基板の製造方法 |
| FR2927441B1 (fr) * | 2008-02-13 | 2011-06-17 | Yannick Grasset | Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif |
| KR100952478B1 (ko) * | 2008-02-19 | 2010-04-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2009258341A (ja) * | 2008-04-16 | 2009-11-05 | Japan Aviation Electronics Industry Ltd | 光モジュール、光電変換器 |
| JP4796615B2 (ja) * | 2008-11-26 | 2011-10-19 | 日東電工株式会社 | 光電気混載基板およびその製造方法 |
| JP2010287876A (ja) * | 2009-05-15 | 2010-12-24 | Sanyo Electric Co Ltd | 配線構造および光ディスク装置 |
| JP5644096B2 (ja) * | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
| US9425902B2 (en) | 2010-01-11 | 2016-08-23 | Hewlett Packard Enterprise Development Lp | System including driver circuit for electrical signaling and optical signaling |
| US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
| US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
| CN102148222B (zh) * | 2010-12-18 | 2012-07-18 | 日月光半导体制造股份有限公司 | 具邻近通信信号输入端的半导体结构及半导体封装结构 |
| CN102116914B (zh) * | 2011-03-04 | 2012-12-19 | 中国电子科技集团公司第八研究所 | 小型化双路光模块 |
| US8803269B2 (en) | 2011-05-05 | 2014-08-12 | Cisco Technology, Inc. | Wafer scale packaging platform for transceivers |
| US8539666B2 (en) | 2011-11-10 | 2013-09-24 | Harris Corporation | Method for making an electrical inductor and related inductor devices |
| US9423560B2 (en) * | 2011-12-15 | 2016-08-23 | Alcatel Lucent | Electronic/photonic integrated circuit architecture and method of manufacture thereof |
| JP2013131509A (ja) * | 2011-12-20 | 2013-07-04 | Ricoh Co Ltd | 光学ユニットの製造方法、光学ユニット、光走査装置及び画像形成装置 |
| US8682114B2 (en) * | 2012-06-29 | 2014-03-25 | Infinera Corporation | Coherent detection for an integrated circuit having a multiplexer or a demultiplexer with a shared propagation region |
| US9237648B2 (en) | 2013-02-25 | 2016-01-12 | Invensas Corporation | Carrier-less silicon interposer |
| US9297971B2 (en) * | 2013-04-26 | 2016-03-29 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
| US9159670B2 (en) | 2013-08-29 | 2015-10-13 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
| US8772951B1 (en) * | 2013-08-29 | 2014-07-08 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
| US10345571B2 (en) | 2014-01-30 | 2019-07-09 | Karl Storz Endovision, Inc. | Intelligent light source |
| CN105092898B (zh) * | 2014-05-04 | 2018-03-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体检测结构及形成方法、检测方法 |
| US9437536B1 (en) | 2015-05-08 | 2016-09-06 | Invensas Corporation | Reversed build-up substrate for 2.5D |
| US10211160B2 (en) | 2015-09-08 | 2019-02-19 | Invensas Corporation | Microelectronic assembly with redistribution structure formed on carrier |
| JP6699969B2 (ja) * | 2016-06-17 | 2020-05-27 | 日本特殊陶業株式会社 | 電子部品検査用の多層配線基板 |
| US10439720B2 (en) | 2017-05-19 | 2019-10-08 | Adolite Inc. | FPC-based optical interconnect module on glass interposer |
| US10163825B1 (en) * | 2017-10-26 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| US11114308B2 (en) * | 2018-09-25 | 2021-09-07 | International Business Machines Corporation | Controlling of height of high-density interconnection structure on substrate |
| US10656351B1 (en) * | 2018-10-30 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Package structure for optical fiber and method for forming the same |
| DE102020108029B4 (de) * | 2019-08-29 | 2023-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiter-package für hochgeschwindigkeitsdatenübertragung und herstellungsverfahren dafür |
| CN113009625B (zh) * | 2021-03-09 | 2022-06-10 | 中国电子科技集团公司第五十四研究所 | 一种集成光波导的多层lcp光传输模块的制造方法 |
| US20240112972A1 (en) * | 2022-09-30 | 2024-04-04 | Intel Corporation | Microelectronics packages with photo-integrated glass interposer |
| CN115542478B (zh) * | 2022-11-25 | 2023-04-07 | 之江实验室 | 一种基于光电芯片双面工艺的三维封装结构及封装方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310833A (ja) | 1993-04-27 | 1994-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 電気・光配線板の製造方法 |
| JPH07202427A (ja) | 1993-12-29 | 1995-08-04 | Nec Corp | 有機樹脂多層配線層の製造方法 |
| JP2000199827A (ja) | 1998-10-27 | 2000-07-18 | Sony Corp | 光導波装置およびその製造方法 |
| JP3860380B2 (ja) | 1999-04-06 | 2006-12-20 | 富士通株式会社 | 配線基板及びこれを使用したチップモジュール |
| JP3491677B2 (ja) | 1999-06-24 | 2004-01-26 | 日本電気株式会社 | 光電気混載基板およびその製造方法 |
| JP2002006161A (ja) | 2000-06-19 | 2002-01-09 | Sony Corp | 光配線基板および光配線モジュール並びにそれらの製造方法 |
| JP4701506B2 (ja) | 2000-09-14 | 2011-06-15 | ソニー株式会社 | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 |
| JP3771169B2 (ja) | 2000-12-06 | 2006-04-26 | イビデン株式会社 | 光通信用デバイス |
| JP4590722B2 (ja) | 2000-12-06 | 2010-12-01 | 凸版印刷株式会社 | 光部品搭載用基板製造方法 |
| EP1286194A3 (en) * | 2001-08-21 | 2004-05-19 | Canon Kabushiki Kaisha | Optical waveguide apparatus |
-
2002
- 2002-10-24 JP JP2002309977A patent/JP4023285B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-22 US US10/691,085 patent/US7266262B2/en not_active Expired - Lifetime
- 2003-10-23 KR KR1020030074301A patent/KR20040036626A/ko not_active Application Discontinuation
-
2005
- 2005-12-30 US US11/322,710 patent/US7167608B2/en not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498102B2 (ja) * | 2004-11-10 | 2010-07-07 | イビデン株式会社 | 光電気配線板、および、光通信用デバイス |
| JP2006140233A (ja) * | 2004-11-10 | 2006-06-01 | Ibiden Co Ltd | 光電気配線板、および、光通信用デバイス |
| JP2006201500A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 半導体集積回路およびそれを用いた電子機器 |
| JP2006339293A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 回路モジュール |
| JP2007012961A (ja) * | 2005-07-01 | 2007-01-18 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP4711757B2 (ja) * | 2005-07-01 | 2011-06-29 | 日本特殊陶業株式会社 | 配線基板 |
| JP2007220792A (ja) * | 2006-02-15 | 2007-08-30 | Sony Corp | ハイブリットモジュールの製造方法 |
| WO2008053645A1 (fr) * | 2006-10-31 | 2008-05-08 | Hitachi Cable, Ltd. | Composant de câblage composite photoélectrique et appareil électronique l'employant |
| KR101435092B1 (ko) * | 2007-05-14 | 2014-08-27 | 신꼬오덴기 고교 가부시키가이샤 | 광전기 혼재 기판 |
| JP2009128567A (ja) * | 2007-11-22 | 2009-06-11 | Toppan Printing Co Ltd | 光基板及びその製造方法 |
| WO2009119877A1 (ja) * | 2008-03-28 | 2009-10-01 | 日立化成工業株式会社 | 配線板の製造方法、光電気複合部材の製造方法及び光電気複合基板の製造方法 |
| JP2010224030A (ja) * | 2009-03-19 | 2010-10-07 | Hitachi Chem Co Ltd | 光電気複合部材の製造方法 |
| WO2011125939A1 (ja) * | 2010-04-06 | 2011-10-13 | 住友ベークライト株式会社 | 光導波路構造体および電子機器 |
| JP2011221142A (ja) * | 2010-04-06 | 2011-11-04 | Sumitomo Bakelite Co Ltd | 光導波路構造体および電子機器 |
| JP2011221232A (ja) * | 2010-04-08 | 2011-11-04 | Sumitomo Bakelite Co Ltd | 光導波路構造体および電子機器 |
| JP2013546156A (ja) * | 2010-07-13 | 2013-12-26 | ポスコ | フレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板 |
| CN102736171A (zh) * | 2011-03-29 | 2012-10-17 | 日东电工株式会社 | 光电混载基板及其制造方法 |
| JP2012208306A (ja) * | 2011-03-29 | 2012-10-25 | Nitto Denko Corp | 光電気混載基板およびその製法 |
| US10285269B2 (en) | 2013-09-06 | 2019-05-07 | Murata Manufacturing Co., Ltd. | Multilayer substrate and manufacturing method for the multilayer substrate |
| WO2015033705A1 (ja) * | 2013-09-06 | 2015-03-12 | 株式会社村田製作所 | 多層基板および多層基板の製造方法 |
| JP2015076477A (ja) * | 2013-10-08 | 2015-04-20 | 富士通株式会社 | 電子装置の製造方法及び回路基板 |
| JP2015165533A (ja) * | 2014-03-03 | 2015-09-17 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
| JP2015177173A (ja) * | 2014-03-18 | 2015-10-05 | 富士通株式会社 | 電子部品の製造方法、電子部品および支持具 |
| JP2016076697A (ja) * | 2014-10-02 | 2016-05-12 | 日立金属株式会社 | 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ |
| US10483195B2 (en) | 2016-06-21 | 2019-11-19 | Fujitsu Limited | Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board |
| JPWO2018047861A1 (ja) * | 2016-09-08 | 2019-06-24 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| WO2018047861A1 (ja) * | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| JP7092031B2 (ja) | 2016-09-08 | 2022-06-28 | 凸版印刷株式会社 | 配線基板の製造方法 |
| KR20210028072A (ko) * | 2019-08-29 | 2021-03-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고속 데이터 송신을 위한 반도체 패키지 및 그 제조 방법 |
| KR102424009B1 (ko) * | 2019-08-29 | 2022-07-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고속 데이터 송신을 위한 반도체 패키지 및 그 제조 방법 |
| US11508677B2 (en) | 2019-08-29 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package for high-speed data transmission and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060110099A1 (en) | 2006-05-25 |
| US20040264837A1 (en) | 2004-12-30 |
| KR20040036626A (ko) | 2004-04-30 |
| JP4023285B2 (ja) | 2007-12-19 |
| US7167608B2 (en) | 2007-01-23 |
| US7266262B2 (en) | 2007-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4023285B2 (ja) | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 | |
| US7915076B2 (en) | Hybrid module and method of manufacturing the same | |
| CN110324969B (zh) | 部件承载件与倾斜的其它部件承载件连接用于短的电连接 | |
| KR100909155B1 (ko) | 멀티칩 회로 모듈 및 그 제조 방법 | |
| JP3882738B2 (ja) | 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法 | |
| JP4260650B2 (ja) | 光電気複合基板及びその製造方法 | |
| WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
| KR101484786B1 (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
| JP4163689B2 (ja) | 電気光学組立品 | |
| JP2003163323A (ja) | 回路モジュール及びその製造方法 | |
| JP4810958B2 (ja) | ハイブリット回路装置 | |
| JP2006245057A (ja) | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 | |
| CN108231609A (zh) | 通过部件固定结构将部件嵌入部件承载件中 | |
| JP2007287801A (ja) | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 | |
| JP2002006161A (ja) | 光配線基板および光配線モジュール並びにそれらの製造方法 | |
| JP4810957B2 (ja) | ハイブリットモジュール及びその製造方法 | |
| JP2005070082A (ja) | 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法 | |
| JP2006270036A5 (ja) | ||
| CN112188731B (zh) | 内埋式元件结构及其制造方法 | |
| JP2004264382A (ja) | 光導波路基板及びその製造方法、光電気複合実装配線基板及びその製造方法 | |
| US20220399261A1 (en) | Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same | |
| CN114823384A (zh) | 板级系统级封装方法及封装结构 | |
| JP2004193221A (ja) | 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法 | |
| CN114823386A (zh) | 板级系统级封装方法及封装结构 | |
| CN114823387A (zh) | 板级系统级封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4023285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |