JP4163689B2 - 電気光学組立品 - Google Patents
電気光学組立品 Download PDFInfo
- Publication number
- JP4163689B2 JP4163689B2 JP2004540075A JP2004540075A JP4163689B2 JP 4163689 B2 JP4163689 B2 JP 4163689B2 JP 2004540075 A JP2004540075 A JP 2004540075A JP 2004540075 A JP2004540075 A JP 2004540075A JP 4163689 B2 JP4163689 B2 JP 4163689B2
- Authority
- JP
- Japan
- Prior art keywords
- electro
- microelectronic
- optic
- coupler
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004377 microelectronic Methods 0.000 claims description 92
- 230000003287 optical effect Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 14
- 239000008393 encapsulating agent Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 13
- 239000002356 single layer Substances 0.000 claims 2
- 230000001681 protective effect Effects 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 230000000712 assembly Effects 0.000 description 10
- 238000000429 assembly Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HOBRTVXSIVSXIA-UHFFFAOYSA-N 1,2,3,5-tetrachloro-4-phenylbenzene Chemical compound ClC1=C(Cl)C(Cl)=CC(Cl)=C1C1=CC=CC=C1 HOBRTVXSIVSXIA-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009718 spray deposition Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73209—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、１つの小型のしかも機能的な様式で１つ以上の複数の光部品付の１つの超小型電子部品を実装するための装置および複数の方法に関する。より詳細には、本発明は、１つの電気光学素子を１つの超小型電子パッケージと１つの導波路付の１つの基板との間に正確に位置合わせして固定する１つの実装技術に関する。
より高い帯域幅、より向上した特性、より低いコスト、および、より進んだ小型化は、１つのコンピュータの内部にある複数のチップ間の通信を強化するためのコンピュータ産業界の複数の進行中の目標である。複数の集積回路部品は、小型化の進化を遂げて、この目標を達成しているので、複数の超小型電子チップは、いっそう、より小さくなっていることは周知である。小型化によってコストおよび部品外形サイズ（形状要素）の複数の低減が可能になるので、超小型電子パッケージの同様の小型化が望まれている。
より高い帯域幅の達成に関しては、たとえば、およそ１０Ｇｂ／ｓ以上といったような複数の光チップ間通信は、多くの複数の課題に直面している。これらの複数の課題には、高帯域幅、超小型処理装置と複数の光発光器／検出器チップとの間の低待ち時間通信、複数の光発光器／検出器チップと１つの導波路との間の正確な位置合わせおよび連結、および、受け入れ可能なコストの維持がある。今日まで、これらの複数の課題のすべてに対処することの困難さのゆえに、複数のチップ間通信は、典型的に１つの電子工学的様式で達成されているという結果をもたらしている。
複数の光チップ間通信に直面している複数の課題に対処すれば、光チップ間通信が備えているより高い帯域幅、ならびに、電磁妨害（ＥＭＩ）および混信のような複数の供給源からのノイズの低減を含む著しい複数の利益を提供することになるであろう。しかしながら、複数の電気光学組立品にとっては、プリント回路基板上に置かれるであろう複数の導波路構造への正確な位置合わせ、超小型処理装置と複数の光発光器／検出器チップとの間の複数の低い電気的寄生、および、比較的低い製造コストを提供することが不可欠となるであろう。
したがって、１つの適切な電気光学組立品を設けるためには、プリント回路基板（電気光学ＰＣＢ）の中に一体化された１つのカプラーおよび導波路と正確に位置合わせされた１つの電気光学素子を備えた１つのプリント回路基板のような１つの基板に１つの超小型電子パッケージを固定するための新しい装置および複数の方法を開発することが、有利となるであろう。
本明細書は、本発明として評価されている事柄を詳細に指摘し、明瞭に主張している複数の特許請求の範囲でもって締めくくるが、本明細書に添付の複数の図面と共に読むとき、本発明の複数の利益を本発明の次の説明からさらに容易に把握することができる。
複数の図１〜１２は、本発明のさまざまな複数の考察を図示しているが、これらの複数の図は、超小型電子および光の複数の組立品を厳密に細部にわたって描くことを意図していない。むしろ、これら複数の図は、本発明の複数の概念をより明瞭に伝えることができる１つの様式で超小型電子および光の複数の組立品を図示している。さらに、留意点としては、さまざまな複数の図の間で共通の複数の要素は、さまざまな複数の考察全体を通して同じ数字名称を保持していることである。
本発明は、電気光学ＰＣＢ内の１つのカプラーおよび導波路と正しい位置関係になるように１つの電気光学素子を固定する１つの方法で、１つの超小型電子パッケージを１つの電気光学ＰＣＢに固定する１つの実装技術を含む。電気光学素子は、超小型電子パッケージと電気光学ＰＣＢとの間に配置されており、超小型電子パッケージ内の１つの超小型電子チップからの１つの電気信号を１つの光信号に変換し、その光信号をカプラーおよび導波路へ伝達する。一方、電気光学素子は、電気光学ＰＣＢ内のカプラーおよび導波路からの１つの光信号を１つの電気信号に変換し、その電気信号を超小型電子パッケージへ伝達することができる。
図１は、１つの超小型電子パッケージ内に形成された１つの開口部２２を有する１つの超小型電子パッケージを製造するために使用される１つの実質的に平面な材料を含む１つの超小型電子パッケージコア２０を示している。開口部２２は、超小型電子パッケージコア２０を１つの第１のアクティブ表面２４から１つの反対側の第２の表面２６へ完全に貫通して延在している。開口部２２は、後述のように開口部内に１つの対応する超小型電子チップを収納できる適切な大きさおよび形状であるという唯一の制限付でどんな形状および大きさであってもよい、という事が理解されよう。
図１は、１つの保護薄膜２８に隣接している超小型電子パッケージコア第２表面２６を示している。１つのアクティブ表面３２および１つの後部表面３４を有する１つの超小型電子チップ３０は、図２に示すように、超小型電子パッケージコア２０の開口部２２内に配置されている。超小型電子チップ３０は、そのチップのアクティブ表面３２が保護薄膜２８に隣接するように配置されおり、その保護薄膜は、その保護薄膜の上に１つの接着剤、たとえば、シリコンを有してもよい。保護薄膜２８は、図４に示すように、超小型電子パッケージコア２０の第１、または、アクティブ、表面２４、および、超小型電子チップ３０のアクティブ表面３２に付着している。一方、保護薄膜２８は、封入工程次第では非粘着性薄膜であってもよい。
特に、１つの封入工程のために使用できる装置の１つの金型または他の部品の中に、超小型電子チップ３０および超小型電子パッケージコア２０を配置する前に、１つの粘着型保護薄膜２８を貼り付けてもよい。保護薄膜２８は、また、１つの非粘着性薄膜、たとえば、１つのＥＰＦＥ（エチレン・ペトラフルオロエチレン）またはテフロン（登録商標）薄膜であって、超小型電子チップのアクティブ表面３２および超小型電子パッケージコアの第１、またはアクティブ表面２４の上に、１つの封入工程のために使用できる装置の１つの金型または他の部品の１つの内側表面によって保持されていてもよい。どちらの場合でも、保護薄膜２８は、封入工程の後で、超小型電子チップ３０のアクティブ表面３２および超小型電子パッケージコア２０の第１、またはアクティブ表面２４から取り除かれることになる。
超小型電子チップ３０は、そのとき封入材３６を使って封入され、図３に示すように、超小型電子チップ３０によって占有されていない超小型電子パッケージコア２０内の開口部２２の複数の部分は、封入材で埋められる。超小型電子チップ３０の封入は、移送および圧縮成形、ディスペンシング、およびその他を含むどんな公知の工程によって達成されてもよい。また、そのような１つの封入工程は、１つの保護薄膜も使用することなく実施することが可能である。封入材３６は、超小型電子チップ３０を超小型電子パッケージコア２０の内部に固定する役割を果たし、複数の導電性トレース層を後に積層するために表面積を増やした結果できあがる構造に対応できる機械的剛性を提供する。
封入後、図４に示すように、保護薄膜２８を取り除き、超小型電子チップのアクティブ表面３２を、超小型電子パッケージコア２０と超小型電子チップ３０との間の間隙のための１つの充填材としての役割を果たしている封入材３６とともに露出させる。その結果は、少なくとも１つの表面３８となり、その表面は、超小型電子チップアクティブ表面３２および超小型電子パッケージコア第１、またはアクティブ表面２４と実質的に同一平面上にある。図５は、超小型電子パッケージコア２０の内部に封入材３６でもって封入された１つの超小型電子チップ３０を示している。超小型電子チップ３０は、超小型電子チップアクティブ表面３２上に設置された１つの複数の電気接点４０を含む。複数の電気接点４０は、超小型電子チップ３０の内部の回路（示していない）に電気的に接続されているが、簡単明瞭にするために、４つの複数の電気接点４０のみ図５に示していることはご理解いただけるであろう。
図６に示すように、１つの誘電層４２、たとえば、エポキシ樹脂、ポリイミド、ビスベンゾシクロブテン、およびこれらに類似のものを超小型電子チップアクティブ表面３２の上に配置する。誘電層４２は、複数の電気接点４０ならびに超小型電子パッケージコア第１、またはアクティブ、表面２４および封入材表面３８を覆っている。誘電層４２の形成については、ラミネーション、スピンコーティング、ロールコーティング、スプレイデポジション、およびその他を含むどんな公知の工程によって達成してもよい。
図７に示すように、さらに、１つの複数の貫通穴４４については、レーザードリル、フォトリソグラフィ、およびその他を含む技術的に公知のどんな方法によって誘電層４２を貫通して形成してもよい。誘電層４２が光能動的な場合、複数の貫通穴４４については、１つのフォトレジストマスクを技術的に公知の１つのフォトリソグラフィ工程で作るのと同じ方法で形成してもよい。
１つの複数の導電性トレース４６を、図８に示すように、誘電層４２上に形成する。複数の導電性トレース４６のそれぞれの１つの部分を複数の貫通穴４４（図７参照）の少なくとも１つの中に延在させ、超小型電子チップ３０上の複数の接点４０と電気的に接続するように形成する。複数の導電性トレース４６は、どのような適切な導電性材料、たとえば、銅、アルミニウム、銅やアルミニウムの複数の合金、および、複数の導電性ポリマー樹脂で形成されてもよい。
複数の導電性トレース４６については、セミアディティブめっきおよびフォトリソグラフィの複数の技術、およびその他を含むどのような公知の技術によって形成してもよい。１つの典型的なセミアディティブめっき技術は、１つのシード層、たとえば、１つのスパッター蒸着または無電解溶着金属を誘電層４２上に溶着することを含むことができる。１つのレジスト層を、さらにシード層上に蒸着させ、次にパターンを形成させる。金属、例えば、銅の１つの層を、そのあと、パターン形成されたレジスト層内の複数の開口部により露出されたシード層上に電解めっきによって貼り付けることができる。パターン形成されたレジスト層を、そのあと、取り除き、シード層上にめっきされた金属層を有していないシード層の複数の部分をどんどんエッチングして導電性トレース４６の形成を完成させる。前述において、複数の導電性トレースを形成するための１つの公知の技術を示したが、複数の導電性トレース４６を形成するための他の複数の方法は、技術分野の当業者には明らかであろう。
誘電性材料の溶着、複数の貫通穴の形成、および、複数のトレースの形成に使われる一連の複数の工程手順を必要に応じて繰り返すことにより、１つの適切な相互接続の実現、または、電気的または他の性能の複数の要求事項の達成のためには欠かせないような複数の位置に複数のトレースを配置することができる。いったん複数の導電性トレース４６を形成すると、それらのトレースを使って、外部の複数の部品、たとえば、１つの光基板との通信のための複数のソルダーバンプ、複数のソルダーボール、複数のピン、およびそれらと類似のものとの複数の導電性相互接続を形成することができる。たとえば、１つのソルダーマスク材料４８を誘電層４２、および、図９に示すように、複数のソルダーマスク開口部５１をともなう複数の導電性トレース４６の上に配置し、さらに、１つの複数の貫通穴５０をソルダーマスク材料４８の中に形成して複数の導電性トレース４６のそれぞれの少なくとも１つの部分を露出させることができる。１つのボールグリッドアレイ（ＢＧＡ）のような１つの複数の導電性バンプ５２を複数の導電性トレース４６の露出された部分に接触して置き、その接触している部分に、図１０で示すように、バンプを１つのリフロー工程によって固定することができる。
図１１は、超小型電子チップ３０からの１つの電気信号を１つの光信号に、または、その逆に、変換するために、少なくとも１つの導電性トレース４６と接触している１つの垂直空洞表面発光レーザー（ＶＣＳＥＬ）または光検出器のような１つの電気光学素子５４を示している。図１１に示すように、電気光学素子５４は、１つのリフロー工程によって電気光学素子５４を超小型電子パッケージ５８に固定している複数のソルダーボール５６を介して１つの組になった複数の導電性トレース４６に接触している。ご理解いただけるように、超小型電子パッケージ５８は、超小型電子パッケージコア２０、超小型電子チップ３０、封入材３６、および単数または複数のビルドアップ層６０によって画定され、ビルドアップ層６０は、誘電層４２、導電性トレース４６、およびソルダーマスク材料４８によって画定される。
図１２に示すように、超小型電子パッケージ５８にＢＧＡ５２でもって固定された１つの電気光学ＰＣＢ６２は、１つの第１表面６６および第１表面６６の反対側の１つの第２表面を有する。図１２は、１つのカプラー７０および導波路７２が第１および第２の複数の表面の１つ、たとえば、第１表面６６の中または上に、または、１つの中間位置に設けられており、それらカプラーおよび導波路は、超小型電子パッケージ５８のアクティブ面に対して超小型電子チップアクティブ表面３２から間隔を置いてしかし直面するように位置付けされていることを示している。図１２はまた、超小型電子パッケージ５８のアクティブ面が、超小型電子チップ３０のアクティブ表面３２および超小型電子パッケージコア２０および封入材３６のそれぞれに対応する複数のアクティブ表面２４および３８によって少なくとも部分的に画定されることも示す。これらはすべて同一平面上にある。図１２は、またさらに、超小型電子パッケージ５８のアクティブ面上の単数または複数のビルドアップ層６０は、超小型電子チップアクティブ表面３２および超小型電子パッケージコア２０および封入材３６のそれぞれの相当する複数のアクティブ表面２４および３８の少なくとも１つ、および望ましくはすべての上に設けられていることも示している。図１２に示された複数のＢＧＡ接合箇所の複数の位置は、複数のソルダーマスク開口部５１の複数の位置によって決定される。超小型電子パッケージ５８を電気光学プリント回路基板６４に固定している複数のＢＧＡボールのための複数のソルダーマスク開口部および電気光学素子５４を固定している複数のＢＧＡボールは、パターン形成工程がフォトリソグラフに基づいている場合、同じパターン形成工程の一部として、または、同じマスクの１つの単一露光でもって作られるのが望ましい。
電気光学素子とカプラーとの間の位置合わせは、はんだのセルフアライメントにより達成することができる。そのようなセルフアライメントは、たとえば、ＢＧＡリフローによって達成することができる。この方法による位置合わせを成功させるためには、光基板の複数のＢＧＡソルダーマスク開口部に対してカプラーの正確な位置付けが要求される。
さらに、図１２を参照すれば、電気光学素子５４は、一体型レンズ７６を含み、光信号をカプラー７０および導波路７２へ、または、光信号をカプラー７０および導波路７２から、焦点を合わせて伝送することができる。７８にある材料として１つの屈折率整合材料を、一体型レンズ７６の１つの表面上に、一般に、カプラー７０および導波路７２の近傍に設けることができる。図１２は、また、光基板６２は、１つのプリント回路基板の中、たとえば、超小型電子パッケージ５８に面している面上にカプラー７０および導波路７２を有する１つのプリント回路基板を含むことができることも示している。
このように本発明の複数の好ましい実施形態を詳細に説明してきたが、本発明の多くの明らかな複数の変形が本発明の精神または範囲から逸脱することなく可能である。したがって、添付の複数の特許請求の範囲によって定義される本発明は、前述の説明で公にした複数の個別の詳細によって限定されることはないことが理解されるであろう。
Claims (14)
- １つのアクティブ面を有する１つの超小型電子パッケージと、
前記超小型電子パッケージの前記アクティブ面上の１つのビルドアップ層と、
１つの導波路と、前記導波路に光学的に接続する１つのカプラーとを有する１つの光基板と、
前記超小型電子パッケージおよび前記光基板の一方から前記超小型電子パッケージおよび前記光基板の他方へ信号を変換して伝送するべく前記ビルドアップ層と接続する１つの電気光学素子と、
前記光基板を前記ビルドアップ層に接着する接着剤と
を備える電気光学組立品であって、
前記超小型電子パッケージは超小型電子チップが封入材により固着される１つの開口部を有する１つのコアを備え、
前記ビルドアップ層は１つの導電性トレースを備え、
前記電気光学素子の１つの表面上に、前記カプラーおよび前記導波路に隣接する屈折率整合材料が設けられ、
前記導電性トレースおよび前記ビルドアップ層上の１つのソルダーマスクのパターン開口部に、前記電気光学素子および前記超小型電子パッケージを固定するための複数のソルダーボールを備え、
前記パターン開口部は、前記ソルダーマスクのための単一層内に、単一フォトリソグラフマスクによってパターン形成される、
電気光学組立品。 - 前記アクティブ面は、前記超小型電子チップの１つのアクティブ表面および前記コアの１つのアクティブ表面によって画定される、請求項１に記載の電気光学組立品。
- 前記超小型電子パッケージの前記コア内の前記開口部内の前記封入材は、前記超小型電子チップの前記アクティブ表面と同一平面上にある、請求項２に記載の電気光学組立品。
- 前記超小型電子パッケージの前記アクティブ面上の前記ビルドアップ層は、前記超小型電子チップと電気的に接触する前記導電性トレースを支持する、請求項２に記載の電気光学組立品。
- 前記ビルドアップ層は１つの誘電層を含み、前記導電性トレースは、前記超小型電子パッケージの前記アクティブ面に前記電気光学素子を接点を介して電気的に接続させるべく前記誘電層を貫通して延在する、請求項４に記載の電気光学組立品。
- 前記電気光学素子は、前記超小型電子チップおよび前記カプラーの一方からの信号を変換し、前記信号を前記超小型電子チップおよび前記カプラーの他方へ伝送する、請求項１に記載の電気光学組立品。
- 前記電気光学素子は、前記超小型電子チップからの電気信号を光信号に変換し、前記光信号を前記カプラーへ伝送する、請求項１に記載の電気光学組立品。
- 前記電気光学素子は、前記カプラーからの光信号を電気信号に変換し、前記電気信号を前記超小型電子チップへ伝送する、請求項１に記載の電気光学組立品。
- 前記電気光学素子は、光信号を前記カプラーへ焦点を合わせて伝送する１つの一体型レンズを備える、請求項１に記載の電気光学組立品。
- 前記電気光学素子は、前記超小型電子パッケージと前記光基板との間にあって、１つのＶＣＳＥＬを備える、請求項１に記載の電気光学組立品。
- 前記電気光学素子は、前記超小型電子パッケージと前記光基板との間にあって、１つの光検出器を備える、請求項１に記載の電気光学組立品。
- 前記光基板は、１つのプリント回路基板内に１つのカプラーおよび１つの導波路を有する１つのプリント回路基板を備える、請求項１に記載の電気光学組立品。
- １つの電気光学パッケージを製造する方法であって、
１つの超小型電子チップを有する１つの超小型電子パッケージの１つのアクティブ面上の１つのビルドアップ層に１つの電気光学素子を接着する段階と、
１つのカプラーおよび１つの導波路を有する１つの光基板を前記電気光学素子に直面するように位置付けする段階と、
前記電気光学素子が前記カプラーと正しい位置関係になるように前記超小型電子パッケージの前記ビルドアップ層を前記光基板に接着する段階と
を備え、
前記ビルドアップ層の少なくとも一部は前記超小型電子チップのアクティブ表面上にあり、
前記カプラーは前記導波路と光学的に接続し、
前記電気光学素子の１つの表面上に、前記カプラーおよび前記導波路に隣接する屈折率整合材料が設けられ、
前記電気光学素子および前記光基板は、前記超小型電子パッケージの前記アクティブ面上の前記ビルドアップ層上の１つのソルダーマスクの複数のパターン開口部に複数のソルダーボールによって接着され、
前記パターン開口部は、前記複数のソルダーマスクのための単一層内に、単一フォトリソグラフマスクによってパターン形成される方法。 - 前記電気光学素子と前記カプラーとの位置合わせに、はんだのセルフアライメントを利用する、請求項１３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/253,834 US7039263B2 (en) | 2002-09-24 | 2002-09-24 | Electrooptic assembly |
| PCT/US2003/028811 WO2004029680A2 (en) | 2002-09-24 | 2003-09-12 | Electrooptic assembly |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005539274A JP2005539274A (ja) | 2005-12-22 |
| JP2005539274A5 JP2005539274A5 (ja) | 2008-04-17 |
| JP4163689B2 true JP4163689B2 (ja) | 2008-10-08 |
Family
ID=31993231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004540075A Expired - Fee Related JP4163689B2 (ja) | 2002-09-24 | 2003-09-12 | 電気光学組立品 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7039263B2 (ja) |
| EP (1) | EP1543367A2 (ja) |
| JP (1) | JP4163689B2 (ja) |
| CN (1) | CN100468108C (ja) |
| AU (1) | AU2003274975A1 (ja) |
| MY (1) | MY134515A (ja) |
| TW (1) | TWI228608B (ja) |
| WO (1) | WO2004029680A2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI254467B (en) * | 2005-03-01 | 2006-05-01 | Advanced Semiconductor Eng | Semiconductor package having an optical device and the method of making the same |
| EP2727146B1 (en) * | 2011-06-30 | 2020-04-01 | Murata Electronics Oy | A system-in-package device |
| US8810024B2 (en) * | 2012-03-23 | 2014-08-19 | Stats Chippac Ltd. | Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units |
| KR102009979B1 (ko) | 2012-06-07 | 2019-08-12 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 반도체 장치 |
| EP2969058B1 (en) | 2013-03-14 | 2020-05-13 | Icon Health & Fitness, Inc. | Strength training apparatus with flywheel and related methods |
| EP3623020B1 (en) | 2013-12-26 | 2024-05-01 | iFIT Inc. | Magnetic resistance mechanism in a cable machine |
| WO2015138339A1 (en) | 2014-03-10 | 2015-09-17 | Icon Health & Fitness, Inc. | Pressure sensor to quantify work |
| WO2015191445A1 (en) | 2014-06-09 | 2015-12-17 | Icon Health & Fitness, Inc. | Cable system incorporated into a treadmill |
| US10258828B2 (en) | 2015-01-16 | 2019-04-16 | Icon Health & Fitness, Inc. | Controls for an exercise device |
| US10953305B2 (en) | 2015-08-26 | 2021-03-23 | Icon Health & Fitness, Inc. | Strength exercise mechanisms |
| CN108140688B (zh) * | 2015-09-28 | 2021-01-29 | 曜晟光电有限公司 | 半导体结构 |
| US10025033B2 (en) | 2016-03-01 | 2018-07-17 | Advanced Semiconductor Engineering, Inc. | Optical fiber structure, optical communication apparatus and manufacturing process for manufacturing the same |
| US10272317B2 (en) | 2016-03-18 | 2019-04-30 | Icon Health & Fitness, Inc. | Lighted pace feature in a treadmill |
| US10493349B2 (en) | 2016-03-18 | 2019-12-03 | Icon Health & Fitness, Inc. | Display on exercise device |
| US10625137B2 (en) | 2016-03-18 | 2020-04-21 | Icon Health & Fitness, Inc. | Coordinated displays in an exercise device |
| US10561894B2 (en) | 2016-03-18 | 2020-02-18 | Icon Health & Fitness, Inc. | Treadmill with removable supports |
| US10293211B2 (en) | 2016-03-18 | 2019-05-21 | Icon Health & Fitness, Inc. | Coordinated weight selection |
| US10252109B2 (en) | 2016-05-13 | 2019-04-09 | Icon Health & Fitness, Inc. | Weight platform treadmill |
| US10441844B2 (en) | 2016-07-01 | 2019-10-15 | Icon Health & Fitness, Inc. | Cooling systems and methods for exercise equipment |
| US10241264B2 (en) | 2016-07-01 | 2019-03-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages |
| US10471299B2 (en) | 2016-07-01 | 2019-11-12 | Icon Health & Fitness, Inc. | Systems and methods for cooling internal exercise equipment components |
| US10500473B2 (en) | 2016-10-10 | 2019-12-10 | Icon Health & Fitness, Inc. | Console positioning |
| US10376736B2 (en) | 2016-10-12 | 2019-08-13 | Icon Health & Fitness, Inc. | Cooling an exercise device during a dive motor runway condition |
| TWI646997B (zh) | 2016-11-01 | 2019-01-11 | 美商愛康運動與健康公司 | 用於控制台定位的距離感測器 |
| US10661114B2 (en) | 2016-11-01 | 2020-05-26 | Icon Health & Fitness, Inc. | Body weight lift mechanism on treadmill |
| TWI680782B (zh) | 2016-12-05 | 2020-01-01 | 美商愛康運動與健康公司 | 於操作期間抵銷跑步機的平台之重量 |
| TWI722450B (zh) | 2017-08-16 | 2021-03-21 | 美商愛康運動與健康公司 | 用於抗馬達中之軸向衝擊載荷的系統 |
| US10729965B2 (en) | 2017-12-22 | 2020-08-04 | Icon Health & Fitness, Inc. | Audible belt guide in a treadmill |
| CN109683261B (zh) * | 2019-01-22 | 2020-12-01 | 国科光芯(海宁)科技股份有限公司 | 一种探测器电路板与光波导芯片的集成对准封装结构 |
| US11372160B2 (en) * | 2020-01-31 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package, optical device, and manufacturing method of package |
| CN111934192A (zh) * | 2020-09-29 | 2020-11-13 | 常州纵慧芯光半导体科技有限公司 | 一种光发射模组及其封装方法 |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168537A (en) | 1991-06-28 | 1992-12-01 | Digital Equipment Corporation | Method and apparatus for coupling light between an optoelectronic device and a waveguide |
| US5420954A (en) | 1993-05-24 | 1995-05-30 | Photonics Research Incorporated | Parallel optical interconnect |
| JPH0926530A (ja) * | 1995-07-11 | 1997-01-28 | Nec Corp | 光モジュール |
| KR100192760B1 (ko) * | 1996-02-29 | 1999-06-15 | 황인길 | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 |
| DE69715504T2 (de) * | 1996-04-26 | 2003-06-05 | Dow Corning Toray Silicone | Elektrisch leitfähige Silikonkautschukzusammensetzung und ihre Anwendung zur Herstellung von Halbleiteranordnungen |
| US5627931A (en) | 1996-05-28 | 1997-05-06 | Motorola | Optoelectronic transducer |
| KR100236432B1 (ko) * | 1996-07-31 | 1999-12-15 | 미야즈 쥰이치로 | 광학 편광기, 이의 제조 방법 및 광학 편광기 제조용 블레이드 |
| CA2272751A1 (en) * | 1996-12-31 | 1998-07-09 | Honeywell Inc. | Flexible optic connector assembly |
| JPH10319278A (ja) * | 1997-05-16 | 1998-12-04 | Nec Corp | 光結合回路 |
| US6009632A (en) * | 1997-12-12 | 2000-01-04 | Mercury Diagnostics, Inc. | Alignment system for optical analyte testing meter components |
| JP4203152B2 (ja) * | 1998-09-11 | 2008-12-24 | 株式会社日立メディアエレクトロニクス | 弾性表面波装置 |
| JP3775069B2 (ja) * | 1998-09-18 | 2006-05-17 | 住友電気工業株式会社 | 光受信モジュール |
| US6684007B2 (en) * | 1998-10-09 | 2004-01-27 | Fujitsu Limited | Optical coupling structures and the fabrication processes |
| US6785447B2 (en) * | 1998-10-09 | 2004-08-31 | Fujitsu Limited | Single and multilayer waveguides and fabrication process |
| US6048755A (en) * | 1998-11-12 | 2000-04-11 | Micron Technology, Inc. | Method for fabricating BGA package using substrate with patterned solder mask open in die attach area |
| US6243508B1 (en) | 1999-06-01 | 2001-06-05 | Picolight Incorporated | Electro-opto-mechanical assembly for coupling a light source or receiver to an optical waveguide |
| JP2001021775A (ja) * | 1999-07-09 | 2001-01-26 | Sumitomo Electric Ind Ltd | 光学装置 |
| DE19932430C2 (de) | 1999-07-12 | 2002-03-14 | Harting Elektrooptische Bauteile Gmbh & Co Kg | Opto-elektronische Baugruppe sowie Bauteil für diese Baugruppe |
| JP3728147B2 (ja) * | 1999-07-16 | 2005-12-21 | キヤノン株式会社 | 光電気混載配線基板 |
| US6271469B1 (en) | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
| JP2001196643A (ja) * | 2000-01-11 | 2001-07-19 | Toppan Printing Co Ltd | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 |
| US7061084B2 (en) * | 2000-02-29 | 2006-06-13 | Advanced Semiconductor Engineering, Inc. | Lead-bond type chip package and manufacturing method thereof |
| US6809413B1 (en) * | 2000-05-16 | 2004-10-26 | Sandia Corporation | Microelectronic device package with an integral window mounted in a recessed lip |
| US6586822B1 (en) * | 2000-09-08 | 2003-07-01 | Intel Corporation | Integrated core microelectronic package |
| US6569248B1 (en) * | 2000-09-11 | 2003-05-27 | Allen David Hertz | Apparatus for selectively applying solder mask |
| US6702413B2 (en) * | 2000-11-16 | 2004-03-09 | Canon Kabushiki Kaisha | Liquid discharge head, liquid discharge apparatus, and IC package structure |
| NL1016779C2 (nl) * | 2000-12-02 | 2002-06-04 | Cornelis Johannes Maria V Rijn | Matrijs, werkwijze voor het vervaardigen van precisieproducten met behulp van een matrijs, alsmede precisieproducten, in het bijzonder microzeven en membraanfilters, vervaardigd met een dergelijke matrijs. |
| JP2002270860A (ja) * | 2000-12-06 | 2002-09-20 | Ibiden Co Ltd | Ｉｃチップ実装用基板 |
| JP4831901B2 (ja) * | 2000-12-06 | 2011-12-07 | イビデン株式会社 | 多層プリント配線板 |
| US6785458B2 (en) * | 2001-02-11 | 2004-08-31 | Georgia Tech Research Corporation | Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package |
| US7101091B2 (en) * | 2001-02-21 | 2006-09-05 | Zarlink Semiconductor, Inc. | Apparatus for coupling a fiber optic cable to an optoelectronic device, a system including the apparatus, and a method of forming the same |
| US6570259B2 (en) * | 2001-03-22 | 2003-05-27 | International Business Machines Corporation | Apparatus to reduce thermal fatigue stress on flip chip solder connections |
| US6531767B2 (en) * | 2001-04-09 | 2003-03-11 | Analog Devices Inc. | Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture |
| US6754407B2 (en) * | 2001-06-26 | 2004-06-22 | Intel Corporation | Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board |
| US7110640B2 (en) * | 2001-07-19 | 2006-09-19 | Evident Technologies | Reconfigurable optical add/drop filter |
| US6498358B1 (en) * | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US6845211B2 (en) * | 2001-09-06 | 2005-01-18 | Corona Optical Systems, Inc. | Method of attenuating an optical signal |
| US6743153B2 (en) * | 2001-09-06 | 2004-06-01 | Icon Ip, Inc. | Method and apparatus for treadmill with frameless treadbase |
| US6569712B2 (en) * | 2001-10-19 | 2003-05-27 | Via Technologies, Inc. | Structure of a ball-grid array package substrate and processes for producing thereof |
| US20030113974A1 (en) * | 2001-12-14 | 2003-06-19 | Ning Xian J. | Stacked metal-insulator-metal capacitor structures in between interconnection layers |
| SG115455A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
| US7418163B2 (en) * | 2002-03-28 | 2008-08-26 | Chakravorty Kishore K | Optoelectrical package |
| US20040052468A1 (en) * | 2002-04-02 | 2004-03-18 | Pham Cuong Van | Alignable electro-optical microelectronic package and method |
| US20030210865A1 (en) * | 2002-05-08 | 2003-11-13 | Kjetil Johannessen | Method and apparatus for coupling of optically active devices to a planar lightwave circuit |
| JP2004031573A (ja) * | 2002-06-25 | 2004-01-29 | Oki Electric Ind Co Ltd | 光送受信モジュール |
| US6673649B1 (en) * | 2002-07-05 | 2004-01-06 | Micron Technology, Inc. | Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages |
| US7016569B2 (en) * | 2002-07-31 | 2006-03-21 | Georgia Tech Research Corporation | Back-side-of-die, through-wafer guided-wave optical clock distribution networks, method of fabrication thereof, and uses thereof |
-
2002
- 2002-09-24 US US10/253,834 patent/US7039263B2/en not_active Expired - Fee Related
-
2003
- 2003-05-07 MY MYPI20031719A patent/MY134515A/en unknown
- 2003-05-16 TW TW092113333A patent/TWI228608B/zh not_active IP Right Cessation
- 2003-09-12 EP EP03759245A patent/EP1543367A2/en not_active Withdrawn
- 2003-09-12 JP JP2004540075A patent/JP4163689B2/ja not_active Expired - Fee Related
- 2003-09-12 CN CNB038225255A patent/CN100468108C/zh not_active Expired - Fee Related
- 2003-09-12 AU AU2003274975A patent/AU2003274975A1/en not_active Abandoned
- 2003-09-12 WO PCT/US2003/028811 patent/WO2004029680A2/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004029680A2 (en) | 2004-04-08 |
| JP2005539274A (ja) | 2005-12-22 |
| US20040057649A1 (en) | 2004-03-25 |
| WO2004029680A3 (en) | 2004-08-05 |
| AU2003274975A1 (en) | 2004-04-19 |
| TW200408842A (en) | 2004-06-01 |
| CN1685261A (zh) | 2005-10-19 |
| TWI228608B (en) | 2005-03-01 |
| US7039263B2 (en) | 2006-05-02 |
| MY134515A (en) | 2007-12-31 |
| AU2003274975A8 (en) | 2004-04-19 |
| CN100468108C (zh) | 2009-03-11 |
| EP1543367A2 (en) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4163689B2 (ja) | 電気光学組立品 | |
| US7915076B2 (en) | Hybrid module and method of manufacturing the same | |
| US7842541B1 (en) | Ultra thin package and fabrication method | |
| JP4260650B2 (ja) | 光電気複合基板及びその製造方法 | |
| US6274391B1 (en) | HDI land grid array packaged device having electrical and optical interconnects | |
| US7684660B2 (en) | Methods and apparatus to mount a waveguide to a substrate | |
| KR101484786B1 (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
| JP4351214B2 (ja) | 電子装置及びその製造方法 | |
| US20110010932A1 (en) | Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board | |
| JP2004146602A (ja) | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法 | |
| KR20120109427A (ko) | 배선 기판 및 반도체 장치 | |
| US7450793B2 (en) | Semiconductor device integrated with opto-electric component and method for fabricating the same | |
| TWI718415B (zh) | 基板結構及電子裝置 | |
| CN112188731B (zh) | 内埋式元件结构及其制造方法 | |
| TWI707615B (zh) | 內埋式元件結構及其製造方法 | |
| US20190380200A1 (en) | Embedded component structure and manufacturing method thereof | |
| CN218350539U (zh) | 封装件 | |
| JP5461356B2 (ja) | 配線基板 | |
| US20230171895A1 (en) | Printed circuit board and printed circuit board package | |
| JP3670220B2 (ja) | 半導体装置の製造方法 | |
| TWI544846B (zh) | 封裝載板及其製作方法 | |
| JP2006059882A (ja) | 光半導体モジュールおよびその製造方法およびインターフェイスモジュール付ｌｓｉパッケージ | |
| JP2004146621A (ja) | 光電気プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |