CN218350539U - 封装件 - Google Patents
封装件 Download PDFInfo
- Publication number
- CN218350539U CN218350539U CN202221734395.4U CN202221734395U CN218350539U CN 218350539 U CN218350539 U CN 218350539U CN 202221734395 U CN202221734395 U CN 202221734395U CN 218350539 U CN218350539 U CN 218350539U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- package
- optical integrated
- optical
- redistribution structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
本申请提供了一种封装件,包括:光集成电路;电集成电路,与光集成电路相邻设置;再分布结构,设置在光集成电路和电集成电路下方,连接件,从再分布结构朝向光集成电路和电集成电路延伸,其中,连接件将光集成电路和电集成电路的朝向再分布结构的表面直接连接至再分布结构。
Description
技术领域
本申请的实施例涉及封装件。
背景技术
参见图1,在现有的硅光子封装件的光集成电路(PIC)10与光纤阵列单元(FAU)20设置的位置的限制下,需要设置镜面组件40将光反射至 PIC 10,这将导致光路径较长,元件成本较高以及封装件(PKG)体积较大的问题,且光反射过程中将有部分光线发生折射而降低传输功率。此外,当电集成电路(EIC)30与PIC 10有源面朝上时,须透过打线等方式电连接基底,同样将增加封装件的尺寸S和体积。具体地,从图1中可以看出,在当前的硅光子封装件中,由于增加了FAU 20放置空间(如虚线框所示),封装件的尺寸S更大,因此,该封装件仅适于FAU 20精密粘合的PKG 级组装,并且在该封装件中,用于光反射率的腔体附近的镜面组件40是必需的。
实用新型内容
针对上述问题,申请人提出了一种封装件,该封装件将FAU与PIC以面对面的方式设置,使光线能直接自FAU抵达传感器,从而能提供较短的光路径,并且省略镜面组件从而避免光线传递时发生反射或折射,同时缩小封装件尺寸。此外,将基底改为体积较小的RDL,并将EIC与PIC有源面朝下设置,不需打线即可电连接RDL,可缩小封装件的尺寸。
本申请提供了一种封装件,包括:光集成电路;电集成电路,与所述光集成电路相邻设置;再分布结构,设置在所述光集成电路和所述电集成电路下方,连接件,从所述再分布结构朝向所述光集成电路和所述电集成电路延伸,其中,所述连接件将所述光集成电路和所述电集成电路的朝向所述再分布结构的表面直接连接至所述再分布结构。
在一些实施例中,所述光集成电路在远离所述再分布结构的一侧具有腔,并且其中,所述光集成电路包括:主体部,设置在所述腔的两侧;以及光栅部,连接所述主体部,其中,所述光栅部设置在所述腔的底部。
在一些实施例中,该封装件还包括:传感器,设置在所述光栅部正下方。
在一些实施例中,该封装件还包括:光纤阵列单元,附接至所述光集成电路和所述电集成电路的顶部,其中,所述光纤阵列单元延伸横跨所述光集成电路的所述腔。
在一些实施例中,该封装件还包括:保护层,封装所述光集成电路和所述电集成电路,其中,所述保护层的顶面不低于所述光集成电路和所述电集成电路的顶面。
在一些实施例中,所述保护层进一步设置在所述连接件之间以及所述光集成电路和所述电集成电路与所述再分布结构之间。
在一些实施例中,所述连接件为通孔,其中,所述通孔的直径在远离所述再分布结构的方向上逐渐减小。
在一些实施例中,所述连接件为导电柱,其中,所述导电柱的直径在其延伸方向上保持不变。
在一些实施例中,所述连接件为焊料球。
在一些实施例中,所述光集成电路的高度大于所述电集成电路的高度,并且其中,所述光集成电路正下方的第一连接件的高度小于所述电集成电路下方的第二连接件的高度。
在一些实施例中,所述光集成电路的高度等于所述电集成电路的高度,并且其中,所述光集成电路正下方的第一连接件的高度等于所述电集成电路下方的第二连接件的高度。
在一些实施例中,所述光集成电路的高度小于所述电集成电路的高度,并且其中,所述光集成电路正下方的第一连接件的高度大于所述电集成电路下方的第二连接件的高度。
在一些实施例中,该封装件还包括:晶种层,设置在所述保护层与所述连接件之间。
在一些实施例中,该封装件还包括:电子组件,设置在所述保护层上方,其中,所述电子组件设置在所述光集成电路的与所述电集成电路相对的侧处,并且通过贯穿所述保护层的通孔电连接至所述再分布结构。
在一些实施例中,所述光集成电路和所述电集成电路的朝向所述再分布结构的表面具有焊盘,其中,所述连接件与相应的所述焊盘接合。
在一些实施例中,所述光集成电路的主体部的远离所述电集成电路的第一部分的长度大于所述主体部的靠近所述电集成电路的第二部分的长度。
在一些实施例中,该封装件还包括:外部连接件,设置在所述再分布结构的与所述光集成电路和所述电集成电路相对的侧上。
在一些实施例中,所述光集成电路与所述电集成电路的顶面齐平。
在一些实施例中,所述保护层与所述再分布结构共末端。
在一些实施例中,所述光集成电路在远离所述再分布结构的一侧具有腔,并且其中,所述光集成电路包括:相邻设置的主体部和光栅部,其中,所述主体部设置在所述光栅部的一侧,所述光栅部设置在所述腔的底部并且设置在所述光集成电路的最靠近所述电集成电路的部分处,并且其中,所述主体部的长度大于所述光集成电路的总长度的1/2。
综上,本申请提供了一个性能良好的硅光子(SiPh)WL(晶圆级)或 PNL(面板级)封装件,以直接且较短的光路进行从FAU到PIC的光传输,而不需要采用用于改变光路方向的镜面组件。在该封装件中,至少集成了6个功能器件(多层RDL、EIC、带背面(与有源面相对)光栅部的 PIC和FAU)。对于更薄和更小的小型化封装件,可以直接制造多层RDL 和通孔(以代替有机基底)。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本实用新型的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1是现有技术的封装件的示意图。
图2示出了根据本申请的一些实施例的封装件的示意图。
图3A、图3B、图4A、图4B、图5至图6示出了根据本申请的一些其他实施例的封装件的示意图。
图7至图11、图12A、图12B、图13至图32示出了根据本申请的一些实施例的制造封装件的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本实用新型的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本实用新型。当然,这些仅仅是实例,而不旨在限制本实用新型。图2是根据本申请的实施例的封装件1000,该封装件1000包括光集成电路(PIC)101;与PIC 101相邻设置的电集成电路(EIC)102,在该封装件1000中,PIC 101与EIC102 的顶面齐平;设置在PIC 101和EIC 102下方的再分布结构(RDL)104,以及从RDL 104朝向PIC 101和EIC 102延伸的连接件105,该连接件105 将PIC 101和EIC 102的朝向RDL 104的表面(即,有源面101s和102s) 直接连接至RDL 104。在本实施例中,PIC 101与EIC 102的顶面齐平可以使得随后制备RDL 104时,使RDL 104较为平整。进一步参见图2,PIC 101在远离RDL 104的一侧具有腔101c,该腔101c由PIC 101的凹进部分形成,并且腔101c将PIC 101分成两部分,分别为:两个主体部10IA,分别设置在腔101c的两侧,在该实施例中,PIC 101的主体部101A的远离 EIC 102的第一部分(即,左侧的101A)的长度大于主体部101A的靠近EIC 102的第二部分(即,右侧的101A)的长度;以及光栅部101B,连接两个主体部101A,并且光栅部101B设置在腔101c的底部。
进一步参见图2,该封装件1000还包括:设置在PIC 101的光栅部101B 正下方的传感器106。此外,该封装件1000还包括光纤阵列单元(FAU) 103,FAU 103通过粘合层111附接至PIC 101和EIC 102的顶部,使FAU 103固定在PIC 101和EIC 102上方,并且FAU 103与PIC101以面对面的方式设置,使光线L能直接自FAU 103抵达传感器106,从而能提供较短的光路径,并且省略反光镜从而避免光线L传递时发生反射或折射,同时缩小封装件1000的尺寸。从图2中可以看出,在封装件1000中,FAU 103 延伸横跨PIC 101的腔101c。此外,FAU103在其一侧处包括插塞103P(见图2的FAU 103的虚线部分)。
更进一步地,该封装件1000还包括封装PIC 101和EIC 102的保护层 107,在该封装件1000中,保护层107的顶面不低于PIC 101和EIC 102的顶面,以更好地保护PIC 101和EIC 102。此外,保护层107进一步在连接件105之间以及PIC 101和EIC 102与RDL 104之间延伸,并且该保护层 107与RDL 104共末端。
在封装件1000中,如图2所示,连接件105为通孔,并且该通孔的直径在远离RDL104的方向上逐渐减小。从图2中可以看出,PIC 101的高度大于EIC 102的高度,即在PIC101与EIC 102的顶面齐平的情况下, PIC 101的底部低于EIC 102的底部,从而使得PIC101正下方的第一连接件105A的高度小于EIC 102正下方的第二连接件105B的高度,能使RDL 104对应于PIC 101与EIC 102的部分保持共平面。
此外,该封装件1000还包括设置在保护层107与连接件105之间的晶种层108,该晶种层108内衬于形成连接件105的沟槽的侧壁,并且将连接件105分别连接至PIC 101的有源面101s和EIC 102的有源面102s上的焊盘109。该封装件1000还包括设置在RDL 104的与PIC101和EIC 102 的相对侧上的外部连接件110。在上述实施例中,保护层107、粘合层111 以及RDL 104中的电介质可以包括选自聚酰亚胺(PI)、环氧树脂(epoxy)、 ABF(味之素堆积膜)、聚丙烯(pp)或压克力等的非金属材料,或有机/ 非有机光敏液体材料,或有机/非有机光敏干膜材料等。在上述实施例中, RDL 104中的通孔(即连接件105的位于RDL 104中的部分以及迹线104s 之间的其它通孔)和迹线104s、连接件105以及晶种层108可以包括铜、金、银、铝、钯、铂、镍中的一种或多种及其合金的金属材料,并且可以使用PVD、电镀、化学镀、印刷或灌封(potting)金属等方法形成。外部连接件110可以包括选自由焊料、ACP(Anisotropic Conductive Paste,异方向性导电胶)或ACF(Anisotropic ConductiveFilm,异方向性导电膜)组成的组中的一种或多种,并且可以使用PVD、电镀、化学镀、印刷或灌封(potting)金属等方法形成。在一些实施例中,焊盘109由本领域常用的方法和材料形成。
进一步地,在封装件1000中,通过保护层107固定各个元件(如,PIC 101、EIC 102以及传感器106),这可以避免RDL 104在移除基底后发生翘曲,并且可以作为RDL 104和连接件105的介电层。
综上,在本申请提供的封装件1000中,为避免信号损失,将带腔101c 和光栅部101B的PIC 101直接设置在FAU 103下方。为了更低成本,可以通过WL(或PNL)技术对该封装件1000进行大规模制造,并且可以进一步释放建立在基底上的层,即,直接将PIC 101和EIC102连接至RDL 104,而不是基底。
在一些实施例中,PIC 101和EIC 102的尺寸在几十微米至几毫米的范围内,PIC101和EIC 102的厚度在20um~200um之间的范围内;粘合层 111的厚度在10um~50um之间的范围内;RDL 104中的电介质的厚度在 5um~20um之间的范围内,并且该迹线的厚度在1um~20um之间的范围内;晶种层108的厚度在0.1um~1um之间的范围内;保护层107的厚度在 50um~500um之间的范围内;以及外部连接件110的直径在30um~200um 之间的范围内,并且外部连接件110之间的间距在50um~400um之间的范围内。其它组件或层的尺寸可以根据实际需要进行选择。以上仅仅是示例性实施例,本申请的范围不限于此。
图3A和图3B是根据本申请的其他实施例的封装件2000和3000的示意图。参见图3A,图3A的封装件2000类似于图2的封装件1000,除了图3A中的连接件105(即,105A和105B)为导电柱之外。在图3A中,该导电柱105(即,105A和105B)的直径在其延伸方向上保持不变。在一些实施例中,该导电柱可以包括铜、金、银、铝、钯、铂、镍中的一种或多种及其合金的金属材料。接下来,参见图3B,图3B的封装件3000类似于图2的封装件1000,除了图3B中的连接件105(即,105A和105B)为焊料之外。此外,连接件105可以根据实际的需求选择合适的种类,如,连接件105A可以是焊料,而连接件105B是导电柱,反之亦然,但本申请不限于此。
图4A和图4B是根据本申请的其他实施例的封装件4000和5000的示意图。参见图4A,图4A的封装件4000类似于图2的封装件1000,除了图4A的封装件4000中的PIC 101的高度与EIC 102的高度相等之外。在封装件4000中,在PIC 101与EIC 102的顶面齐平的情况下,PIC 101的底部与EIC 102的底部齐平,PIC 101与EIC 102的底面齐平可以进一步使得随后制备RDL1 04时,使RDL 104较为平整。进一步地,PIC 101正下方的第一连接件105A的高度等于EIC 102正下方的第二连接件105B的高度。接下来,参见图4B,图4B的封装件5000类似于图2的封装件1000,除了图4B的封装件5000中的PIC 101的高度小于EIC 102的高度之外。在封装件5000中,在PIC 101与EIC 102的顶面齐平的情况下,PIC 101的底部高于EIC102的底部,并且PIC 101正下方的第一连接件105A的高度大于EIC 102正下方的第二连接件105B的高度。可依据实际需求将不同或相同高度的PIC 101与EIC 102进行组合,并设置适当高度的第一连接件105A与第二连接件105B,使RDL 104对应于PIC 101与EIC 102的部分保持共平面。
图5是根据本申请的其他实施例的封装件6000的示意图。参见图5,图5的封装件6000类似于图2的封装件1000,除了图5的封装件6000在保护层107上方设置有电子组件112之外。在本实施例中,电子组件112 设置在PIC 101的与EIC 102相对的侧处,并且通过贯穿保护层107的通孔电连接至RDL 104。在一些实施例中,电子组件112包括诸如PIC、EIC 等的有源元件和诸如电容器等的无源元件。并且在一些实施例中,通孔113 与连接件105的材料和形成方法类似或相同。
图6是根据本申请的其他实施例的封装件7000的示意图。参见图6,图6的封装件7000类似于图2的封装件1000,除了PIC 101的主体部101A 设置在光栅部101B的一侧之外。在本实施例中,光栅部101B设置在腔101c的底部并且设置在PIC 101的最靠近EIC 102的部分处,在这种情况下,主体部101A的长度大于PIC 101的总长度的1/2。
下面以封装件8000(见图32,对应于图2的封装件1000)为例,详细介绍相关封装件的形成工艺。
1)PIC 1001的制备
下面参照图7至图15描述PIC 1001的制备。参见图7,首先,通过拾取和放置工艺放置PIC 1001,其中,PIC 1001的有源面1001s上具有多个焊盘1009和多个传感器1006。
接下来,参见图8,将附接在载体1014上的缓冲层1015层压至PIC 1001的有源面1001s上。在一些实施例中,载体1014可以是玻璃载体、陶瓷载体等。缓冲层1015可以由基于聚合物的材料形成,其可以与载体1014 一起从在随后的步骤中形成的上面的结构去除。在一些实施例中,缓冲层 1015是诸如光热转换(LTHC)释放涂层的基于环氧树脂的热释放材料,该材料在加热时失去其粘合性。在其它实施例中,缓冲层1015可以是紫外 (UV)胶,当暴露于UV光时失去其粘合性。缓冲层1015可以以液体形式分配并且被固化,可以是层压在载体1014上的层压膜,或可以是类似的。
参见图9,将图8所形成的结构翻转,并且在PIC 1001的与有源面 1001s相对的表面上形成光刻胶1016,并且通过曝光工艺对光刻胶1016进行曝光。
之后,参见图10,其示出了光刻胶1016的显影。参见图10,首先对光刻胶1016进行显影,以根据光刻胶1016是正性光刻胶还是负性光刻胶来去除光刻胶的曝光部分或者未曝光部分,从而形成如图10所示的图案化的光刻胶1016。在形成图案化的光刻胶1016之后,以图案化的光刻胶1016 作为掩模,通过利用蚀刻剂1017的可接受的蚀刻工艺(如,干蚀刻或湿蚀刻工艺)去除由图案化的光刻胶1016暴露的PIC 1001的部分,从而在PIC 1001中形成腔1001c(如图11所示)。蚀刻剂1017选择为对PIC 1001的材料具有选择性的材料(诸如金属卤化物等)。
在图11中,在PIC 1001中形成腔1001c之后,在PIC 1001的形成腔 1001c的表面上形成光刻胶1018。在形成光刻胶1018之后,对光刻胶1018 的对应于之后将形成PIC 1001的光栅部1001B的部分进行显影,以根据光刻胶1018是正性光刻胶还是负性光刻胶来去除光刻胶的曝光部分或者未曝光部分,从而形成如图12A和图12B所示的图案化的光刻胶1018。在形成图案化的光刻胶1018之后,以图案化的光刻胶1018作为掩模,通过利用蚀刻剂1019的可接受的蚀刻工艺(如,干蚀刻或湿蚀刻工艺)去除由图案化的光刻胶1018暴露的PIC1001的部分,从而在PIC 1001中形成光栅部1001B以及相应的主体部1001A(如图13所示)。蚀刻剂1019选择为对PIC 1001的材料具有选择性的材料(诸如金属卤化物等)。图12B示出了图12A的区域B的放大视图。
参见图13,在形成PIC 1001的腔1001c以及主体部1001A和光栅部 1001B之后,去除载体1014和缓冲层1015以将载体1014从PIC 1001分离。根据一些实施例,去除载体1014和缓冲层1015通过施加力将载体1014 和缓冲层1015去除。根据一些其他实施例,当缓冲层1015是感光材料时,去除包括将诸如激光或UV光的光投射到缓冲层1015上,使得缓冲层1015 在光的热量下分解,并且可以去除载体1014。
之后,参见图14,翻转图13所得到的结构,并且可以诸如通过锯片 1020分割或切割翻转后的结构,从而得到每个独立单元的PIC 1001(见图 15)。将该独立单元的PIC 1001通过拾取和放置工具进行放置,以为制造封装件8000的下一阶段做准备,如图15所示。
2)封装件8000(见图32)的制备
首先,参见图16,提供其上形成有释放层1022的载体1021。在一些实施例中,载体1021可以是玻璃载体、陶瓷载体等。释放层1022可以由基于聚合物的材料形成,其可以与载体1021一起从在随后的步骤中形成的上面的结构去除。在一些实施例中,释放层1022是诸如光热转换(LTHC) 释放涂层的基于环氧树脂的热释放材料,该材料在加热时失去其粘合性。在其它实施例中,释放层1022可以是紫外(UV)胶,当暴露于UV光时失去其粘合性。释放层1022可以以液体形式分配并且被固化,可以是层压在载体1021上的层压膜,或可以是类似的。
接下来,参见图17,将EIC 1002接合至载体1021。在图17中,在EIC 1002的有源面1002s上形成有焊盘1009。
参见图18,在接合EIC 1002之后,将先前图15中制造的PIC 1001接合至载体1021。从先前的讨论可知,在PIC 1001的有源面1001s上形成有焊盘1009和传感器1006,并且PIC1001形成有主体部1001A、连接主体部1001A的光栅部1001B以及腔1001c,在此不再重复描述。从图18中可以看出,PIC1001与EIC 1002相邻设置。
参见图19,在PIC 1001和EIC 1002接合之后,形成封装PIC 1001和 EIC 1002的保护层1007。在一些实施例中,保护层1007的顶面不低于PIC 1001和EIC 1002的顶面,以更好地保护PIC 1001和EIC 1002。保护层1007 可以包括选自聚酰亚胺(PI)、环氧树脂(epoxy)、ABF(味之素堆积膜)、聚丙烯(pp)或压克力等的非金属材料,或有机/非有机光敏液体材料,或有机/非有机光敏干膜材料等。通过保护层1007封装并固定各个元件(如, PIC 1001、EIC1002以及传感器1006),这可以避免在之后的工艺中发生翘曲。在形成保护层1007之后,诸如使用例如激光工艺80来蚀刻保护层 1007,以暴露PIC 1001的有源面1001s和EIC 1002的有源面1002s上的焊盘1009。在这种方法中,将激光射向保护层1007的需要去除的那些部分,以便暴露下面的焊盘1009。在一些实施例中,通过该激光工艺80所形成的孔的顶部宽度可以大于底部宽度,但本申请不限于此。
参见图20,在图19所形成的结构上方以及开口中形成晶种层1008。在一些实施例中,晶种层1008是金属层,其可以包括铜、金、银、铝、钯、铂、镍中的一种或多种及其合金的金属材料。在一些实施例中,晶种层1008 可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中,可以使用例如PVD等形成晶种层1008。
接下来,参见图21至图23,在晶种层1008上方形成并且图案化光刻胶1023(见图21)。光刻胶1023可以通过旋涂等形成,并且可以暴露于光以用于图案化。光刻胶1023的图案对应于用于形成连接件1005的导电图案(以下称为导电图案1005)。图案化形成穿过光刻胶1023的开口以暴露晶种层1008。在光刻胶1023的开口中和晶种层1008的暴露部分上形成导电材料1005(见图22)。可以通过诸如电镀或化学镀等的镀形成导电材料1005。导电材料1005可以包括铜、金、银、铝、钯、铂、镍中的一种或多种及其合金的金属材料。之后,去除光刻胶1023和晶种层1008的其上未形成导电材料1005的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶1023。一旦去除光刻胶1023,则诸如通过使用可接受的蚀刻工艺(诸如湿或干蚀刻)去除晶种层1008的暴露部分(见图23),从而形成连接件1005和晶种层1008。
之后,参见图24至图25,其示出了介电层1024和晶种层1025的形成。在图24中,在连接件1005和保护层1007上沉积介电层1024。在一些实施例中,介电层1024由聚合物形成,聚合物可以是可以使用光刻掩模图案化的诸如聚酰胺(PA)、聚对苯撑苯并二恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的材料。在其它实施例中,介电层1024由聚酰胺(PA) 形成。可以通过旋涂、层压、CVD等或它们的组合形成介电层1024。
接下来,图案化介电层1024。图案化形成暴露连接件1005的部分的开口。可以通过可接受的工艺图案化,诸如当介电层1024是光敏材料时,通过将介电层1024暴露于光,或通过例如使用各向异性蚀刻的蚀刻。如果介电层1024是光敏材料,则可以在曝光之后显影介电层1024。
在图25至图30中,在介电层1024上形成外部连接件1010。作为形成外部连接件1010的实例,在介电层1024上方和穿过介电层1024的开口中形成晶种层1025(见图25)。在一些实施例中,晶种层1025是金属层,其可以包括铜、金、银、铝、钯、铂、镍中的一种或多种及其合金的金属材料。在一些实施例中,晶种层1025可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中,晶种层1025包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层1025。之后,在晶种层1025上形成并且图案化光刻胶1026(见图26)。光刻胶1026可以通过旋涂等形成,并且可以暴露于光以用于图案化。光刻胶1026的图案对应于外部连接件1010。图案化形成穿过光刻胶1026的开口以暴露晶种层1025。
接下来,在光刻胶1026的开口中和晶种层1025的暴露部分上形成金属层1027和焊料1028(见图27)。可以通过诸如电镀或化学镀等的镀或诸如CVD或PVD的沉积工艺形成金属层1027并且通过本领域常用的方法形成焊料1028。金属层1027可以包括铜、金、银、铝、钯、铂、镍中的一种或多种及其合金的金属材料。之后,去除光刻胶1026和晶种层1025 的其上未形成金属层1027和焊料1028的部分(见图28)。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶1026。一旦去除光刻胶1026,则诸如通过使用可接受的蚀刻工艺(诸如湿或干蚀刻)去除晶种层1025的暴露部分。一旦已经去除光刻胶1026和晶种层1025的暴露部分,则可以对焊料1028实施回流工艺90(见图29),以将焊料1028 成形为期望的焊球形状,从而形成外部连接件1010(见图30)。
此外,包括介电层1024和相应的导电部件(如,金属层1027)的层形成再分布结构1004(见图28至图30)。应该注意,再分布结构1004的形成方法示出为实例。可以在再分布结构1004中形成更多或更少的介电层和导电部件。如果要形成更少的介电层和导电部件,则可以省略以上讨论的步骤和工艺。如果要形成更多的介电层和导电部件,则可以重复以上讨论的步骤和工艺。本领域普通技术人员将容易理解,可以省略或重复哪些步骤和工艺。
此外,在图30中,在形成再分布结构1004之后,去除载体1021和释放层1022,以将载体1021分离。根据一些实施例,通过施加外力将载体 1021和释放层1022去除。根据一些其他实施例,当释放层1022是感光材料时,将诸如激光或UV光的光投射到释放层1022上,使得释放层1022 在光的热量下分解,并且可以去除载体1021。
接下来,参见图31,在形成外部连接件1010之后,将图30所得的结构翻转,并且通过粘合层1011将FAU 1003附接至PIC 1001和EIC 1002 的顶部,该FAU 1003在其一侧处包括插塞1003P(见图31的FAU 1003的虚线部分),并且延伸横跨PIC 1001的腔1001c。在一些实施例中,粘合层1011可以包括选自聚酰亚胺(PI)、环氧树脂(epoxy)、ABF(味之素堆积膜)、聚丙烯(pp)或压克力等的非金属材料,或有机/非有机光敏液体材料,或有机/非有机光敏干膜材料等。
最后,在图32中,可以通过分割或切割得到单个独立的结构,例如,通过锯片,但是可以使用任何合适的分割或切割工艺,从而得到封装件8000。
通过本申请的方法制备的封装件将FAU与PIC以面对面的方式设置,使光线能直接自FAU抵达传感器,而能提供较短的光路径,并且省略反光镜从而避免光线传递时发生反射或折射,同时缩小封装件尺寸。此外,将基底改为体积较小的RDL,并将EIC与PIC有源面朝下设置,不需打线即可电连接RDL,可缩小封装件的尺寸。
此外,该封装件是一个性能良好的硅光子(SiPh)WL(晶圆级)或PNL (面板级)封装件,以直接且较短的光路进行从FAU到PIC的光传输,而不需要采用用于改变光路方向的镜面组件。在该封装件中,至少集成了6 个功能器件(多层RDL、EIC、带背面(与有源面相对)光栅部的PIC和 FAU)。对于更薄和更小的小型化封装件,可以直接制造多层RDL和通孔 (以代替有机基底)。
上面概述了若干实施例的特征,使得本领域人员可以更好地理解本实用新型的方面。本领域人员应该理解,它们可以容易地使用本实用新型作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本实用新型的精神和范围,并且在不背离本实用新型的精神和范围的情况下,本文中它们可以做出多种变化、替换以及改变。
Claims (10)
1.一种封装件,包括:
光集成电路;
电集成电路,与所述光集成电路相邻设置;
再分布结构,设置在所述光集成电路和所述电集成电路下方,
连接件,从所述再分布结构朝向所述光集成电路和所述电集成电路延伸,
其中,所述连接件将所述光集成电路和所述电集成电路的朝向所述再分布结构的表面直接连接至所述再分布结构。
2.根据权利要求1所述的封装件,其特征在于,所述光集成电路在远离所述再分布结构的一侧具有腔,并且其中,所述光集成电路包括:
两个主体部,分别设置在所述腔的两侧;以及
光栅部,连接所述主体部,其中,所述光栅部设置在所述腔的底部。
3.根据权利要求2所述的封装件,其特征在于,还包括:
传感器,设置在所述光栅部正下方。
4.根据权利要求1所述的封装件,其特征在于,还包括:
光纤阵列单元,附接至所述光集成电路和所述电集成电路的顶部,
其中,所述光纤阵列单元延伸横跨所述光集成电路中的腔。
5.根据权利要求1所述的封装件,其特征在于,还包括:
保护层,封装所述光集成电路和所述电集成电路,其中,所述保护层的顶面不低于所述光集成电路和所述电集成电路的顶面。
6.根据权利要求5所述的封装件,其特征在于,所述保护层进一步设置在所述连接件之间,以及所述光集成电路和所述电集成电路与所述再分布结构之间。
7.根据权利要求1所述的封装件,其特征在于,所述连接件为通孔,
其中,所述通孔的直径在远离所述再分布结构的方向上逐渐减小。
8.根据权利要求5所述的封装件,其特征在于,还包括:
晶种层,设置在所述保护层与所述连接件之间。
9.根据权利要求1所述的封装件,其特征在于,所述光集成电路和所述电集成电路的朝向所述再分布结构的表面具有焊盘,
其中,所述连接件与相应的所述焊盘接合。
10.根据权利要求1所述的封装件,其特征在于,所述光集成电路与所述电集成电路的顶面齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221734395.4U CN218350539U (zh) | 2022-07-05 | 2022-07-05 | 封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221734395.4U CN218350539U (zh) | 2022-07-05 | 2022-07-05 | 封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218350539U true CN218350539U (zh) | 2023-01-20 |
Family
ID=84912320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221734395.4U Active CN218350539U (zh) | 2022-07-05 | 2022-07-05 | 封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218350539U (zh) |
-
2022
- 2022-07-05 CN CN202221734395.4U patent/CN218350539U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10957671B2 (en) | Method for fabricating a semiconductor and semiconductor package | |
US8209856B2 (en) | Printed wiring board and method for manufacturing the same | |
JP4012496B2 (ja) | 半導体装置 | |
US8943683B2 (en) | Fabricating method of embedded package structure | |
US8273601B2 (en) | Method of fabricating multi-chip package structure | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
US20080023819A1 (en) | Package structure having semiconductor chip embedded therein and method for fabricating the same | |
JP2009064839A (ja) | 光学デバイス及びその製造方法 | |
TW201312666A (zh) | 半導體裝置及包括研磨步驟之半導體裝置的製造方法 | |
JP6029958B2 (ja) | 配線基板の製造方法 | |
KR20200027419A (ko) | 반도체 디바이스 및 제조 방법 | |
KR20210015648A (ko) | 반도체 디바이스 및 반도체 디바이스의 제조 방법 | |
TWI384595B (zh) | 半導體裝置及其製造方法 | |
CN111916354B (zh) | 线路载板及其制作方法 | |
US7772033B2 (en) | Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
CN218350539U (zh) | 封装件 | |
JP4316624B2 (ja) | 半導体装置 | |
TWI802167B (zh) | 半導體封裝結構及其製作方法 | |
CN217467261U (zh) | 封装件 | |
US11062985B2 (en) | Wiring structure having an intermediate layer between an upper conductive structure and conductive structure | |
JP4321758B2 (ja) | 半導体装置 | |
CN219642829U (zh) | 半导体封装结构 | |
CN217085332U (zh) | 光电封装结构 | |
CN217007767U (zh) | 光电封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |