TWI802167B

TWI802167B - 半導體封裝結構及其製作方法

Info

Publication number: TWI802167B
Application number: TW110148369A
Authority: TW
Inventors: 胡迪群
Original assignee: 胡迪群
Priority date: 2021-04-08
Filing date: 2021-12-23
Publication date: 2023-05-11
Also published as: TW202341381A; TW202240817A

Abstract

一種半導體封裝結構，包括一第一薄膜重佈層、多個第一連接件、一第二薄膜重佈層、多個第二連接件、一填充膠層、一晶片以及多個銲球。第一連接件配置於第一薄膜重佈層的第一表面上。第二連接件配置於第二薄膜重佈層的第三表面上。第二連接件分別連接第一連接件，而使第二薄膜重佈層接合於第一薄膜重佈層上。填充膠層填充於第一薄膜重佈層與第二薄膜重佈層之間，且包覆第一連接件與第二連接件。晶片配置於第一薄膜重佈層的第二表面上。銲球配置於第二薄膜重佈層的第四表面上。

Description

半導體封裝結構及其製作方法

本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。

多層薄膜重佈層（multilayer thin film redistribution layer）通常用作異質整合（heterogeneous integration）基板。在玻璃載板上的薄膜重佈層因容易產生高應力與翹曲現象，因而使得目前在玻璃載板上僅能設置兩層或三層的金屬與兩層或三層的介電層。也就是說，薄膜重佈層中的線路層最多不會超過三層，因而限制了薄膜重佈層的應用範圍，而無法擴展到更複雜的系統內。

本發明提供一種半導體封裝結構及其製作方法，可具有三層以上的多層薄膜重佈層，且製程簡單。

本發明的半導體封裝結構，其包括一第一薄膜重佈層、多個第一連接件、一第二薄膜重佈層、多個第二連接件、一填充膠層、一晶片以及多個銲球。第一薄膜重佈層具有相對的一第一表面與一第二表面。第一連接件配置於第一薄膜重佈層的第一表面上。第二薄膜重佈層具有相對的一第三表面與一第四表面。第二連接件配置於第二薄膜重佈層的第三表面上，其中第二連接件分別連接第一連接件，而使第二薄膜重佈層接合於第一薄膜重佈層上。填充膠層填充於第一薄膜重佈層與第二薄膜重佈層之間，且包覆第一連接件與第二連接件。晶片配置於第一薄膜重佈層的第二表面上。銲球配置於第二薄膜重佈層的第四表面上。

在本發明的一實施例中，上述的半導體封裝結構還包括多個第三連接件，配置於第一薄膜重佈層的第二表面上。晶片具有相對的一主動面與一背面以及連接主動面與背面的一周圍表面，且晶片包括配置於主動面上的多個第四連接件。第四連接件分別連接第三連接件，而使晶片接合於第一薄膜重佈層上。

在本發明的一實施例中，上述的每一第三連接件包括一接墊以及一導電柱。接墊配置於第一薄膜重佈層的第二表面上，而導電柱位於接墊與晶片的每一第四連接件之間。

在本發明的一實施例中，上述的半導體封裝結構還包括一封裝膠體，包覆第三連接件、第四連接件以及晶片的主動面、背面及周圍表面。封裝膠體的邊緣切齊於填充膠層的邊緣。

在本發明的一實施例中，上述的半導體封裝結構還包括一底膠，包覆第三連接件、第四連接件以及晶片的主動面，且暴露出晶片的背面以及周圍表面。

在本發明的一實施例中，上述的第一薄膜重佈層的層數不同於第二薄膜重佈層的層數。

在本發明的一實施例中，上述的第一薄膜重佈層的層數與第二薄膜重佈層的層數相同。

在本發明的一實施例中，上述的半導體封裝結構還包括多個連接墊以及一防銲層。連接墊配置於第二薄膜重佈層的第四表面上，且與第二薄膜重佈層電性連接。防銲層配置於第二薄膜重佈層的第四表面上，且具有多個開口。開口暴露出部分連接墊，且銲球分別位於開口內並連接開口所暴露出的連接墊。

在本發明的一實施例中，上述的每一第一連接件的延伸方向相反於每一第二連接件的延伸方向。

在本發明的一實施例中，上述的第一薄膜重佈層的佈線密度密集於第二薄膜重佈層的佈線密度。

在本發明的一實施例中，上述的第一薄膜重佈層包括多層第一重分佈線路層以及環繞第一重分佈線路層的一第一支撐環。第二薄膜重佈層包括多層第二重分佈線路層以及環繞第二重分佈線路層的一第二支撐環。第一支撐環與第二支撐環透過第一連接件與第二連接件對接在一起。

本發明的半導體封裝結構的製作方法，其包括以下步驟。形成一第一薄膜重佈層於第一載板上。第一載板上設置有一第一離型膜，而第一薄膜重佈層具有相對的一第一表面與一第二表面。第一離型膜位於第一薄膜重佈層的第二表面與第一載板之間。形成多個第一連接件於第一薄膜重佈層的第一表面上。形成一第二薄膜重佈層於第二載板上。第二載板上設置有一第二離型膜，而第二薄膜重佈層具有相對的一第三表面與一第四表面。第二離型膜位於第二薄膜重佈層的第四表面與第二載板之間。形成多個第二連接件於第二薄膜重佈層的第三表面上。令第二連接件分別連接第一連接件，而使第二薄膜重佈層接合於第一薄膜重佈層上。填充一填充膠層於第一薄膜重佈層與第二薄膜重佈層之間，其中填充膠層包覆第一連接件與第二連接件。移除第一載板與第一離型膜，而暴露出第一薄膜重佈層的第二表面。設置一晶片於第一薄膜重佈層的第二表面上。移除第二載板與第二離型膜，而暴露出第二薄膜重佈層的第四表面。設置多個銲球於第二薄膜重佈層的第四表面上。

在本發明的一實施例中，上述移除第二載板與第二離型膜之前，先移除第一載板與第一離型膜以及設置晶片於第一薄膜重佈層的第二表面上。

在本發明的一實施例中，上述半導體封裝結構的製作方法還包括移除第一載板與第一離型膜之後，形成多個第三連接件於第一薄膜重佈層的第二表面上。每一第三連接件包括一接墊以及一導電柱。接墊配置於第一薄膜重佈層的第二表面上，而導電柱位於接墊上。晶片具有相對的一主動面與一背面以及連接主動面與背面的一周圍表面，且晶片包括配置於主動面上的多個第四連接件。設置晶片於第一薄膜重佈層的第二表面上時，令第四連接件分別連接第三連接件，而使晶片接合於第一薄膜重佈層上。

在本發明的一實施例中，上述半導體封裝結構的製作方法還包括於移除第二載板與第二離型膜之前，形成一封裝膠體以包覆第三連接件、第四連接件以及晶片的主動面、背面及周圍表面。封裝膠體的邊緣切齊於填充膠層的邊緣。

在本發明的一實施例中，上述半導體封裝結構的製作方法還包括移除第二載板與第二離型膜之後，形成彼此分離的多個連接墊於第二薄膜重佈層的第四表面上，其中連接墊與第二薄膜重佈層電性連接。形成一防銲層於第二薄膜重佈層的第四表面上。防銲層具有多個開口，以暴露出部分連接墊。設置銲球於第二薄膜重佈層的第四表面上時，令銲球分別位於開口內並連接開口所暴露出的連接墊。

在本發明的一實施例中，上述移除第一載板與第一離型膜之前，先移除第二載板與第二離型膜以及設置銲球於第二薄膜重佈層的第四表面上。

在本發明的一實施例中，上述半導體封裝結構的製作方法還包括形成一底膠以包覆第三連接件、第四連接件以及晶片的主動面。底膠暴露出晶片的背面以及周圍表面。

在本發明的一實施例中，上述的底膠的材質不同於填充膠體的材質。

基於上述，在本發明的半導體封裝結構的設計中，位於第二薄膜重佈層上的第二連接件分別連接位於第一薄膜重佈層的第一連接件，而使第二薄膜重佈層接合於第一薄膜重佈層上，藉此可形成至少三層以上的多層薄膜重佈層，且製程簡單。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1I是依照本發明的一實施例的一種半導體封裝結構的製作方法的剖面示意圖。關於本實施例的半導體封裝結構的製作方法，首先，請參考圖1A，形成一第一薄膜重佈層110於第一載板10上。第一載板10上設置有一第一離型膜12，而第一薄膜重佈層110具有相對的一第一表面S1與一第二表面S2。第一離型膜12位於第一薄膜重佈層110的第二表面S2與第一載板10之間。

詳細來說，在本實施例中，第一載板10例如是一暫時基板，其中第一載板10的材質可以由玻璃(glass)、塑膠(plastic)、矽(silicon)、金屬(metal)或其他合適的材料製成，只要該材料能承載在隨後的製程中所形成於其上的結構即可。在一些實施例中，被施加在第一載板10上的第一離型膜12 (例如，光熱轉換膜(light to heat conversion film)或其他合適的剝離層(de-bonding layer))，能在後續的剝離製程(de-bonding process)中增加隨後形成的結構從第一載板10的可離型性(releasibility)。可選地，第一離型膜12能被省略。

如圖1A所示，在第一載板10上方可以形成第一薄膜重佈層110，其中第一薄膜重佈層110包括多層第一重分佈線路層112（示意地繪示二層第一重分佈線路層112）、多層第一介電層114（示意地繪示三層第一介電層114）以及多個第一導電通孔116。埋在第一介電層114中的第一重分佈線路層112和第一導電通孔116可以共同地被視為第一薄膜重佈層110的細重佈電路。

在一些實施例中，第一重分佈線路層112和第一導電通孔116的材料可以是或可以包括銅(copper)、金(gold)、鎳(nickel)、鋁(aluminium)、鉑(platinum)、錫(tin)、金屬合金(metal alloy)、其組合或其他合適的導電材料。第一介電層114彼此堆疊，且第一介電層114的材料可以是或可以包括聚醯亞胺(polyimide，PI)、苯並環丁烯(benzocyclobutene，BCB)、聚苯並惡唑(polybenzoxazole，PBO)、無機介電材料(例如，氧化矽(silicon oxide)、氮化矽(silicon nitride)等)或其他合適的電性絕緣材料。

在一些實施例中，可以使用金屬沉積製程(metallic deposition process) 、光刻和蝕刻製程(lithography and etching process)或其他合適的技術，在第一載板10上方形成第一重分佈線路層112。在一些實施例中，在靠近第一載板10的底部水平處的第一重分佈線路層112包括多個導電接墊(conductive pad)(未示出)，用於隨後的元件安裝製程(element-mounting process)。接下來，可以使用例如塗覆製程(coating process)、光刻和蝕刻製程或其他合適的技術，以在第一載板10上方形成具有開口(opening)的第一介電層114，以覆蓋第一重分佈線路層112。第一介電層114的開口可以暴露出第一重分佈線路層112的至少一部分，以用於進一步的電性連接。可選地，在形成第一重分佈線路層112之前先形成第一介電層114。隨後，可以使用鍍覆(plating)、沉積(deposition)或其他合適的製程在第一介電層114的開口中形成導電材料以形成第一導電通孔116。術語“導電通孔(conductive via)”可以是在層之間提供垂直電性連接並穿透一個或多個相鄰層的平面的元件。當在開口中形成導電材料時，也可以在第一介電層114的頂表面上形成導電材料，然後將在第一介電層114的頂表面上的導電材料圖案化，以形成另一層第一重分佈線路層112。在第一介電層114的頂表面上的第一重分佈線路層112可以包括導線(conductive line)和接墊(pad)。第一重分佈線路層112可以被稱為具有細線/間隔(fine line/space)佈線(wiring)的圖案化導電層。

可以重複執行上述步驟，使得第一重分佈線路層112和第一介電層114交替地堆疊，並且第一導電通孔116被埋入在第一介電層114中。第一導電通孔116可以在不同層中的第一重分佈線路層112之間形成電性連接和物理連接。在一些實施例中，第一薄膜重佈層110是具有細線/間隔(fine line/space)路由(routing)的層的堆疊。應當注意的是，在圖1A中所示的第一薄膜重佈層110僅是示範性的，可以根據電路設計的需要，形成更多層或更少層的重佈線結構。

請繼續參考圖1A，第一薄膜重佈層110包括彼此相對的第一表面S1和第二表面S2，其中第二表面S2面向第一載板10。第一薄膜重佈層110的第二表面S2處的第一導電通孔116和第一介電層114可以基本上齊平。在一些實施例中，第一重分佈線路層112可以形成在第一介電層114中的最上層的頂表面處。在這種情況下，第一表面S1包括第一重分佈線路層112和最上層的第一介電層114。在一些實施例中，第一導電通孔116朝向第一載板10漸縮。第一薄膜重佈層110的厚度可以在大約2 μm至大約10 μm的範圍內。儘管根據產品要求(product requirements)/製程配方(process recipes)，其他值也是可能的。

接著，請再繼續參考圖1A，形成多個第一連接件120於第一薄膜重佈層110的第一表面S1上。第一連接件120例如是形成在第一薄膜重佈層110的第一表面S1上的柱狀部分(pillar portion) ，其中第一連接件120的直徑往遠離第一表面S1的方向逐漸縮小，但不以此為限。於另一實施例中，第一連接件120的直徑亦可往遠離第一表面S1的方向逐漸變大。在本實施例中，第一連接件120和第一導電通孔116可在同一步驟期間鍍覆而成。可選地，在形成第一薄膜重佈層110之後，單獨地形成第一連接件120 (或放置在第一薄膜重佈層110上)。在一些實施例中，第一連接件120的材質包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或另種合適的導電材料。要注意的是，在此處所示的第一連接件120的數量僅用於說明目的，並不構成對本發明的限制。

接著，請參考圖1B，形成一第二薄膜重佈層130於第二載板20上。第二載板20上設置有一第二離型膜22，而第二薄膜重佈層130具有相對的一第三表面S3與一第四表面S4。第二離型膜22位於第二薄膜重佈層130的第四表面S4與第二載板20之間，其中第四表面S4面向第二載板20，且第二載板20例如是一暫時基板。第二薄膜重佈層130包括多層第二重分佈線路層132（示意地繪示二層第二重分佈線路層132）、多層第二介電層134（示意地繪示三層第二介電層134）以及多個第二導電通孔136。

須說明的是，第二載板20及第二離型膜22的材質與第一載板10及第一離型膜12的材質相同或相似，而第二薄膜重佈層130的製作方法與材質與上述第一薄膜重佈層110的製作方法與材質相同或相似，請參考上述第一載板10、第一離型膜12及第一薄膜重佈層110的說明，於此不再贅述。

接著，請再參考圖1B，形成多個第二連接件140於第二薄膜重佈層130的第三表面S3上。第二連接件140例如是形成在第二薄膜重佈層130的第三表面S3上的柱狀部分(pillar portion) ，其中第二連接件140的直徑往遠離第三表面S3的方向逐漸縮小，但不以此為限。於另一實施例中，第二連接件140的直徑亦可往遠離第三表面S3的方向逐漸變大。在本實施例中，第二連接件140和第二導電通孔136可在同一步驟期間鍍覆而成。可選地，在形成第二薄膜重佈層130之後，單獨地形成第二連接件140 (或放置在第二薄膜重佈層130上)。在一些實施例中，第二連接件140的材質包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或另種合適的導電材料。要注意的是，在此處所示的第二連接件140的數量僅用於說明目的，並不構成對本發明的限制。

緊接著，請再參考圖1B，將第二薄膜重佈層130的第三表面S3面對第一薄膜重佈層110的第一表面S1，以令第二連接件140分別連接第一連接件120，而使第二薄膜重佈層130接合於第一薄膜重佈層110上。此處，第二連接件140是結構性連接且電性連接至第一連接件120，其中第二連接件140可與第一連接件120對齊連接，或者是，錯位連接，於此並不加以限制。第一薄膜重佈層110透過第一連接件120與第二連接件140電性連接至第二薄膜重佈層130。

於此，第一薄膜重佈層110的層數（包括線路層的數量與介電層的數量）與第二薄膜重佈層130的層數相同，意即薄膜重佈層110與第二薄膜重佈層130層數呈對稱，但不以此為限。特別是，第一薄膜重佈層110的佈線密度密集於第二薄膜重佈層130的佈線密度，而第二導電通孔136的延伸方向相反於第一導電通孔116的延伸方向，且第一連接件120的延伸方向（如上往下）相反於第二連接件140的延伸方向（如下往上），但不以此為限。

接著，請參考圖1C，填充一填充膠層150於第一薄膜重佈層110與第二薄膜重佈層130之間，其中填充膠層150包覆第一連接件120與第二連接件140以進行保護。例如，可執行底膠材料(underfill material)的分配製程(dispensing process)，然後進行固化製程以形成填充膠層150。例如，填充膠層150填充在第一薄膜重佈層110的第一表面S1與第二薄膜重佈層130的第三表面S3之間的間隙(gap)，以圍繞、覆蓋、包覆第一連接件120與第二連接件140。

接著，請同時參考圖1C以及圖1D，移除第一載板10與第一離型膜12，而暴露出第一薄膜重佈層110的第二表面S2。例如，通過向位於第一薄膜重佈層110和第一載板10之間的第一離型膜12施加外部能量(例如，熱和/或壓力等)，從而使第一離型膜12與第一薄膜重佈層110分層。可以使用其他合適的製程(例如，機械移除(mechanical removing)，蝕刻(etching)、研磨(grinding)等)來移除臨時第一載板10和第一離型膜12。可選地，在第一薄膜重佈層110的第二表面S2上執行清洗製程(cleaning process)以去除第一離型膜12的殘留物。可以露出與在第二表面S2上的第一介電層114的最下層齊平的第一導電通孔116的底面，以便在剝離(de-bonding)之後進一步電性連接。

接著，請參考圖1E，形成多個第三連接件160於第一薄膜重佈層110的第二表面S2上。每一第三連接件160包括一接墊162以及一導電柱164，其中接墊162配置於第一薄膜重佈層110的第二表面S2上，且與第一導電通孔116電性連接。導電柱164分別位於接墊162上，且導電柱164透過接墊而電性連接至第一薄膜重佈層110。

接著，請參考圖1F，設置晶片170於第一薄膜重佈層110的第二表面S2上，其中晶片170具有相對的一主動面171與一背面173以及連接主動面171與背面173的一周圍表面175，且晶片170包括配置於主動面171上的多個第四連接件172。令晶片170的第四連接件172分別連接第三連接件160的導電柱164，而使晶片170接合於第一薄膜重佈層110上。此處，晶片170是以覆晶接合的方式電性連接於第一薄膜重佈層110上。

接著，請參考圖1G，形成一封裝膠體180a以包覆第三連接件160、第四連接件172以及晶片170的主動面171、背面173以及周圍表面175。也就是說，封裝膠體180a將晶片170完全包覆，且封裝膠體180a的邊緣實質上切齊於填充膠層150的邊緣、第一薄膜重佈層110的邊緣以及第二薄膜重佈層130的邊緣，但不以此為限。

接著，請同時參考圖1G與圖1H，移除第二載板20與第二離型膜22，而暴露出第二薄膜重佈層130的第四表面S4。也就是說，本實施例移除第二載板20與第二離型膜22之前，已經先移除第一載板10與第一離型膜12以及設置晶片170於第一薄膜重佈層110的第二表面S2上。此處，移除第二載板20與第二離型膜22與上述移除第一載板10與第一離型膜12的方式相同，請參考上述移除第一載板10與第一離型膜12的方式，於此不再贅述。

之後，請參考圖1I，形成多個彼此分離的連接墊185於第二薄膜重佈層130的第四表面S4，其中連接墊185位於最外側的第二介電層134上，且與第二薄膜重佈層130最外側的第二導電通孔136電性連接。緊接著，形成一防銲層190於第二薄膜重佈層130的第四表面S4上，其中防銲層190位於最外側的第二介電層134上，且具有多個開口192，以暴露出每一連接墊185的一部分。

最後，請再參考圖1I，設置銲球195於第二薄膜重佈層130的第四表面S4。令銲球195分別位於防銲層190的開口192內並結構性連接且電性連接開口192所暴露出的連接墊185。晶片170可依序透過第三連接件160、第一薄膜重佈層110、第一連接件120、第二連接件140、第二薄膜重佈層130、接墊185及銲球195而與外部電路（未繪示）電性連接。至此，已完成半導體封裝結構100a的製作。

須說明的是，於另一未繪示的實施例中，亦可在移除第一載板10與第一離型膜12之前，已先移除第二載板20與第二離型膜22以及設置連接墊185及銲球195於第二薄膜重佈層130的第四表面S4上，此仍屬於本發明所欲保護的範圍。

在結構上，請再參考圖1I，本實施例的半導體封裝結構100a包括第一薄膜重佈層110、第一連接件120、第二薄膜重佈層130、第二連接件140、填充膠層150、晶片170以及銲球195。第一薄膜重佈層110具有相對的第一表面S1與第二表面S2，且包括二層第一重分佈線路層112、三層第一介電層114以及多個第一導電通孔116。第一連接件120配置於第一薄膜重佈層110的第一表面S1上。第二薄膜重佈層130具有相對的第三表面S3與第四表面S4，且包括二層第二重分佈線路層132、三層第二介電層134以及多個第二導電通孔136。第二連接件140配置於第二薄膜重佈層130的第三表面S3上，其中第二連接件140分別連接第一連接件120，而使第二薄膜重佈層130接合於第一薄膜重佈層110上。於此，第一重分佈線路層112的層數與第二重分佈線路層132的層數相同，而第一介電層114的層數與第二介電層134的層數相同，但不以此為限。填充膠層150填充於第一薄膜重佈層110與第二薄膜重佈層130之間，且包覆第一連接件120與第二連接件140。晶片170配置於第一薄膜重佈層110的第二表面S2上。銲球195配置於第二薄膜重佈層130的第四表面S4上。

再者，在本實施例中，半導體封裝結構100a還包括第三連接件160，配置於第一薄膜重佈層110的第二表面S2上，其中第三連接件160包括接墊162以及導電柱164。晶片170具有相對的主動面171與背面173以及連接主動面171與背面173的周圍表面175，且晶片170包括配置於主動面171上的第四連接件172。第四連接件172分別連接第三連接件160，而使晶片170接合於第一薄膜重佈層110上。接墊162配置於第一薄膜重佈層110的第二表面S2上，而導電柱164位於接墊162與晶片170的第四連接件172之間。

此外，本實施例的半導體封裝結構100a還包括封裝膠體180a，包覆第三連接件160、第四連接件172以及晶片170的主動面171、背面173以及周圍表面175。封裝膠體180a的邊緣切齊於填充膠層150的邊緣。另外，半導體封裝結構100a還包括連接墊185以及防銲層190。連接墊185配置於第二薄膜重佈層130的第四表面S4上，且結構性且電性連接第二薄膜重佈層130最外側的第二導電通孔136。防銲層190配置於第二薄膜重佈層130的第四表面S4上，且具有開口192，其中開口192暴露出部分連接墊185。銲球195分別位於防銲層190的開口192內並結構性且電性連接開口192所暴露出的連接墊185。

簡言之，在本實施例的半導體封裝結構100a的製作方法中，是透過位於第二薄膜重佈層130上的第二連接件140分別連接位於第一薄膜重佈層110的第一連接件120，而使第二薄膜重佈層130接合於第一薄膜重佈層110上，藉此形成至少三層以上的多層薄膜重佈層。相較於習知僅能在玻璃載板上形成不超過三層線路的薄膜重佈層而言，本實施例的半導體封裝結構100a的製作方法具有製程簡單的優勢，且不受限於習知玻璃載板上僅能設置兩層或三層的金屬的限制。再者，本實施例是以佈線密度較為密集的第一薄膜重佈層110與晶片170接合，而以佈線密度較為稀疏的第二薄膜重佈層130與銲球195接合，藉此形成扇出型（fan-out）的線路結構。此外，由於本實例的半導體封裝結構100a可具有至少三層以上的多層薄膜重佈層，因此可應用及擴展至更複雜的系統內。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2A至圖2F是依照本發明的另一實施例的一種半導體封裝結構的製作方法的局部步驟的剖面示意圖。本實施例的半導體封裝結構的製作方法和上述的半導體封裝結構的製作方法相似，兩者的差異在於：在圖1C的步驟後，即填充填充膠層150於第一薄膜重佈層110與第二薄膜重佈層130之間後，請同時參考圖1C與圖2A，移除第二載板20與第二離型膜22，而暴露出第二薄膜重佈層130的第四表面S4。

接著，請參考圖2B，形成彼此分離的連接墊185於第二薄膜重佈層130的第四表面S4，其中連接墊185位於第二薄膜重佈層130最外側的第二介電層134上，且與第二薄膜重佈層130最外側的第二導電通孔136電性連接。

緊接著，請再參考圖2B，形成防銲層190於第二薄膜重佈層130的第四表面S4上。防銲層190位於第二薄膜重佈層130最外側的第二介電層134上，且防銲層190具有開口192，以暴露出部分連接墊185。

接著，請參考圖2C，設置銲球195於第二薄膜重佈層130的第四表面S4上。令銲球195分別位於防銲層190的開口192內並結構性且電性連接開口192所暴露出的連接墊185。

接著，請同時參考圖2C以及圖2D，移除第一載板10與第一離型膜12，而暴露出第一薄膜重佈層110的第二表面S2。換言之，本實施例移除第一載板10與第一離型膜12之前，已先移除第二載板20與第二離型膜22以及設置銲球195於第二薄膜重佈層130的第四表面S4上。

接著，請再參考圖2D，形成第三連接件160於第一薄膜重佈層110的第二表面S2上。第三連接件160包括接墊162以及一導電柱164。接墊162配置於第一薄膜重佈層110的第二表面S2上，而導電柱164位於接墊162上。

之後，請參考圖2E，設置晶片170於第一薄膜重佈層110的第二表面S2上，其中晶片170的第四連接件172分別連接第三連接件160的導電柱164，而使晶片170接合於第一薄膜重佈層110上。此處，晶片170是以覆晶接合的方式電性連接至第一薄膜重佈層110上。

最後，請參考圖2F，形成一底膠180b以包覆第三連接件160、第四連接件172以及晶片170的主動面171，其中底膠180b暴露出晶片170的背面173以及周圍表面175，可具有較佳的散熱效果。此處，底膠180b的材質可相同或不同於填充膠體150的材質，於此並不加以限制。至此，已完成半導體封裝結構100b的製作方法。

須說明的是，於另一未繪示的實施例中，亦可移除第二載板20與第二離型膜22之前，已經先移除第一載板10與第一離型膜12、設置晶片170於第一薄膜重佈層110的第二表面S2上及形成底膠180b，此仍屬於本發明所欲保護的範圍。

在結構上，請同時參考圖1I以及圖2F，本實施例的半導體封裝結構100b與圖1I的半導體封裝結構100a相似，兩者的差異在於：在本實施例中，無採用封裝膠體180a，而是採用底膠180b。詳細來說，底膠180b包覆第三連接件160、第四連接件172以及晶片170的主動面171，且暴露出晶片170的背面173以及周圍表面175。由於底膠180b未完全包覆晶片170，因而使得本實施例的半導體封裝結構100b可具有較佳的散熱效果。

圖3是依照本發明的一實施例的一種半導體封裝結構的剖面示意圖。請同時參考圖1I以及圖3，本實施例的半導體封裝結構100c與圖1I的半導體封裝結構100a相似，兩者的差異在於：在本實施例中，第一薄膜重佈層110的層數不同於第二薄膜重佈層130c的層數。詳細來說，本實施例的第一薄膜重佈層110包括二層第一重分佈線路層112以及三層的第一介電層114，而第二薄膜重佈層130c包括一層第二重分布線路層132c以及二層第二介電層134c。也就是說，第一薄膜重佈層110與第二薄膜重佈層130c的層數沒有對稱。於此，第二薄膜重佈層130c與第一薄膜重佈層110接合後可形成至少三層以上的多層薄膜重佈層，因而可應用及擴展至更複雜的系統內。

圖4是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。請同時參考圖2F以及圖4，本實施例的半導體封裝結構100d與圖2F的半導體封裝結構100b相似，兩者的差異在於：在本實施例中，第一薄膜重佈層110d的層數不同於第二薄膜重佈層130的層數。詳細來說，本實施例的第一薄膜重佈層110d包括一層第一重分佈線路層112d與二層的第一介電層114d，而第二薄膜重佈層130包括二層第二重分布線路層132與三層的第二介電層134c。也就是說，第一薄膜重佈層110d與第二薄膜重佈層130的層數沒有對稱。於此，第二薄膜重佈層130與第一薄膜重佈層110d接合後可形成至少三層以上的多層薄膜重佈層，因而可應用及擴展至更複雜的系統內。

圖5是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。請同時參考圖4以及圖5，本實施例的半導體封裝結構100e與圖4的半導體封裝結構100d相似，兩者的差異在於：在本實施例中，半導體封裝結構100e還包括第三薄膜重佈層155，包括多層第三重分佈線路層156（示意地繪示二層第三重分佈線路層156）、多層第三介電層157（示意地繪示三層第三介電層157）以及多個第三導電通孔158。第三重分佈線路層156與第三介電層157交替堆疊，且第三重分佈線路層156透過第三導電通孔158電性連接。此處，每一第三介電層157的厚度大於每一第二介電層134的厚度及每一第一介電層114d的厚度，其中第三介電層157的材質例如是預浸體（prepreg, PP）或味之素構成膜（Ajinomoto Build up Film，ABF），但不以此為限。

此外，連接件142分別連接連接件122，而使第二薄膜重佈層130接合於第三薄膜重佈層155上。填充膠層152填充於第二薄膜重佈層130與第三薄膜重佈層155之間，其中填充膠層152包覆連接件122與連接件142以進行保護。此處，連接件142的延伸方向(由下往上)相反於連接件122的延伸方向(由上往下)。第一薄膜重佈層110d的佈線密度密集於第二薄膜重佈層130的佈線密度，且第二薄膜重佈層130的佈線密度密集於第三薄膜重佈層155的佈線密度。第三重分佈線路層156的線寬與線距大於第一重分佈線路層112d的線寬與線距以及第二重分佈線路層132的線寬與線距。

圖6是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。請同時參考圖1I以及圖6，本實施例的半導體封裝結構100f與圖1I的半導體封裝結構100a相似，兩者的差異在於：在本實施例中，第一薄膜重佈層110f還包括環繞第一重分佈線路層112的一第一支撐環P1，而第二薄膜重佈層130f還包括環繞第二重分佈線路層132的一第二支撐環P2，其中第一支撐環P1與第二支撐環P2透過第一連接件120與第二連接件140對接在一起。此處，第一支撐環P1與第二支撐環P2除了可作為支撐，以增加整體的結構強度之外，亦可作為對位標記或接地環使用。

圖7是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。請同時參考圖1I以及圖7，本實施例的半導體封裝結構100g與圖1I的半導體封裝結構100a相似，兩者的差異在於：在本實施例中，每一第二介電層134g的厚度大於每一第一介電層114的厚度，且第二介電層134g的材質例如是預浸體（prepreg, PP）或味之素構成膜（Ajinomoto Build up Film，ABF），但不以此為限。第一薄膜重佈層110的佈線密度密集於第二薄膜重佈層130g的佈線密度，且第二重分佈線路層132g的線寬與線距大於第一重分佈線路層112的線寬與線距。

綜上所述，在本發明的半導體封裝結構的設計中，位於第二薄膜重佈層上的第二連接件分別連接位於第一薄膜重佈層的第一連接件，而使第二薄膜重佈層接合於第一薄膜重佈層上，藉此可形成至少三層以上的多層薄膜重佈層，且製程簡單。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:第一載板 12:第一離型膜 20:第二載板 22:第二離型膜 100a、100b、100c、100d、100e、100f、100g:半導體封裝結構 110、110d、110f:第一薄膜重佈層 112、112d:第一重分佈線路層 114、114d:第一介電層 116:第一導電通孔 120:第一連接件 122、142:連接件 130、130c、130f、130g:第二薄膜重佈層 132、132c、132g:第二重分佈線路層 134、134c、134g:第二介電層 136、136g:第二導電通孔 140:第二連接件 150、152:填充膠層 155:第三薄膜重佈層 156:第三重分佈線路層 157:第三介電層 158:第三導電通孔 160:第三連接件 162:接墊 164:導電柱 170:晶片 171:主動面 172:第四連接件 173:背面 175:周圍表面 180a、180b:封裝膠體 185:連接墊 190:防銲層 192:開口 195:銲球 S1:第一表面 S2:第二表面 S3:第三表面 S4:第四表面 P1:第一支撐環 P2:第二支撐環

圖1A至圖1I是依照本發明的一實施例的一種半導體封裝結構的製作方法的剖面示意圖。圖2A至圖2F是依照本發明的另一實施例的一種半導體封裝結構的製作方法的局部步驟的剖面示意圖。圖3是依照本發明的一實施例的一種半導體封裝結構的剖面示意圖。圖4是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。圖5是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。圖6是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。圖7是依照本發明的另一實施例的一種半導體封裝結構的剖面示意圖。

100a:半導體封裝結構

110:第一薄膜重佈層

112:第一重分佈線路層

114:第一介電層

116:第一導電通孔

120:第一連接件

130:第二薄膜重佈層

132:第二重分佈線路層

134:第二介電層

136:第二導電通孔

140:第二連接件

150:填充膠層

160:第三連接件

162:接墊

164:導電柱

170:晶片

171:主動面

172:第四連接件

173:背面

175:周圍表面

180a:封裝膠體

185:連接墊

190:防銲層

192:開口

195:銲球

S1:第一表面

S2:第二表面

S3:第三表面

S4:第四表面

Claims

一種半導體封裝結構，包括：一第一薄膜重佈層，具有相對的一第一表面與一第二表面；多個第一連接件，配置於該第一薄膜重佈層的該第一表面上；一第二薄膜重佈層，具有相對的一第三表面與一第四表面；多個第二連接件，配置於該第二薄膜重佈層的該第三表面上，其中該些第二連接件分別連接該些第一連接件，而使該第二薄膜重佈層接合於該第一薄膜重佈層上；一填充膠層，填充於該第一薄膜重佈層與該第二薄膜重佈層之間，且包覆該些第一連接件與該些第二連接件；一晶片，配置於該第一薄膜重佈層的該第二表面上；以及多個銲球，配置於該第二薄膜重佈層的該第四表面上。
如請求項1所述的半導體封裝結構，更包括：多個第三連接件，配置於該第一薄膜重佈層的該第二表面上，該晶片具有相對的一主動面與一背面以及連接該主動面與該背面的一周圍表面，且該晶片包括配置於該主動面上的多個第四連接件，其中該些第四連接件分別連接該些第三連接件，而使該晶片接合於該第一薄膜重佈層上。
如請求項2所述的半導體封裝結構，其中各該第三連接件包括一接墊以及一導電柱，該接墊配置於該第一薄膜重佈層的該第二表面上，而該導電柱位於該接墊與該晶片的各該第四連接件之間。
如請求項2所述的半導體封裝結構，更包括：一封裝膠體，包覆該些第三連接件、該些第四連接件以及該晶片的該主動面、該背面及該周圍表面，其中該封裝膠體的邊緣切齊於該填充膠層的邊緣。
如請求項2所述的半導體封裝結構，更包括：一底膠，包覆該些第三連接件、該些第四連接件以及該晶片的該主動面，且暴露出該晶片的該背面以及該周圍表面。
如請求項1所述的半導體封裝結構，其中該第一薄膜重佈層的層數不同於該第二薄膜重佈層的層數。
如請求項1所述的半導體封裝結構，其中該第一薄膜重佈層的層數與該第二薄膜重佈層的層數相同。
如請求項1所述的半導體封裝結構，更包括：多個連接墊，彼此分離地配置於該第二薄膜重佈層的該第四表面上，且與該第二薄膜重佈層電性連接；以及一防銲層，配置於該第二薄膜重佈層的該第四表面上，且具有多個開口，其中該些開口暴露出部分該些連接墊，且該些銲球分別位於該些開口內並連接該些開口所暴露出的該些連接墊。
如請求項1所述的半導體封裝結構，其中各該第一連接件的延伸方向相反於各該第二連接件的延伸方向。
如請求項1所述的半導體封裝結構，其中該第一薄膜重佈層的佈線密度密集於該第二薄膜重佈層的佈線密度。
如請求項1所述的半導體封裝結構，其中該第一薄膜重佈層包括多層第一重分佈線路層以及環繞該些第一重分佈線路層的一第一支撐環，而該第二薄膜重佈層包括多層第二重分佈線路層以及環繞該些第二重分佈線路層的一第二支撐環，該第一支撐環與該第二支撐環透過該些第一連接件與該些第二連接件對接在一起。
一種半導體封裝結構的製作方法，包括：形成一第一薄膜重佈層於一第一載板上，該第一載板上設置有一第一離型膜，而該第一薄膜重佈層具有相對的一第一表面與一第二表面，該第一離型膜位於該第一薄膜重佈層的該第二表面與該第一載板之間；形成多個第一連接件於該第一薄膜重佈層的該第一表面上；形成一第二薄膜重佈層於一第二載板上，該第二載板上設置有一第二離型膜，而該第二薄膜重佈層具有相對的一第三表面與一第四表面，該第二離型膜位於該第二薄膜重佈層的該第四表面與該第二載板之間；形成多個第二連接件於該第二薄膜重佈層的該第三表面上；令該些第二連接件分別連接該些第一連接件，而使該第二薄膜重佈層接合於該第一薄膜重佈層上；移除該第一載板與該第一離型膜，而暴露出該第一薄膜重佈層的該第二表面；以及移除該第二載板與該第二離型膜，而暴露出該第二薄膜重佈層的該第四表面。
如請求項12所述的半導體封裝結構的製作方法，其中該第一薄膜重佈層包括多個第一導電通孔，該第二薄膜重佈層包括多個第二導電通孔，且該第二導電通孔的延伸方向相反於該第一導電通孔的延伸方向。
如請求項12所述的半導體封裝結構的製作方法，更包括：移除該第二載板與該第二離型膜之後，形成彼此分離的多個連接墊於該第二薄膜重佈層的該第四表面上，其中該些連接墊與該第二薄膜重佈層電性連接；以及形成一防銲層於該第二薄膜重佈層的該第四表面上，其中該防銲層具有多個開口，以暴露出部分該些連接墊。
如請求項12所述的半導體封裝結構的製作方法，其中該第一薄膜重佈層的層數不同於該第二薄膜重佈層的層數，該第一薄膜重佈層的層數比該第二薄膜重佈層的層數多一層。
如請求項12所述的半導體封裝結構的製作方法，其中該第一薄膜重佈層的層數與該第二薄膜重佈層的層數相同。
如請求項12所述的半導體封裝結構的製作方法，其中該第一薄膜重佈層的佈線密度密集於該第二薄膜重佈層的佈線密度。
如請求項12所述的半導體封裝結構的製作方法，其中該第一薄膜重佈層包括多層第一重分佈線路層以及環繞該些第一重分佈線路層的一第一支撐環，而該第二薄膜重佈層包括多層第二重分佈線路層以及環繞該些第二重分佈線路層的一第二支撐環，該第一支撐環與該第二支撐環透過該些第一連接件與該些第二連接件對接在一起。
一種半導體封裝結構，包括：一第一薄膜重佈層，具有相對的一第一表面與一第二表面；多個第一連接件，配置於該第一薄膜重佈層的該第一表面上；一第二薄膜重佈層，具有相對的一第三表面與一第四表面；以及多個第二連接件，配置於該第二薄膜重佈層的該第三表面上，其中該些第二連接件分別連接該些第一連接件，而使該第二薄膜重佈層接合於該第一薄膜重佈層上，該第一薄膜重佈層的該第二表面的接墊間距小於該第二薄膜重佈層的該第四表面的接墊間距。
如請求項19所述的半導體封裝結構，更包括：一填充膠層，填充於該第一薄膜重佈層與該第二薄膜重佈層之間，且包覆該些第一連接件與該些第二連接件。
如請求項19所述的半導體封裝結構，其中該第一薄膜重佈層的層數不同於該第二薄膜重佈層的層數，該第一薄膜重佈層的層數比該第二薄膜重佈層的層數多一層。
如請求項19所述的半導體封裝結構，其中該第一薄膜重佈層的層數與該第二薄膜重佈層的層數相同。
如請求項19所述的半導體封裝結構，更包括：多個連接墊，彼此分離地配置於該第二薄膜重佈層的該第四表面上，且與該第二薄膜重佈層電性連接；以及一防銲層，配置於該第二薄膜重佈層的該第四表面上，且具有多個開口，其中該些開口暴露出部分該些連接墊。
如請求項19所述的半導體封裝結構，其中該第一薄膜重佈層包括多個第一導電通孔，該第二薄膜重佈層包括多個第二導電通孔，且該第二導電通孔的延伸方向相反於該第一導電通孔的延伸方向。
如請求項19所述的半導體封裝結構，其中該第一薄膜重佈層的佈線密度密集於該第二薄膜重佈層的佈線密度。
如請求項19所述的半導體封裝結構，其中該第一薄膜重佈層包括多層第一重分佈線路層以及環繞該些第一重分佈線路層的一第一支撐環，而該第二薄膜重佈層包括多層第二重分佈線路層以及環繞該些第二重分佈線路層的一第二支撐環，該第一支撐環與該第二支撐環透過該些第一連接件與該些第二連接件對接在一起。
一種半導體封裝結構，包括：一第一薄膜重佈層，具有相對的一第一表面與一第二表面；多個第一連接件，配置於該第一薄膜重佈層的該第一表面上；一第二薄膜重佈層，具有相對的一第三表面與一第四表面；多個第二連接件，配置於該第二薄膜重佈層的該第三表面上，其中該些第二連接件分別連接該些第一連接件，而使該第二薄膜重佈層接合於該第一薄膜重佈層上，該第一薄膜重佈層的該第二表面的接墊間距小於該第二薄膜重佈層的該第四表面的接墊間距；多個第三連接件，配置於該第二薄膜重佈層的該第四表面上；一第三薄膜重佈層，具有相對的兩表面；以及多個第四連接件，配置於該第三薄膜重佈層的該兩表面的其中一者上，其中該些第四連接件分別連接該些第三連接件，而使該第三薄膜重佈層接合於該第二薄膜重佈層上。