JP5461356B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5461356B2
JP5461356B2 JP2010222330A JP2010222330A JP5461356B2 JP 5461356 B2 JP5461356 B2 JP 5461356B2 JP 2010222330 A JP2010222330 A JP 2010222330A JP 2010222330 A JP2010222330 A JP 2010222330A JP 5461356 B2 JP5461356 B2 JP 5461356B2
Authority
JP
Japan
Prior art keywords
semiconductor element
solder resist
resist layer
wiring board
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010222330A
Other languages
English (en)
Other versions
JP2012079850A (ja
Inventor
敬三 櫻井
Original Assignee
京セラSlcテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラSlcテクノロジー株式会社 filed Critical 京セラSlcテクノロジー株式会社
Priority to JP2010222330A priority Critical patent/JP5461356B2/ja
Priority to US13/248,224 priority patent/US8698007B2/en
Publication of JP2012079850A publication Critical patent/JP2012079850A/ja
Application granted granted Critical
Publication of JP5461356B2 publication Critical patent/JP5461356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Description

本発明は、位置決め孔を有する配線基板に関するものである。
図5(a),(b)に、位置決め孔を有する配線基板の従来例として光半導体素子Sを搭載するための配線基板50を概略断面図で示す。従来、光半導体素子Sを搭載するための配線基板50は、例えば絶縁基板11の上面に光半導体素子Sの電極Tが接続される複数の半導体素子接続パッド12を有している。これらの半導体素子接続パッド12は、絶縁基板11の上面に被着されたソルダーレジスト層13によりその外周部が被覆されているとともにその中央部がソルダーレジスト層13に設けられた開口部14内に露出している。そして、光半導体素子Sの電極Tと半導体素子接続パッド12の露出部とは半田バンプBを介してフリップチップ接続により電気的に接続される。また、絶縁基板11の中央部には、光半導体素子Sとの間で光の授受を可能とするための貫通窓15が形成されている。貫通窓15は、光半導体素子Sの受光または発光部Lと対向するように設けられている。また、絶縁基板11の外周部には、光ファイバFを位置決めするためのガイド孔16が形成されている。
他方、絶縁基板11の下面側には、光ファイバFが接続される。光ファイバFは、ガイド部材Gにより支持されている。ガイド部材Gには、ガイド孔16に対応する位置に位置決め用のガイドピンPが設けられている。そして、このガイドピンPをガイド孔16に挿通することにより、光ファイバFが光半導体素子Sの受光または発光部Lに対して位置決めされる。
ガイド孔16は通常、ドリル加工により形成される。ドリル加工によるガイド孔16の位置精度は±50μm程度である。また、光半導体素子Sの電極Tが接続される半導体素子接続パッド12の露出部は、絶縁基板11上に被着されたソルダーレジスト層13の開口部14により画定されている。ソルダーレジスト層13は、通常、感光性を有するソルダーレジスト13用のペースト状またはフィルム状の樹脂組成物を半導体素子接続パッド12が形成された絶縁基板11上に塗布または貼着した後、周知のフォトリソグラフィ技術を採用して開口部14を有するパターンに露光および現像した後、熱硬化させることにより形成される。このとき、開口部14の位置精度は±15μm程度である。したがって、光半導体素子Sとガイド孔16との間の位置精度はこれらが重なりあって±60μmを超えるものとなってしまう。このように従来の配線基板50では、光半導体素子Sとガイド孔16との間の位置精度が低いため、光半導体素子Sの受光または発光部Lと光ファイバFとの正確な位置合わせが困難であった。
特開2004−341102号公報
本発明の課題は、位置決め孔を有する配線基板において、位置決め孔を用いた位置合わせ精度の高い配線基板を提供することにある。
本発明の配線基板は、絶縁基板の上面に、外部との接続に用いられる接続パッドがその外周部をソルダーレジスト層で覆われるとともにその中央部を前記ソルダーレジスト層に設けられた開口部内に露出させるようにして形成されているとともに、前記絶縁基板に位置決め用のガイド孔が形成されて成る配線基板であって、前記ソルダーレジスト層は、前記ガイド孔上に該ガイド孔よりも小径でかつ前記開口部と同時にフォトリソグラフィ技術により形成された位置決め孔を有していることを特徴とするものである。
本発明の配線基板によれば、絶縁基板上面に被着されたソルダーレジスト層は、絶縁基板に設けたガイド孔上に、ガイド孔より小径でかつ接続パッドの中央部を露出させる開口部と同時にフォトリソグラフィ技術により形成された位置決め孔を有していることから、この位置決め孔は外部との接続に用いられる接続パッドの露出部に対して極めて高い位置精度で形成されている。したがって、この位置決め孔を位置決め用の基準孔として利用することにより高い精度の位置合わせを容易に行なうことが可能となる。
図1(a),(b)は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図2(a),(b)は、本発明の配線基板の実施形態の他の例を示す概略断面図である。 図3は、本発明の配線基板の実施形態の更に他の例を示す概略断面である。 図4は、本発明の応用例を示す概略断面図である。 図5(a),(b)は、従来の配線基板を示す概略断面図である。
次に、本発明の配線基板の実施形態の一例を図1(a),(b)を基にして説明する。本例の配線基板10は、絶縁基板1の上面に光半導体素子Sの電極Tが接続される複数の半導体素子接続パッド2を有している。半導体素子接続パッド2は、絶縁基板1の上面に被着されたソルダーレジスト層3によりその外周部が被覆されているとともにその中央部がソルダーレジスト層3に設けられた開口部4内に露出している。そして、光半導体素子Sの電極Tと半導体素子接続パッド2の露出部とは半田バンプBを介してフリップチップ接続により電気的に接続される。また、絶縁基板1の中央部には、光半導体素子Sとの間で光の授受を可能とするための貫通窓5が形成されている。貫通窓5は、光半導体素子Sの受光または発光部Lと対向するように設けられている。また、絶縁基板1の外周部には、ガイド孔6が形成されている。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて硬化させた電気絶縁材料から成る。絶縁基板1の厚みは例えば40〜1500μm程度である。絶縁基板1は、単層であっても多層であってもよい。絶縁基板1に設けた貫通窓5およびガイド孔6は、例えば、ドリル加工により形成されている。貫通窓5の直径は50〜500μm程度である。またガイド孔6の直径は100〜3000μm程度である。これらの貫通窓5およびガイド孔6はドリル加工により形成されるため、その位置精度は±50μm程度である。
半導体素子接続パッド2は、例えば銅箔や銅めっき層から成る。半導体素子接続パッド2は通常円形であり、その直径は30〜700μm程度である。また半導体素子接続パッド2の厚みは5〜50μm程度である。このような半導体素子接続パッド2は、周知のサブトラクティブ法やセミアディティブ法等のパターン形成法により形成されている。
ソルダーレジスト層3は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。ソルダーレジスト層3の厚みは、5〜50μm程度である。ソルダーレジスト層3に設けられた開口部4は、半導体素子接続パッド2よりも小さな円形であり、その直径は20〜650μm程度である。このようなソルダーレジスト層は、フォトリソグラフィ技術により形成されている。具体的には、感光性を有する熱硬化性樹脂のフィルムを絶縁基板1の上面に貼着するとともに所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
本例の配線基板10では、ソルダーレジスト層3は、絶縁基板1のガイド孔6上に位置決め孔7を有している。位置決め孔7の直径は、ガイド孔6の直径よりも30〜500μm程度小さく、70〜2500μm程度である。この位置決め孔7は、開口部4と同時にフォトリソグラフィ技術により形成されている。そのため位置決め孔7は、光半導体素子Sの電極がフリップチップ接続される半導体素子接続パッド2の露出部に対して±15μm以下の極めて高い位置精度で形成されている。
他方、絶縁基板1の下面側には、光ファイバFが接続される。光ファイバFは、ガイド部材Gにより支持されている。ガイド部材Gには、位置決め孔7に対応する位置に位置決め用のガイドピンPが設けられている。そして、このガイドピンPを位置決め孔7に挿通することにより、光ファイバFが光半導体素子Sの受光または発光部Lに対して位置決めされる。このとき、位置決め孔7は光半導体素子Sの電極がフリップチップ接続される半導体素子接続パッド2の露出部に対して±15μm以下の極めて高い位置精度で形成されているので、この位置決め孔7を光ファイバFを取り付けるガイド部材Gを位置決めするための基準孔として利用することにより、搭載される光半導体素子Sの受光または発光部Lと光ファイバFとの位置合わせを高い精度で容易に行なうことが可能となる。したがって、本例によれば、搭載される光半導体素子の受光または発光部と光ファイバとの位置合わせを高い精度で容易に行なうことが可能な配線基板を提供することができる。
次に、本発明の配線基板の実施形態の他の例を図2(a),(b)を基にして説明する。なお、図2(a),(b)において上述の実施形態の一例と同様の箇所には同様の符号を付しその詳細な説明は省略する。
この例の配線基板20は、絶縁基板1のガイド孔6およびその周辺に対応する上面にソルダーレジスト層3よりも厚みが厚く強度の強い別のソルダーレジスト層8が被着されている。ソルダーレジスト層8は、感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成り、ガイド孔6の上に位置決め孔7が開口部4と同時にフォトリソグラフィ技術により形成されている。この場合、ソルダーレジスト層8の厚みが厚く強度が強いので、この位置決め孔7にガイドピンPを挿通することにより、光ファイバFを光半導体素子Sの受光または発光部Lに対して位置決めする際に、強固に位置決めすることができる。
なお、本発明は、上述の実施形態の一例または他の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態の一例および他の例では、絶縁基板1の上面側のみにソルダーレジスト層3やソルダーレジスト層8を設けたが、絶縁基板1の上下両面にソルダーレジスト層3やソルダーレジスト層8を設けてもよい。また、上述の実施形態の一例または他の例では、本発明を光半導体素子Sを搭載する配線基板10,20に適用した例を示したが、本発明は、図3に示すように、半導体素子S1を搭載する配線基板30の上に、別の半導体素子S2を搭載する配線基板40を搭載して成るPoP(Package on Package)構造をとる配線基板30,40に適用しても良い。この場合、上下に積み重ねる配線基板30,40における互いの接続パッド9a,9b同士の位置決めを極めて正確に行なうことができる。また、本発明を例えば図4に示すように、上述の実施形態の一例および他の例で用いられたガイド部材Gに応用することも可能である。この場合、光ファイバFおよびガイドピンPをガイド部材Gの上面に設けたソルダーレジスト層3の位置決め孔7で位置決めすることで極めて高精度に位置決めすることができる。なお、光ファイバFおよびガイドピンPは接着樹脂Rによりガイド部材Gに接着固定する。
1 絶縁基板
2,9a,9b 接続パッド
3,8 ソルダーレジスト層
4 開口部
6 ガイド孔
7 位置決め孔
10,20,30,40 配線基板

Claims (1)

  1. 絶縁基板の上面に、外部との接続に用いられる接続パッドがその外周部をソルダーレジスト層で覆われるとともにその中央部を前記ソルダーレジスト層に設けられた開口部内に露出させるようにして形成されているとともに、前記絶縁基板に位置決め用のガイド孔が形成されて成る配線基板であって、前記ソルダーレジスト層は、前記ガイド孔上に該ガイド孔よりも小径でかつ前記開口部と同時にフォトリソグラフィ技術により形成された位置決め孔を有していることを特徴とする配線基板。
JP2010222330A 2010-09-30 2010-09-30 配線基板 Expired - Fee Related JP5461356B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010222330A JP5461356B2 (ja) 2010-09-30 2010-09-30 配線基板
US13/248,224 US8698007B2 (en) 2010-09-30 2011-09-29 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010222330A JP5461356B2 (ja) 2010-09-30 2010-09-30 配線基板

Publications (2)

Publication Number Publication Date
JP2012079850A JP2012079850A (ja) 2012-04-19
JP5461356B2 true JP5461356B2 (ja) 2014-04-02

Family

ID=45888815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010222330A Expired - Fee Related JP5461356B2 (ja) 2010-09-30 2010-09-30 配線基板

Country Status (2)

Country Link
US (1) US8698007B2 (ja)
JP (1) JP5461356B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096246A (ja) * 2014-11-14 2016-05-26 株式会社東芝 フレキシブルプリント配線板のソルダーレジスト形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270815A (ja) * 1997-03-21 1998-10-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2002250846A (ja) * 2001-02-26 2002-09-06 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
US7150569B2 (en) * 2003-02-24 2006-12-19 Nor Spark Plug Co., Ltd. Optical device mounted substrate assembly
JP3807385B2 (ja) 2003-05-14 2006-08-09 セイコーエプソン株式会社 光モジュール及びその製造方法、光通信装置、電子機器
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法
JP2009515352A (ja) * 2005-11-09 2009-04-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法
JP5248795B2 (ja) * 2007-03-27 2013-07-31 日本特殊陶業株式会社 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール

Also Published As

Publication number Publication date
US20120080223A1 (en) 2012-04-05
JP2012079850A (ja) 2012-04-19
US8698007B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
US8659127B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4163689B2 (ja) 電気光学組立品
US9583427B2 (en) Semiconductor substrate, semiconductor package structure and method of making the same
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
JP5997260B2 (ja) 印刷回路基板及びその製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP6029958B2 (ja) 配線基板の製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2016066699A (ja) 複合配線基板およびその実装構造体
US20120018870A1 (en) Chip scale package and fabrication method thereof
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US10779406B2 (en) Wiring substrate
US20140174805A1 (en) Printed circuit board and method of manufacturing the same
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP5461356B2 (ja) 配線基板
JP2019087723A (ja) プリント回路基板及びこれを含む電子素子パッケージ
JP5506643B2 (ja) 配線基板およびその製造方法
KR101184543B1 (ko) 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
JP2018164023A (ja) キャビティ付き配線板およびその製造方法
JP6649076B2 (ja) 光回路基板の製造方法
JP2018164021A (ja) キャビティ付き配線板
TWI538580B (zh) 中介板及其製作方法
KR100789533B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101531101B1 (ko) 인쇄회로기판의 제조방법
TWI544846B (zh) 封裝載板及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140115

R150 Certificate of patent or registration of utility model

Ref document number: 5461356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees