JP2016066699A - 複合配線基板およびその実装構造体 - Google Patents

複合配線基板およびその実装構造体 Download PDF

Info

Publication number
JP2016066699A
JP2016066699A JP2014194613A JP2014194613A JP2016066699A JP 2016066699 A JP2016066699 A JP 2016066699A JP 2014194613 A JP2014194613 A JP 2014194613A JP 2014194613 A JP2014194613 A JP 2014194613A JP 2016066699 A JP2016066699 A JP 2016066699A
Authority
JP
Japan
Prior art keywords
wiring board
conductor layer
wall
connection pad
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014194613A
Other languages
English (en)
Inventor
敬三 櫻井
Keizo Sakurai
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014194613A priority Critical patent/JP2016066699A/ja
Priority to TW104130065A priority patent/TW201618611A/zh
Priority to US14/858,242 priority patent/US20160095218A1/en
Priority to CN201510608868.4A priority patent/CN105472863A/zh
Priority to KR1020150136584A priority patent/KR20160036514A/ko
Publication of JP2016066699A publication Critical patent/JP2016066699A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】内部に収容する電子部品に対するシールド効果が高く、熱を外部に放散する能力の高い複合配線基板およびその実装構造を提供すること。【解決手段】電子部品Ｅ１を収容するための開口部１０ａを有するとともに、上面に複数の第１の接続パッド１２ａおよび下面に複数の第２の接続パッド１２ｂを有する第１の配線基板１０と、下面に電子部品Ｅ１を搭載するとともに、下面に第１の接続パッド１２ａに半田３１を介して接合された第３の接続パッド２３ａを有し、第１の配線基板１０上に開口部１０ａを覆うようにして配置された第２の配線基板２０と、を具備して成る複合配線基板３０であって、開口部１０ａの内壁の上端から下端にかけてグランド用の内壁導体層１５が電子部品Ｅ１を囲繞するようにして被着されているとともに第２の配線基板２０の下面に内壁導体層１５に半田３４を介して接続されたグランド用の導体層２７を有する。【選択図】図１

Description

本発明は、枠状の配線基板上に平板状の配線基板を半田を介して接合して成る複合配線基板およびその実装構造体に関するものである。
従来、図４に概略断面図で示すように、枠状の第１の配線基板５０上に平板状の第２の配線基板６０を半田を介して接合して成る複合配線基板７０が知られている。第１の配線基板５０には、その中央部に半導体素子等の第１の電子部品Ｅ１を収容するための開口部５０ａが形成されている。第２の配線基板６０の下面には開口部５０ａ内に収容される第１の電子部品Ｅ１が搭載される。第２の配線基板６０の上面には、半導体素子等の第２の電子部品Ｅ２が搭載される。
第１の配線基板５０は、絶縁板５１と、配線導体５２と、ソルダーレジスト層５３とを具備している。絶縁板５１の上面から下面にかけては、複数のスルーホール５４が形成されている。
絶縁板５１の上下面およびスルーホール５４内には配線導体５２が被着されている。絶縁板５１の上面に被着された配線導体５２の一部は、第２の配線基板６０と接合するための第１の接続パッド５２ａを形成している。絶縁板５１の下面に被着された配線導体５２の一部は、マザーボード等の第３の配線基板８０に接合するための第２の接続パッド５２ｂを形成している。これらの第１の接続パッド５２ａと第２の接続パッド５２ｂとは、所定のもの同士がスルーホール５４内の配線導体５２を介して互いに接続されている。
さらに、絶縁板５１の上下面にはソルダーレジスト層５３が被着されている。上面側のソルダーレジスト層５３は、第１の接続パッド５２ａを露出させる開口部を有している。下面側のソルダーレジスト層５３は、第２の接続パッド５２ｂを露出させる開口部を有している。
第２の配線基板６０は、絶縁板６１と、絶縁層６２と、配線導体６３と、ソルダーレジスト層６４とを具備している。絶縁板６１の上面から下面にかけては、複数のスルーホール６５が形成されている。絶縁板６１の上下面およびスルーホール６５内には配線導体６３が被着されている。
さらに絶縁板６１の上下面には絶縁層６２が積層されている。絶縁層６２には複数のビアホール６６が形成されている。各ビアホール６６は、絶縁板６１上下面の配線導体６３を底面としている。
絶縁層６２の表面およびビアホール６６内には配線導体６３が被着されている。下面側の絶縁層６２の表面に被着された配線導体６３の一部は、第１の接続パッド５２ａと対向する位置で第３の接続パッド６３ａを形成している。この第３の接続パッド６３ａは、第１の接続パッド５２ａに第１の半田バンプ７１を介して接続されている。これにより第１の配線基板５０と第２の配線基板６０とが互いに接合されている。
下面側の絶縁層６２の表面に被着された配線導体６３の別の一部は、開口部５０ａ内において第４の接続パッド６３ｂを形成している。第４の接続パッド６３ｂには第１の電子部品Ｅ１の電極が第２の半田バンプ７２を介して接続される。
上面側の絶縁層６２の表面に被着された配線導体６３の一部は、第５の接続パッド６３ｃを形成している。第５の接続パッド６３ｃには第２の電子部品Ｅ２の電極が第３の半田バンプ７３を介して接続される。
さらに、上下の絶縁層６２の表面にはソルダーレジスト層６４が被着されている。下面側のソルダーレジスト層６４は、第３の接続パッド６３ａを漏出させる開口部および第４の接続パッド６３ｂを露出させる開口部を有している。上面側のソルダーレジスト層６４は、第５の接続パッド６３ｃを露出させる開口部を有している。
そして、この複合配線基板７０によれば、第２の配線基板６０に第１の電子部品Ｅ１と第２の電子部品Ｅ２とを搭載した後、第１の配線基板５０における第２の接続パッド５２ｂをマザーボード等の第３の配線基板８０の配線導体８１に第４の半田バンプ７４を介して接続することにより第３の配線基板８０上に実装される。
しかしながら、この従来の複合配線基板７０においては、開口部５０ａ内に収容される第１の電子部品Ｅ１に対するシールドが弱かった。さらに、第１の電子部品Ｅ１や第２の電子部品Ｅ２が作動時に発生する熱を外部に放散する能力が低かった。
特開２０１３−６１３８４号公報
本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、内部に収容する電子部品に対するシールド効果が高く、かつ搭載する電子部品が作動時に発生する熱を外部に放散する能力の高い複合配線基板およびその実装構造体を提供することにある。
本発明の複合配線基板は、中央部に電子部品を収容するための開口部を有するとともに、上面に複数の第１の接続パッドおよび下面に複数の第２の接続パッドを有する枠状の第１の配線基板と、下面の中央部に前記電子部品を搭載するとともに、下面の外周部に前記第１の接続パッドに半田を介して接合された第３の接続パッドを有し、前記第１の配線基板上に前記開口部を覆うようにして配置された平板状の第２の配線基板と、を具備して成る複合配線基板であって、前記開口部の内壁の上端から下端にかけてグランド用の内壁導体層が前記電子部品を囲繞するようにして被着されているとともに前記第２の配線基板の下面に前記内壁導体層に半田を介して接続されたグランド用の導体層を有することを特徴とするものである。
また、本発明の実装構造体は、前記電子部品が搭載された請求項１の複合配線基板を、上面に前記第２の接続パッドに半田を介して接合された接続パッドおよび前記内壁導体層に半田を介して接合されたグランド導体層を有する第３の基板上に実装してなることを特徴とするものである。
本発明の複合配線基板によれば、第１の配線基板の開口部の内壁の上面から下面にかけてグランド用の内壁導体層が開口部内の電子部品を囲繞するようにして被着されていることから、この内壁導体層により開口部内に収容する電子部品に対するシールド効果が高いものとなる。
さらに、本発明の複合配線基板によれば、電子部品が搭載される第２の配線基板の下面に、第１の配線基板の内壁導体層に半田を介して接続されたグランド用の導体層を有することから、このグランド用の導体層から半田を介して第１の配線基板の内壁導体層へと熱を効率よく伝導させて放散することができる。したがって、第２の配線基板に搭載された電子部品が作動時に発生する熱を外部に放散する能力が高いものとなる。
また、本発明の実装構造体によれば、本発明の複合配線基板を、上面に前記第２の接続パッドに半田を介して接合された接続パッドおよび前記内壁導体層に半田を介して接合されたグランド導体層を有する第３の基板上に実装してなることから、内部に収容する電子部品に対するシールド効果が高く、かつ搭載する電子部品が作動時に発生する熱を外部に放散する能力の高い実装構造体を提供することができる。
図１は、本発明の複合配線基板の実施形態の一例を示す概略断面図である。 図２−１は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−２は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−３は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−４は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−５は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−６は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−７は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−８は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−９は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図２−１０は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−１は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−２は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−３は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−４は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−５は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−６は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図３−７は、本発明の複合配線基板を製造する方法を説明するための概略上面図および概略断面図である。 図４は、従来の複合配線基板を示す概略断面図である。
次に、本発明の複合配線基板の実施形態の一例を添付の図を基に説明する。図１は、本例の複合配線基板３０を示す概略断面図であり、図中、１０は第１の配線基板、２０は第２の配線基板であり、主としてこれらで本例の複合配線基板３０が形成されている。
図１に示すように、本例の複合配線基板３０は、枠状の第１の配線基板１０上に平板状の第２の配線基板２０を接合して成る。第１の配線基板１０には、その中央部に半導体素子等の電子部品Ｅ１を収容するための開口部１０ａが形成されている。第２の配線基板２０の下面には開口部１０ａ内に収容される第１の電子部品Ｅ１が搭載される。第２の配線基板２０の上面には、半導体素子等の第２の電子部品Ｅ２が搭載される。
（第１の配線基板）
第１の配線基板１０は、絶縁板１１と、配線導体１２と、ソルダーレジスト層１３とを具備している。絶縁板１１は、例えばガラスクロス入りの熱硬化性樹脂板から成る。絶縁板１１の上面から下面にかけては、複数のスルーホール１４が形成されている。
絶縁板１１の上下面およびスルーホール１４内には配線導体１２が被着されている。配線導体１２は、例えば銅から成る。絶縁板１１の上面に被着された配線導体１２の一部は、第２の配線基板２０と接合するための第１の接続パッド１２ａを形成している。絶縁板１１の下面に被着された配線導体１２の一部は、マザーボード等の第３の配線基板４０に接合するための第２の接続パッド１２ｂを形成している。これらの第１の接続パッド１２ａと第２の接続パッド１２ｂとは、所定のもの同士がスルーホール１４内の配線導体１２を介して互いに接続されている。
さらに、絶縁板１１の開口部１０ａ内壁には、その上端から下端にかけて内壁導体層１５が被着されている。内壁導体層１５は開口部１０ａの内壁の一部を除く略全周にわたり、第１の電子部品Ｅ１を囲繞するようにして被着されている。内壁導体層１５は、例えば銅めっき層から成る。内壁導体層１５の厚みは、５〜４０μｍ程度である。このように、開口部１０ａの内壁に第１の電子部品Ｅ１を囲繞するようにして内壁導体層１５が被着されていることから、開口部１０ａ内に収容する第１の電子部品Ｅ１に対するシールド効果を高いものとすることができる。
またさらに、絶縁板１１の外周壁には、その上端から下端にかけて外壁導体層１６が被着されている。外壁導体層１６は、絶縁板１１の外周壁の一部を除く略全周にわたり被着されている。外壁導体層１６は、例えば銅めっき層から成る。外壁導体層１６の厚みは、５〜４０μｍ程度である。このように絶縁板１１の外周壁の一部を除く略全面にわたり外壁導体層１６が被着されていることから、開口部１０ａ内に収容する第１の電子部品Ｅ１に対するシールド効果をさらに高いものとすることができる。
さらに、絶縁板１１の上下面にはソルダーレジスト層１３が被着されている。ソルダーレジスト層１３は、アクリル変性エポキシ樹脂等の熱硬化性樹脂から成る。上面側のソルダーレジスト層１３は、第１の接続パッド１２ａを露出させる開口部を有している。また、内壁導体層１５の上端部および外壁導体層１６の上端部を露出させている。下面側のソルダーレジスト層１３は、第２の接続パッド１２ｂを露出させる開口部を有している。また、内壁導体層１５の下端部および外壁導体層１６の下端部を露出させている。
このような第１の配線基板１０の製造方法を図２−１〜図２−１０を基に説明する。なおこれらの図２−１〜図２−１０においては、１つのパネルから４つの第１の配線基板１０を製造する場合を示している。これらの図２−１〜図２−１０において、（ａ）は、パネルの概略上面図であり、（ｂ）は、（ａ）のＸ−Ｘ切断線における概略断面図を示している。
まず、図２−１に示すように、絶縁板１１用の樹脂パネル１１Ｐを準備する。樹脂パネル１１Ｐは、例えばガラスクロス入りの熱硬化性樹脂板である。
次に、図２−２に示すように、樹脂パネル１１Ｐにスルーホール１４を穿孔するとともに、絶縁板１１の開口部１０ａの内周各辺に接する第１のスリット１７と絶縁板１１の外周各辺に接する第２のスリット１８とを形成する。スルーホール１４は、ドリル加工により形成する。第１のスリット１７および第２のスリット１８は、ルータ加工により形成する。
次に、図２−３に示すように、樹脂パネル１１Ｐの上下面およびスルーホール１４内ならびに第１のスリット１７内および第２のスリット１８内の全面に銅めっき層１２Ｐを被着させる。銅めっき層１２Ｐは、０．１〜１μｍ程度の厚みの無電解銅めっきと厚みが５〜２０μｍ程度の電解銅めっきとを順次被着させることにより形成される。
次に、図２−４に示すように、スルーホール１４の内部を孔埋め樹脂Ｆにより充填する。孔埋め樹脂Ｆは、未硬化の熱硬化性樹脂ペーストを印刷法によりスルーホール１４内に充填した後、熱硬化させることにより形成される。
次に、図２−５に示すように、銅めっき層１２Ｐ上から突出する孔埋め樹脂Ｆを上下面の銅めっき層１２Ｐとともに研磨除去して平坦化する。これにより、樹脂パネル１１Ｐ上下面の銅めっき層１２Ｐの厚みは、１〜５μｍ程度の厚みになる。研磨には、ロール研磨装置やベルト研磨装置を用いる。さらに化学研磨を併用しても良い。
次に、図２−６に示すように、孔埋め樹脂Ｆ上を含む樹脂パネル１１Ｐの上下面ならびに第１のスリット１７内および第２のスリット１８内の全面に銅めっき層１２Ｐを追加して被着させる。追加して被着させる銅めっき層１２Ｐは、０．１〜１μｍ程度の厚みの無電解銅めっきと厚みが５〜２０μｍ程度の電解銅めっきとを順次被着させることにより形成される。
次に、図２−７に示すように、樹脂パネル１１Ｐ上下面の銅めっき層１２Ｐを周知のサブトラクティブ法により所定のパターンにエッチングして配線導体１２を形成するとともに、第１のスリット１７の内壁および第２のスリット１８の壁面に銅めっき層１２Ｐを残す。
次に、図２−８に示すように、配線導体１２が形成された樹脂パネル１１Ｐの上下面にソルダーレジスト層１３用の感光性の樹脂フィルム１３Ｐを張着する。このとき、樹脂パネル１１Ｐは、開口部１０ａとなる部分が第１のスリット１７を挟んで残っているので、樹脂フィルム１３Ｐに破れや弛みを発生させることなく張着することができる。
次に、図２−９に示すように、樹脂フィルム１３Ｐをフォトリソグラフィ技術を採用して所定パターンに加工した後、熱硬化させることによりソルダーレジスト層１３を形成する。
最後に、図２−１０に示すように、第１のスリット１７を境にして開口部１０ａとなる部分を刳り貫くとともに、第２のスリット１８を境にして各第１の配線基板１０の外周の外側を切断除去することによって、本例の第１の配線基板１０が完成する。このとき、開口部１０ａの内壁には、第１のスリット１７内に被着されていた銅めっき層１２Ｐが内壁導体層１５として残り、絶縁板１１の外周壁には第２のスリット１８内に被着されていた銅めっき層１２Ｐが外壁導体層１６として残る。したがってこの方法によれば、開口部１０ａ内壁に内壁導体層１５を有するととともに絶縁板１１の外周壁に外壁導体層１６を有する第１の配線基板１０を容易に製作することが可能である。
（第２の配線基板）
図１に示すように、第２の配線基板２０は、絶縁板２１と、絶縁層２２と、配線導体２３と、ソルダーレジスト層２４とを備えている。絶縁板２１は、ガラスクロス入りの熱硬化性樹脂板から成る。絶縁板２１の上面から下面にかけては、複数のスルーホール２５が形成されている。絶縁板２１の上下面およびスルーホール２５内には配線導体２３が被着されている。配線導体２３は、銅から成る。
さらに、絶縁板２１の上下面には絶縁層２２が積層されている。絶縁層２２は、熱硬化性樹脂から成る。絶縁層２２には複数のビアホール２６が形成されている。各ビアホール２６は、絶縁板２１上下面の配線導体２３を底面としている。
絶縁層２２の表面およびビアホール２６内には配線導体２３が被着されている。下面側の絶縁層２２の表面に被着された配線導体２３の一部は、第１の接続パッド１２ａと対向する位置で第３の接続パッド２３ａを形成している。この第３の接続パッド２３ａは、第１の接続パッド１２ａに第１の半田バンプ３１を介して接続されている。これにより第１の配線基板１０と第２の配線基板２０とが互いに接合されている。
下面側の絶縁層２２の表面に被着された配線導体２３の別の一部は、開口部１０ａ内において第４の接続パッド２３ｂを形成している。第４の接続パッド２３ｂには第１の電子部品Ｅ１の電極が第２の半田バンプ３２を介して接続される。
上面側の絶縁層２２の表面に被着された配線導体２３の一部は、第５の接続パッド２３ｃを形成している。第５の接続パッド２３ｃには第２の電子部品Ｅ２の電極が第３の半田バンプ３３を介して接続される。
さらに、上面側の絶縁層２２の表面および下面側の絶縁層２２の表面ならびに第２の配線基板２０の外周壁には、グランド用の導体層２７が被着されている。この導体層２７は銅めっき層から成る。導体層２７の厚みは５〜２０μｍ程度である。この導体層２７は、第３の接続パッド２３ａおよび第４の接続パッド２３ｂおよび第５の接続パッド２３ｃならびにこれらの近傍を除く略全面に被着されている。そしてこのグランド用の導体層２７は、第１の配線導体１０の内壁導体層１５および外壁導体層１６にフィレット状の半田３４を介して接続されている。このように、第２の配線基板２０の上面から外壁を介して下面にかけてグランド用の導体層２７を設けるとともに、この導体層２７と第１の配線基板１０の内壁導体層１５および外壁導体層１６とを半田３４を介して接続することにより、第１の電子部品Ｅ１および第２の電子部品Ｅ２が作動に発生する熱を内壁導体層１５および外壁導体層１６を介して伝達させて放散することができる。したがって、第２の配線基板２０に搭載された電子部品Ｅ１、Ｅ２が作動時に発生する熱を外部に放散する能力が高いものとなる。
さらに、上下の絶縁層２２の表面にはソルダーレジスト層２４が被着されている。下面側のソルダーレジスト層２４は、第３の接続パッド２３ａを漏出させる開口部および第４の接続パッド２３ｂを露出させる開口部を有している。また、グランド用の導体層２７における内壁導体層１５との接続部および外壁導体層１６との接続部を露出させている。上面側のソルダーレジスト層２４は、第５の接続パッド２３ｃを露出させる開口部を有している。
このような第２の配線基板２０の製造方法を図３−１〜図３−７を基に説明する。なおこれらの図３−１〜図３−７においては、１つのパネルから４つの第２の配線基板２０を製造する場合を示している。これらの図３−１〜図３−７において、（ａ）は、パネルの概略上面図であり、（ｂ）は、（ａ）のＸ−Ｘ切断線における概略断面図を示している。
まず、図３−１に示すように、スルーホール２５および配線導体２３が形成された絶縁板２１用の樹脂パネル２１Ｐを準備するとともに、その上下面に絶縁層２２用の樹脂フィルム２２Ｐを積層する。スルーホール２５および配線導体２３が形成された絶縁板２１用の樹脂パネル２１Ｐは、上述した樹脂パネル１１Ｐにおいてスリット１７，１８を設ける以外は同様の工程を経て製作する。ここでは、煩雑を避けるため、その詳細は省略する。樹脂フィルム２２Ｐは未硬化の熱硬化性樹脂から成る。積層には熱間プレスを用いる。
次に、図３−２に示すように、上下面の樹脂フィルム２２Ｐを熱硬化させて絶縁層２２とするとともにビアホール２６を穿孔する。ビアホール２６は、レーザ加工により形成する。
次に、図３−３に示すように、樹脂パネル２１Ｐおよび絶縁層２２を貫通するようにして絶縁板２１の外周各辺に接するスリット２８を形成する。スリット２８は、ルータ加工により形成する。
次に、図３−４に示すように、絶縁層２２の上下面に配線導体２３を形成するとともに絶縁層２２の上下面およびスリット２８内にグラント用の導体層２７を形成する。配線導体２３および導体層２７は、周知のセミアディティブ法により形成する。
次に、図３−５に示すように、配線導体２３およびグランド用の導体層２７が形成された上下の絶縁層２２の表面にソルダーレジスト２４用の感光性の樹脂フィルム２４Ｐを張着する。
次に、図３−６に示すように、樹脂フィルム２４Ｐをフォトリソグラフィ技術を採用して所定パターンに加工した後、熱硬化させることによりソルダーレジスト層２４を形成する。
最後に、図３−７に示すように、スリット２８を境にして各第２の配線基板２０の外周の外側を切断除去することによって、本例の第２の配線基板２０が完成する。このとき、絶縁板２１の外壁にはスリット２８内に被着されていた銅めっき層がグランド用の導体層２７として残る。したがってこの方法によれば、外周壁にグランド用の導体層２７を有する第２の配線基板２０を容易に製作することが可能である。
そして本例の複合配線基板３０によれば、図１に示すように、第２の配線基板２０の上下面に第１の電子部品Ｅ１と第２の電子部品Ｅ２とを搭載した後、第２の接続パッド１２ｂをマザーボード等の第３の配線基板４０の接続パッド４１に半田バンプ３５を介して接続するとともに、第１の配線基板１０の内壁導体層１５および外壁導体層１６を第３の配線基板４０のグランド導体層４２にフィレット状の半田３６を介して接続することにより第３の配線基板４０上に実装される。この場合、内壁導体層１５および外壁導体層１６が第３の配線導体４０のグランド導体層４２に半田３６を介して接続されるので、内部に収容する電子部品Ｅ１に対するシールド効果が高く、かつ搭載する電子部品Ｅ１，Ｅ２が作動時に発生する熱を外部に放散する能力の高い実装構造体を提供することができる。
なお、本発明は、上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の一例では、第１の配線基板１０に内壁導体層１５と外壁導体層１６の両方を設けたが、内壁導体層１５のみを設けても良い。また、上述の一例では、第２の配線基板２０の上下面および外周壁にグランド用の導体層２７を設けたが、グランド用の導体層２７は、第２の配線基板２０の下面にのみ設けても良い。
１０・・・第１の配線基板
１０ａ・・開口部
１２ａ・・第１の接続パッド
１２ｂ・・第２の接続パッド
１５・・・内壁導体層
１６・・・外壁導体層
２０・・・第２の配線基板
２３ａ・・第３の接続パッド
２７・・・グランド用の導体層
３４・・・半田
３５・・・半田
４１・・・接続パッド
４２・・・グランド導体層

Claims (2)

  1. 中央部に電子部品を収容するための開口部を有するとともに、上面に複数の第１の接続パッドおよび下面に複数の第２の接続パッドを有する枠状の第１の配線基板と、下面の中央部に前記電子部品を搭載するとともに、下面の外周部に前記第１の接続パッドに半田を介して接合された第３の接続パッドを有し、前記第１の配線基板上に前記開口部を覆うようにして配置された平板状の第２の配線基板と、を具備して成る複合配線基板であって、前記開口部の内壁の上面から下面にかけてグランド用の内壁導体層が前記電子部品を囲繞するようにして被着されているとともに前記第２の配線基板の下面に前記内壁導体層に半田を介して接続されたグランド用の導体層を有することを特徴とする複合配線基板。
  2. 前記電子部品が搭載された請求項１の複合配線基板を、上面に前記第２の接続パッドに半田を介して接合された接続パッドおよび前記内壁導体層に半田を介して接合されたグランド導体層を有する第３の配線基板上に実装してなることを特徴とする実装構造体。
JP2014194613A 2014-09-25 2014-09-25 複合配線基板およびその実装構造体 Pending JP2016066699A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014194613A JP2016066699A (ja) 2014-09-25 2014-09-25 複合配線基板およびその実装構造体
TW104130065A TW201618611A (zh) 2014-09-25 2015-09-11 複合佈線基板及其安裝構造體
US14/858,242 US20160095218A1 (en) 2014-09-25 2015-09-18 Composite wiring board and mounting structure of the same
CN201510608868.4A CN105472863A (zh) 2014-09-25 2015-09-22 复合布线基板及其安装构造体
KR1020150136584A KR20160036514A (ko) 2014-09-25 2015-09-25 복합 배선 기판 및 그 실장 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014194613A JP2016066699A (ja) 2014-09-25 2014-09-25 複合配線基板およびその実装構造体

Publications (1)

Publication Number Publication Date
JP2016066699A true JP2016066699A (ja) 2016-04-28

Family

ID=55586043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014194613A Pending JP2016066699A (ja) 2014-09-25 2014-09-25 複合配線基板およびその実装構造体

Country Status (5)

Country Link
US (1) US20160095218A1 (ja)
JP (1) JP2016066699A (ja)
KR (1) KR20160036514A (ja)
CN (1) CN105472863A (ja)
TW (1) TW201618611A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116781A1 (ja) * 2016-12-20 2018-06-28 京セラ株式会社 アンテナモジュール
WO2018116867A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板
WO2018116886A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板およびその製造方法
JP2019161480A (ja) * 2018-03-14 2019-09-19 株式会社東芝 アンテナモジュール
US11785718B2 (en) 2019-04-02 2023-10-10 Mitsubishi Electric Corporation Composite printed wiring board and method of manufacturing the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028232B (zh) * 2015-10-27 2021-09-24 京瓷株式会社 布线基板、电子装置以及电子模块
US20180020547A1 (en) * 2016-07-13 2018-01-18 Alcatel-Lucent Canada Inc. Underlying recessed component placement
KR102692443B1 (ko) * 2016-10-28 2024-08-07 삼성전자주식회사 생체 센서를 포함하는 전자 장치
US11017934B2 (en) * 2016-12-09 2021-05-25 Cyntec Co., Ltd. Electronic module
US20180374798A1 (en) 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
JP7001445B2 (ja) * 2017-11-30 2022-01-19 ローム株式会社 半導体装置およびその製造方法
JP7001175B2 (ja) * 2018-09-19 2022-01-19 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
US10879191B2 (en) * 2019-01-07 2020-12-29 Qualcomm Incorporated Conformal shielding for solder ball array
US10827616B2 (en) * 2019-01-30 2020-11-03 Kyocera Corporation Mounting structure
CN110312363B (zh) * 2019-06-24 2020-10-16 维沃移动通信有限公司 一种印刷电路板组件及终端
CN110808241B (zh) * 2019-10-16 2021-10-15 中国电子科技集团公司第十三研究所 抗干扰电路封装结构及其制造方法
CN110808237A (zh) * 2019-10-16 2020-02-18 中国电子科技集团公司第十三研究所 小型化抗干扰电路封装结构及其制造方法
US11452246B2 (en) * 2020-03-25 2022-09-20 Qualcomm Incorporated Patch substrate configured as a shield located over a cavity of a board
CN113573473A (zh) * 2020-04-28 2021-10-29 富泰华工业（深圳）有限公司 电路板组件及电子装置
WO2022179214A1 (zh) * 2021-02-25 2022-09-01 上海凯虹科技电子有限公司 一种封装基板和栅格阵列封装体及其制备方法
DE102021205841A1 (de) * 2021-06-10 2022-12-15 MICRO-EPSILON-MESSTECHNIK GmbH & Co. K.G. Gehäuse für eine elektronische Einheit und Sensorsystem mit einem Gehäuse

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JP2001267710A (ja) * 2000-03-15 2001-09-28 Sony Corp 電子回路装置および多層プリント配線板
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
JP2005183410A (ja) * 2003-12-15 2005-07-07 Nec Saitama Ltd 無線回路モジュールおよび無線回路基板
JP2009158838A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040211590A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and integrated circuit using the same
JP4876173B2 (ja) * 2008-01-25 2012-02-15 イビデン株式会社 多層配線板およびその製造方法
TW201044514A (en) * 2009-06-11 2010-12-16 Chipsip Technology Co Ltd Carrier and package structure with the carrier
TW201123396A (en) * 2009-12-24 2011-07-01 Chipsip Technology Co Ltd Package structure with shielding
JP6083152B2 (ja) * 2012-08-24 2017-02-22 ソニー株式会社 配線基板及び配線基板の製造方法
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JP2001267710A (ja) * 2000-03-15 2001-09-28 Sony Corp 電子回路装置および多層プリント配線板
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
JP2005183410A (ja) * 2003-12-15 2005-07-07 Nec Saitama Ltd 無線回路モジュールおよび無線回路基板
JP2009158838A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 電子機器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109983619A (zh) * 2016-12-20 2019-07-05 京瓷株式会社 天线模块
CN109983619B (zh) * 2016-12-20 2020-09-01 京瓷株式会社 天线模块
WO2018116781A1 (ja) * 2016-12-20 2018-06-28 京セラ株式会社 アンテナモジュール
JPWO2018116781A1 (ja) * 2016-12-20 2019-10-24 京セラ株式会社 アンテナモジュール
TWI669850B (zh) * 2016-12-20 2019-08-21 日商京瓷股份有限公司 天線模組
KR102084449B1 (ko) 2016-12-22 2020-03-04 쿄세라 코포레이션 안테나 기판 및 그 제조 방법
CN110062982A (zh) * 2016-12-22 2019-07-26 京瓷株式会社 天线基板及其制造方法
KR20190073550A (ko) * 2016-12-22 2019-06-26 쿄세라 코포레이션 안테나 기판
JPWO2018116886A1 (ja) * 2016-12-22 2019-10-24 京セラ株式会社 アンテナ基板およびその製造方法
JPWO2018116867A1 (ja) * 2016-12-22 2019-10-24 京セラ株式会社 アンテナ基板
KR20190071817A (ko) * 2016-12-22 2019-06-24 쿄세라 코포레이션 안테나 기판 및 그 제조 방법
WO2018116886A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板およびその製造方法
KR102084450B1 (ko) 2016-12-22 2020-03-04 쿄세라 코포레이션 안테나 기판
WO2018116867A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板
CN110062982B (zh) * 2016-12-22 2020-12-11 京瓷株式会社 天线基板及其制造方法
JP2019161480A (ja) * 2018-03-14 2019-09-19 株式会社東芝 アンテナモジュール
JP7062473B2 (ja) 2018-03-14 2022-05-06 株式会社東芝 アンテナモジュール
US11785718B2 (en) 2019-04-02 2023-10-10 Mitsubishi Electric Corporation Composite printed wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
TW201618611A (zh) 2016-05-16
KR20160036514A (ko) 2016-04-04
US20160095218A1 (en) 2016-03-31
CN105472863A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
JP2016066699A (ja) 複合配線基板およびその実装構造体
JP6621708B2 (ja) 半導体装置、半導体装置の製造方法
US8745860B2 (en) Method for manufacturing printed wiring board
CN106257966B (zh) 电路板及其制造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
TW201517699A (zh) 柔性電路板及其製作方法
JP2012054297A (ja) 配線基板およびその製造方法
TWI618199B (zh) 佈線基板
JP2016201424A (ja) プリント配線板およびその製造方法
US20150366102A1 (en) Electronic circuit apparatus and method for manufacturing electronic circuit apparatus
KR101755814B1 (ko) 반도체 장치 및 그의 제조방법
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
TWI581688B (zh) 內埋式元件封裝結構及其製作方法
JP2016127148A (ja) 配線基板の製造方法
TW201603664A (zh) 可製取多個製品之配線基板及其製造方法
JP2016127134A (ja) 配線基板
JP2017162989A (ja) 電子部品内蔵基板およびその製造方法
JP5370883B2 (ja) 配線基板
KR20150135946A (ko) 임베디드 코어리스 기판 및 그 제조방법
JP2015204454A (ja) 基板構造およびその製造方法
JP2012119362A (ja) 配線基板およびその製造方法
JP5461356B2 (ja) 配線基板
JP2017108033A (ja) 配線基板及びその製造方法
JP2017162990A (ja) 電子部品内蔵基板およびその製造方法
JP2018133549A (ja) 集合基板およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181218