TW201603664A - 可製取多個製品之配線基板及其製造方法 - Google Patents
可製取多個製品之配線基板及其製造方法 Download PDFInfo
- Publication number
- TW201603664A TW201603664A TW104115856A TW104115856A TW201603664A TW 201603664 A TW201603664 A TW 201603664A TW 104115856 A TW104115856 A TW 104115856A TW 104115856 A TW104115856 A TW 104115856A TW 201603664 A TW201603664 A TW 201603664A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal foil
- wiring
- products
- wiring board
- insulating layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0169—Using a temporary frame during processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/30—Foil or other thin sheet-metal making or treating
- Y10T29/301—Method
- Y10T29/303—Method with assembling or disassembling of a pack
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本發明之實施形態的可製取多個製品之配線基板,係具備:支撐基板,係在底板上表面形成有區隔多個製品形成區域的框部;以及配線基板,係形成在前述各製品形成區域內之前述底板上表面,且包含以使前述框部上表面露出之方式形成之絕緣層、及形成在該絕緣層上之配線導體。
Description
本發明係關於一種在1個支撐基板上排列形成有多個小型配線基板而構成之可製取多個製品之配線基板及其製造方法。
以往,作為CSP(晶片尺寸封裝,Chip Size Package)用之可製取多個製品之配線基板而言,已知有一種在由金屬所構成之支撐基板上將多個小型配線基板以縱橫之排列予以一體地形成所成之可製取多個製品之配線基板,該小型配線基板係藉由積層絕緣層與金屬層所成者。CSP係記載於例如日本特開2004-111641號公報。
在該種可製取多個製品之配線基板中,以於一體地形成在支撐基板上之各小型的配線基板上安裝半導體元件,且在上表面之大致整面覆蓋半導體元件之方式形成封裝樹脂層。接著,在將支撐基板予以蝕刻去除之後,沿著各小型之配線基板的交界藉由切割而予以切斷並進行分割。如此,可同時且集中地製造多個小型之半導體裝置,
該半導體裝置係藉由封裝樹脂將安裝在配線基板上之半導體元件予以封裝而成者。
然而,在上述之習知的可製取多個製品之配線基板中,形成配線基板之樹脂層較薄且機械性強度低。因此,在將支撐基板予以蝕刻去除之後進行切割時,容易因在進行切割之際施加之應力而在配線基板產生裂痕或缺陷。再者,藉由將可製取多個製品之配線基板及其上之封裝樹脂予以切割而分割成小型之半導體裝置,因此所分割之配線基板的形狀係僅限定在尖角之四角形狀。因此,依據收容有在配線基板安裝半導體元件之半導體裝置之電子機器的框體之設計,在要求具有帶圓角之四角形狀或四角形以外之形狀的配線基板時,難以順應其要求。
本發明之目的在於提供一種在切割之際不易在配線基板產生裂痕或缺陷之可製取多個製品之配線基板。再者,本發明之目的在於提供一種可製取多個製品之配線基板,係在藉由切割而進行分割之後,可形成具有帶圓角之四角形狀或四角形以外之其他形狀的配線基板。
本發明第1實施形態之可製取多個製品之配線基板係具備:支撐基板,係在底板上表面形成有用以區隔多個製品形成區域的框部;以及配線基板,係形成在前述各製品形成區域內之前述底板上表面,且包含以使前述框部上表面露出之方式形成的絕緣層、及形成在該絕緣
層上之配線導體。
再者,本發明第1實施形態之可製取多個製品之配線基板的製造方法,係包含下列步驟:在上表面具有多個製品形成區域之底板上表面,形成至少覆蓋前述各製品形成區域之絕緣層的步驟;在前述各製品形成區域之前述絕緣層上形成配線導體的步驟;去除形成在前述各製品形成區域以外之區域的絕緣層,以使前述底板之上表面露出的步驟;以及藉由使鍍覆導體層析出在露出之前述底板的上表面,而在前述底板上形成用以區隔前述各製品形成區域之框部的步驟。
依據本發明第1實施形態之可製取多個製品之配線基板,由於具有上述構成,因此在各配線基板上安裝半導體元件,並且在上表面之大致整面形成覆蓋半導體元件之封裝樹脂層,接著將支撐基板予以蝕刻去除時,各配線基板之交界係藉由去除框部之段差而形成,配線基板本身並未存在。因此,在沿著各配線基板之交界藉由切割而予以切斷並進行分割之際,只要切斷封裝樹脂層即可,而不會在配線基板產生裂痕或缺陷。
再者,依據本發明第一實施形態之可製取多個製品之配線基板,藉由框部將製品形成區域區隔成為例如具有帶圓角之四角形狀或與四角形不同之形狀的開口部,以形成對應於該開口部之形狀之外形的配線基板,藉此在各配線基板上安裝半導體元件,並且在上表面之大致整面形成覆蓋半導體元件的封裝樹脂層,接著將支撐基板
予以蝕刻去除之後,藉由切割而沿著各配線基板之交界僅將封裝樹脂層予以切斷,因此封裝樹脂雖為尖角之四角形狀,但可將配線基板本身作成為帶圓角之四角形狀或四角形以外之形狀。
再者,依據本發明第1實施形態之可製取多個製品之配線基板的製造方法,可提供一種在利用上述之步驟進行切割之際不容易在配線基板產生裂痕或缺陷之可製取多個製品之配線基板。再者,可提供一種可製取多個製品之配線基板,係在去除製品形成區域之周圍的絕緣層之際,當以使形成在底板上之配線基板的形狀成為帶圓角之四角形或四角以外之形狀的方式去除絕緣層時,在藉由切割而被分割之後,可形成具有帶圓角之四角形或四角形以外之其他形狀的配線基板。
本發明第2實施形態之可製取多個製品之配線基板係具備:支撐基板,係將金屬箔以至少其中央部可從前述底板剝離之狀態予以積層在底板上表面而成者;框部,係由鍍覆金屬層所構成,且形成在前述金屬箔上,並在前述金屬箔之上表面中央部區隔成多個製品形成區域,且者;以及配線基板,係包含以密接在製品形成區域之內壁的方式形成在前述各製品形成區域之絕緣層、及形成在該絕緣層上之配線導體。
再者,本發明第2實施形態之可製取多個製品之配線基板的製造方法,係包含下列步驟:將在上表面中央部具有多個製品形成區域之金屬箔以至少前述中央
部可從前述底板剝離之狀態,積層在底板上表面的步驟;在前述金屬箔上的至少前述中央部的整面形成絕緣層之步驟;在前述各製品形成區域之前述絕緣層上形成配線導體之步驟;將形成在前述各製品形成區域以外之區域的絕緣層予以去除,且形成使前述金屬箔之上表面露出之溝槽部的步驟;及藉由使鍍覆導體層析出在前述溝槽部,以形成密接在前述各製品形成區域之前述絕緣層之側面之由前述鍍覆導體層所構成的框部之步驟。
依據本發明第2實施形態之可製取多個製品之配線基板,由於具有上述構成,因此在各配線基板上安裝半導體元件,並且在其上表面之大致整面形成覆蓋半導體元件之封裝樹脂層,接著將底板予以剝離去除,並且將金屬箔及框部予以蝕刻去除時,各配線基板之交界係藉由將框部去除之段差而形成,配線基板本身即不會存在。因此,在沿著各配線基板之交界藉由切割而予以切斷並進行分割之際,只要切斷封裝樹脂層即可,而不會在配線基板產生裂痕或缺陷。
再者,依據本發明第2實施形態之可製取多個製品之配線基板,藉由將框部之開口部的形狀作成為例如帶圓角之四角形狀或四角形以外之形狀,以在各配線基板上安裝半導體元件,並且在其上表面之大致整面形成覆蓋半導體元件的封裝樹脂層,接著將底板予以剝離去除且將金屬箔及框部予以蝕刻去除之後,藉由切割而沿著各配線基板之交界僅將封裝樹脂層予以切斷,因此封裝樹脂
雖為尖角之四角形狀,但亦可將配線基板本身作成為帶圓角之四角形狀或四角形以外之形狀。
再者,依據本發明第2實施形態之可製取多個製品之配線基板之製造方法,可提供一種在利用上述之步驟進行切割之際不容易在配線基板產生裂痕或缺陷之可製取多個製品之配線基板。再者,可提供一種可製取多個製品之配線基板,係在去除製品形成區域之周圍的絕緣層之際,當以使形成在金屬箔上之配線基板的形狀成為帶圓角之四角形或四角以外之形狀的方式去除絕緣層時,在藉由切割而被分割之後,可形成具有帶圓角之四角形或四角形以外之其他形狀的配線基板。
1‧‧‧支撐基板
2‧‧‧配線基板
3‧‧‧底板
4‧‧‧框部
4a、14a‧‧‧開口部
5‧‧‧絕緣層
6‧‧‧配線導體
7‧‧‧阻銲層
8‧‧‧半導體元件連接銲墊
9‧‧‧外部連接銲墊
10‧‧‧配線基板
11‧‧‧支撐基板
12‧‧‧配線基板
13‧‧‧底板
14‧‧‧框部
15‧‧‧絕緣層
16‧‧‧配線導體
17‧‧‧阻銲層
18‧‧‧半導體元件連接銲墊
19‧‧‧外部連接銲墊
100‧‧‧製取配線基板
B、B’‧‧‧焊料凸塊
M、M‧‧‧封裝樹脂層
Ma‧‧‧開口部
S、S’‧‧‧半導體元件
T、T’‧‧‧電極端子
X、X’‧‧‧製品形成區域
第1A圖及第1B圖係顯示第1實施形態之可製取多個製品之配線基板之概略剖視圖及從上表面側觀看之分解立體圖。
第2A圖及第2B圖係顯示在第1A圖及第1B圖所示之可製取多個製品之配線基板安裝半導體元件之狀態的概略剖視圖及從上表面側觀看之立體圖。
第3A圖及第3B圖係顯示在安裝有第2A圖及第2B圖所示之半導體元件的可製取多個製品之配線基板上形成封裝樹脂層之狀態的概略剖視圖及從上表面側觀看之立體圖。
第4A圖及第4B圖係顯示在形成有第3A圖及第3B圖
所示之封裝樹脂層的可製取多個製品之配線基板形成焊料凸塊之狀態的概略剖視圖及從上表面側觀看之立體圖。
第5A圖及第5B圖係顯示將第4A圖及第4B圖所示之可製取多個製品之配線基板之支撐基板予以蝕刻去除之狀態的概略剖視圖及從下面側觀看之立體圖。
第6A圖及第6B圖係顯示藉由切割將第5A圖及第5B圖所示之支撐基板予以去除之可製取多個製品之配線基板進行分割之狀態的概略剖視圖及從下面側觀看之立體圖。
第7A圖及第7B圖係顯示藉由切割將第4A圖及第4B圖所示之附有支撐基板之可製取多個製品之配線基板與封裝樹脂層一同進行分割之狀態的概略剖視圖及從上表面側觀看之立體圖。
第8A圖及第8B圖係用以說明第1實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第9A圖及第9B圖係用以說明第1實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第10A圖及第10B圖係用以說明第1實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第11A圖及第11B圖係用以說明第1實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第12A圖及第12B圖係用以說明第1實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第13A圖及第13B圖係用以說明第1實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第14A圖及第14B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第15A圖及第15B圖係顯示在第14A圖及第14B圖所示之可製取多個製品之配線基板安裝半導體元件之狀態的概略剖視圖及從上表面側觀看之立體圖。
第16A圖及第16B圖係顯示在安裝有第15A圖及第15B圖所示之半導體元件的可製取多個製品之配線基板上形成封裝樹脂層之狀態的概略剖視圖及從上表面側觀看之立體圖。
第17A圖及第17B圖係顯示在形成有第16A圖及第16B圖所示之封裝樹脂層之可製取多個製品之配線基板形成焊料凸塊之狀態的概略剖視圖及從上表面側觀看之立體圖。
第18A圖及第18B圖係顯示將第17A圖及第17B圖所示之可製取多個製品之配線基板的外周部予以切斷之狀態的概略剖視圖及從上表面側觀看之立體圖。
第19A圖及第19B圖係顯示將第18A圖及第18B圖所
示之外周部被切斷之可製取多個製品之配線基板的底板予以剝離去除之狀態的概略剖視圖及從上表面側觀看之立體圖。
第20A圖及第20B圖係顯示將金屬箔及框部從第19A圖及第19B圖所示之可製取多個製品之配線基板蝕刻去除之狀態的概略剖視圖及從下面側觀看之立體圖。
第21A圖及第21B圖係顯示藉由切割將第20A圖及第20B圖所示之支撐基板被去除之可製取多個製品之配線基板進行分割之狀態的概略剖視圖及從下面側觀看之立體圖。
第22A圖及第22B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第23A圖及第23B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第24A圖及第24B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第25A圖及第25B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第26A圖及第26B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表
面側觀看之分解立體圖。
第27A圖及第27B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
第28A圖及第28B圖係用以說明第2實施形態之可製取多個製品之配線基板之製造方法的概略剖視圖及從上表面側觀看之立體圖。
接著,依據圖式說明第1實施形態之可製取多個製品之配線基板。如第1A圖及第1B圖所示,第1實施形態之可製取多個製品之配線基板10係具備支撐基板1、形成在支撐基板1之上的配線基板2。
支撐基板1係由平板狀之底板3、及形成在底板3上之框部4所構成。底板3係在其上表面具有多個製品形成區域X。框部4係具有用以區隔各製品形成區域X之開口部4a。在該第1實施形態之可製取多個製品之配線基板10中,開口部4a之內周係形成帶圓角之四角形狀。底板3係由例如厚度為100至200μm左右之銅箔所構成。框部4係由例如厚度為20至40μm左右之電解銅鍍覆層所構成。此外,在該第1實施形態之可製取多個製品之配線基板10中,為了簡略化,雖顯示具有4個製品形成區域X之情形,但實際上會排列有更多個(通常為100至10000個左右)製品形成區域X。
配線基板2係以與底板3及框部4之內周
面密接之方式形成在支撐基板1之製品形成區域X上,並使框部4之上表面露出。配線基板2係由形成在製品形成區域X之底板3上的絕緣層5、形成在該絕緣層5上之配線導體6、及形成在該配線導體6上之阻銲層7所構成。
絕緣層5係由例如使二氧化矽等無機絕緣物填料分散在環氧樹脂或聚醯亞胺樹脂等熱硬化性樹脂所得之電絕緣材料所構成。絕緣層5之厚度為例如10至30μm左右。配線導體6係由例如銅鍍覆層所構成。配線導體6之厚度為例如5至15μm左右。配線導體6之一部分係形成半導體元件連接銲墊8與外部連接銲墊9。該等半導體元件連接銲墊8及外部連接銲墊9係從設置在阻銲層7之開口部露出至外部。
阻銲層7係由例如鹼性變性環氧樹脂等感光性之熱硬化性樹脂所構成。阻銲層7之厚度係在配線導體6之上為5至15μm左右。
在此,利用第1實施形態之可製取多個製品之配線基板10,說明在各配線基板2上安裝半導體元件並且進行樹脂封裝而成之半導體裝置的製造方法。
如第2A圖及第2B圖所示,在可製取多個製品之配線基板10之各配線基板2上安裝半導體元件S。半導體元件S之安裝係透過焊料將半導體元件S之電極端子T倒裝(flip chip)連接在配線基板2之半導體元件連接銲墊8而進行。
接著,如第3A圖及第3B圖所示,以封裝
樹脂層M被覆安裝有半導體元件S之可製取多個製品之配線基板10的上表面。封裝樹脂層M係被覆半導體元件S,且具有使外部連接銲墊9露出之開口部Ma。封裝樹脂層M係藉由例如轉移模製法而形成。
接著,如第4A圖及第4B圖所示,在露出於開口部Ma內之外部連接銲墊9形成焊料凸塊B。焊料凸塊B係例如藉由在開口部Ma內塗布助焊劑之後,且在助焊劑上載置銲球並進行回焊處理而形成。
接著,如第5A圖及第5B圖所示,藉由蝕刻而去除支撐基板1。支撐基板1係由銅所構成,例如藉由利用含有氯化鐵或氯化銅等之蝕刻液,而可容易地進行蝕刻。此時,各配線基板2之交界係藉由框部4被去除之痕跡的段差而形成。在段差部中,並未存在構成配線基板2之絕緣層5、配線導體6及阻銲層7,僅存在封裝樹脂層M。
接著,如第6A圖及第6B圖所示,藉由沿著各配線基板2之交界進行切割,而形成由封裝樹脂層M將安裝在配線基板2之半導體元件S予以封裝所成之半導體裝置。此時,由於只要僅對位於配線基板2之交界的封裝樹脂層M進行切斷即可,因此不會在配線基板2產生因切割之應力所致之裂痕或缺陷。
依據可製取多個製品之配線基板10,支撐基板1之開口部4a的內周係形成帶圓角之四角形狀,配線基板2係以與底板3及開口部4a之內周面密接之方式形成
在支撐基板1之製品形成區域X上。如上所述,在各配線基板2上安裝半導體元件S,並且在可製取多個製品之配線基板10之上表面形成覆蓋半導體元件S之封裝樹脂層M。接著,在將支撐基板1予以蝕刻去除之後,藉由切割而沿著各配線基板2之交界僅將封裝樹脂層M予以切斷。因此,在所得之半導體裝置中,封裝樹脂層M雖為尖角之四角形狀,配線基板2本體係可作成為帶圓角之四角形狀。再者,藉由將框部4之開口部4a的形狀作成為四角形以外的形狀,且以與該開口部4a內周面密接之方式形成配線基板2,藉此可獲得四角形以外之形狀的配線基板2。
在上述方法中,係將可製取多個製品之配線基板10之支撐基板1蝕刻去除後進行切割。然而,如第7A圖及第7B圖所示,亦可在保持安裝可製取多個製品之配線基板10之支撐基板1之情形下進行切割之後,從所分割之配線基板2將支撐基板1予以蝕刻去除。
接著,針對第1實施形態之可製取多個製品之配線基板10的製造方法加以說明。如第8A圖及第8B圖所示,準備底板3。底板3係在其上表面具有多個製品形成區域X。底板3係如上所述,由厚度為100至200μm左右之銅箔所構成。
接著,如第9A圖及第9B圖所示,在底板3之上表面的整面形成絕緣層5。絕緣層5係如上所述,由電絕緣材料所構成,且具有10至30μm左右之厚度,該電絕緣材料係使二氧化矽等無機絕緣物填料分散在環氧樹
脂或聚醯亞胺樹脂等熱硬化性樹脂所得者。絕緣層5係藉由在利用熱壓將例如未硬化之電絕緣材料的薄膜貼附在底板3之上表面之後,使之熱硬化而形成。
接著,如第10A圖及第10B圖所示,在各製品形成區域X上之絕緣層5的上表面形成配線導體6。配線導體6係由5至15μm左右之厚度的銅鍍覆層所構成,且由周知之半加成法而形成。
接著,如第11A圖及第11B圖所示,在形成有配線導體6之絕緣層5的上表面形成具有開口部之阻銲層7。開口部係為了使配線導體6之一部分露出以作為半導體元件連接銲墊8及外部連接銲墊9而形成。阻銲層7係由鹼性變性環氧樹脂等感光性之熱硬化性樹脂所構成,且具有5至15μm左右之厚度。阻銲層7係藉由將感光性之熱硬化性樹脂膏塗布在絕緣層5之上表面而形成。開口部係藉由周知之光微影技術而對感光性之熱硬化性樹脂膏進行曝光及顯像處理而形成。
接著,如第12A圖及第12B圖所示,將各製品形成區域X之周圍的阻銲層7及絕緣層5予以選擇性去除,並使各製品形成區域X之周圍的底板3之上表面露出。阻銲層7及絕緣層5之去除係採用例如噴砂法或雷射刻劃法。藉此,帶圓角之四角形狀的配線基板2係分別以預定之鄰接間隔而形成在底板3上。
接著,如第13A圖及第13B圖所示,在底板3上表面之製品形成區域X的周圍形成框部4。框部4
係由厚度為20至40μm左右之電解銅鍍覆層所構成,且藉由使電解銅鍍覆層析出在底板3上表面之製品形成區域X的周圍而形成。此時,各配線基板2之側面係藉由所析出之銅鍍覆層而被包覆並密接在框部4。
如此,利用下列之(1)至(4)之步驟,可提供一種在進行切割之際不容易在配線基板產生裂痕或缺陷之可製取多個製品之配線基板:(1)在上表面具有多個製品形成區域之底板上表面,形成至少被覆各製品形成區域之絕緣層的步驟;(2)在各製品形成區域之絕緣層上形成配線導體的步驟;(3)去除各製品形成區域以外之區域所形成之絕緣層,並使底板之上表面露出的步驟;及(4)藉由使鍍覆導體層析出在所露出之底板的上表面,而在底板上形成區隔各製品形成區域之框部的步驟。
接著,依據圖式說明第2實施形態之可製取多個製品之配線基板。如第14A圖及第14B圖所示,第2實施形態之可製取多個製品之配線基板100係具備支撐基板11、形成在支撐基板11上之配線基板12、及框部14。在第14B圖中,為了更容易理解可製取多個製品之配線基板100,係將第14A圖中之支撐基板11及框部14、及其他部分予以分離顯示。
支撐基板11係由平板狀之底板13、被覆在底板13上之第1金屬箔131、及積層在第1金屬箔131上
之第2金屬箔132所構成。底板13係由例如含有玻璃布之環氧樹脂板所構成。底板13之厚度為100至1000μm左右。
第1金屬箔131較佳為由厚度3至18μm左右之銅箔所構成。第1金屬箔131係比底板13更小之尺寸。第1金屬箔131係位於該第1金屬箔131的外周邊比底板13之外周邊更靠內側2至20mm左右之位置。第1金屬箔131其下表面之整面被固接在底板13之上表面。
第2金屬箔132係由可蝕刻之金屬箔所構成,且較佳為厚度3至18μm左右之銅箔所構成。第2金屬箔132係比第1金屬箔131更大之尺寸,且比底板13更小之尺寸。第2金屬箔132係位於該第2金屬箔132的外周邊比第1金屬箔131之外周邊更靠外側1至10mm左右之位置,並且位於該第2金屬箔132的外周邊比底板13之外周邊更靠內側1至10mm左右之位置。第2金屬箔132其比第1金屬箔131之外周邊更外側的下表面被固接在底板13之上表面。
第1金屬箔131及第2金屬箔132係在可彼此剝離之狀態下密接。藉此,第2金屬箔132其從第1金屬箔131突出之外周部雖固接於底板13,但在與第1金屬箔131密接之中央部,可在與第1金屬箔131之間從底板13剝離。
第2金屬箔132係在其上表面具有多個製品形成區域X’。製品形成區域X’係彼此隔著預定之間隔配置在第2金屬箔132中之以可從底板13剝離之方式積
層之中央部。製品形成區域X’為在其上表面形成有配線基板12之區域。
在第2金屬箔132上形成有框部14。框部14係具有用以區隔各製品形成區域X’之開口部14a。在該第2實施形態之可製取多個製品之配線基板100中,開口部14a之內周係形成帶圓角之四角形狀。框部14係由可蝕刻之金屬鍍覆層所構成,較佳為由厚度20至40μm左右之電解銅鍍覆層所構成。此外,在該第2實施形態之可製取多個製品之配線基板100中,為了簡略化雖顯示具有4個製品形成區域X’之情形,但實際上排列有更多數(通常為100至10000個左右)之製品形成區域X’。
配線基板12係以與框部14之開口部14a內周面密接之方式形成在第2金屬箔132之各製品形成區域X’上。因此,配線基板12之外周形狀係與開口部14a之內周形狀一致。配線基板12係具備被覆在製品形成區域X’上之絕緣層15、被覆在絕緣層15上之配線導體16、及形成在配線導體16上之阻銲層17。
絕緣層15係由電絕緣材料所構成,該電絕緣材料係例如使二氧化矽等無機絕緣物填料分散在環氧樹脂或聚醯亞胺樹脂等所得者。絕緣層15之厚度係例如10至30μm左右。配線導體16係例如由銅鍍覆層所構成。配線導體16之厚度為例如5至15μm左右。配線導體16之一部分係形成半導體元件連接銲墊18與外部連接銲墊19。該等半導體元件連接銲墊18及外部連接銲墊19,係
從設置在阻銲層17之開口部露出至外部。阻銲層17係由例如鹼性變性環氧樹脂等感光性之熱硬化性樹脂所構成。阻銲層17之厚度係在配線導體16之上為5至15μm左右。
在此,說明利用第2實施形態之可製取多個製品之配線基板100在各配線基板12上安裝半導體元件,並且進行樹脂封裝而成之半導體裝置的製造方法。
如第15A圖及第15B圖所示,在可製取多個製品之配線基板100之各配線基板12上安裝半導體元件S’。半導體元件S’之安裝係藉由透過焊料將半導體元件S’之電極端子T’倒裝連接在配線基板12之半導體元件連接銲墊18而進行。
接著,如第16A圖及第16B圖所示,以封裝樹脂層M’被覆安裝有半導體元件S’之可製取多個製品之配線基板100的上表面。封裝樹脂層M’係被覆半導體元件S’,且具有使外部連接銲墊19露出之開口部Ma’。封裝樹脂層M’係例如藉由轉移模製法而形成。
接著,如第17A圖及第17B圖所示,在露出於開口部Ma’內之外部連接銲墊19形成焊料凸塊B’。焊料凸塊B’係例如藉由在開口部Ma’內塗布助焊劑之後,在該助焊劑上載置銲球並進行回焊處理而形成。
接著,如第18A圖及第18B圖所示,將包含支撐基板11、絕緣層15、阻銲層17、及封裝樹脂層M’之積層體的外周部予以切斷並去除。此時,以在第1金屬箔131與第2金屬箔132可彼此剝離之狀態下密接的部分
為交界並進行切斷。藉此,可容易地進行第2金屬箔132與固接在底板13之第1金屬箔131的剝離。
接著,如第19A圖及第19B圖所示,剝離第1金屬箔131與第2金屬箔132之間。藉此,在配線基板12之下表面,成為僅覆蓋有厚度為薄至3至18μm之第2金屬箔132的狀態。
接著,如第20A圖及第20B圖所示,藉由蝕刻而去除配線基板12之下表面的第2金屬箔132及密接於配線基板12之側面的框部14。第2金屬箔132及框部14係由銅所構成,因此可藉由使用含有例如氯化鐵或氯化銅等之蝕刻液而容易地進行蝕刻。此時,各配線基板12之交界係藉由框部14被去除之痕跡的段差而形成。在段差部並未存在構成配線基板12之絕緣層15或配線導體16或阻銲層17,僅存在有封裝樹脂層M’。
接著,如第21A圖及第21B圖所示,藉由沿著各配線基板12之交界進行切割,形成藉由封裝樹脂層M’將安裝在配線基板12之半導體元件S’予以封裝的半導體裝置。此時,由於只要切斷位於配線基板12之交界的封裝樹脂層M’即可,因此不會在配線基板12產生因切割之應力所致之裂痕或缺陷。在上述方法中,在剝離第1金屬箔131與第2金屬箔132之間,且去除第2金屬箔132及框部14之後,沿著各配線基板12之交界進行切割。然而,亦可在沿著各配線基板12之交界進行切割之後,從所分割之配線基板12,剝離第1金屬箔131與第2金屬箔132
之間,且去除第2金屬箔132及框部14。
依據可製取多個製品之配線基板100,框部14之開口部14a的內周係形成帶圓角之四角形狀,配線基板12係以與開口部14a之內周面密接的方式形成在製品形成區域X’上。如上所述,在各配線基板12上安裝半導體元件S’,並且在可製取多個製品之配線基板100之上表面形成覆蓋半導體元件S’之封裝樹脂層M’之後,將外周部予以切斷並去除。接著,將第2金屬箔132及框部14予以蝕刻去除之後,沿著各配線基板12之交界,藉由切割而僅切斷封裝樹脂層M’。因此,在所得之半導體裝置中,封裝樹脂層M’雖為尖角之四角形狀,但配線基板12本身係可作成為帶圓角之四角形狀。再者,將框部14之開口部14a的形狀作為四角形以外之形狀,且以與該開口部14a內周面密接之方式形成配線基板12,藉此可獲得四角形以外之形狀的配線基板12。
接著,針對第2實施形態之可製取多個製品之配線基板100的製造方法加以說明。如第22A圖及第22B圖所示,準備底板13用之預浸材13P及第1金屬箔131及第2金屬箔132。預浸材13P係例如在由玻璃布所構成之片狀之基材含浸並塗布環氧樹脂等熱硬化性樹脂之未硬化狀態的液狀樹脂之後使之乾燥而得者。第1金屬箔131及第2金屬箔132係如上所述由例如銅箔所構成,且在可彼此剝離之狀態下積層。第2金屬箔132係在其上表面具有多個製品形成區域X’。
接著,如第23A圖及第23B圖所示,在底板13之上表面被覆第1金屬箔131及第2金屬箔132之積層體。為了在底板13之上表面被覆第1金屬箔131及第2金屬箔132之積層體,係採用在預浸材13P之上表面載置第1金屬箔131及第2金屬箔132之積層體,並且一面進行加熱一面從上下進行真空壓製之方法。藉此,第1金屬箔131之下表面的整面係固定在底板13之上表面,且從第1金屬箔131突出之第2金屬箔132的下表面係固接在底板13之上表面。
接著,如第24A圖及第24B圖所示,以覆蓋第2金屬箔132之上表面的整面之方式形成絕緣層15。絕緣層15係如上所述,由電絕緣材料所構成,且具有10至30μm左右之厚度,該電絕緣材料係使二氧化矽等無機絕緣物填料分散在環氧樹脂或聚醯亞胺樹脂等熱硬化性樹脂所得者。絕緣層15係藉由利用熱壓將例如未硬化之電絕緣材料的薄膜壓接在第2金屬箔132上之後,使之熱硬化而形成。
接著,如第25A圖及第25B圖所示,在各製品形成區域X’上之絕緣層15的上表面形成配線導體16。配線導體16係由5至15μm左右之厚度的銅鍍覆層所構成,且藉由周知之半加成法而形成。
接著,如第26A圖及第26B圖所示,在形成有配線導體16之絕緣層15的上表面形成具有開口部之阻銲層17。開口部係為了使配線導體16之一部分露出以
作為半導體元件連接銲墊18及外部連接銲墊19而形成。阻銲層17係由鹼性變性環氧樹脂等感光性之熱硬化性樹脂所構成,且具有厚度為5至15μm左右之厚度。阻銲層17係藉由將感光性之熱硬化性樹脂膏塗布在絕緣層15之上表面而形成。開口部係藉由利用周知之光微影技術對感光性之熱硬化性樹脂膏進行曝光及顯像處理後,使其熱硬化而形成。
接著,如第27A圖及第27B圖所示,將各製品形成區域X’之周圍的阻銲層17及絕緣層15選擇性予以去除,以形成使各製品形成區域X’之周圍的第2金屬箔132之上表面露出為框狀之溝槽部G。阻銲層17及絕緣層15之去除,係採用例如噴砂法或雷射刻劃法。藉此,帶圓角之四角形狀之配線基板12係分別隔著預定之鄰接間隔而形成在第2金屬箔132上。
接著,如第28A圖及第28B圖所示,在露出於製品形成區域X’之周圍之溝槽部G內的第2金屬箔132上表面形成框部14。框部14係藉由使電解銅鍍覆層析出在第2金屬箔132之露出面而形成。此時,框部14係與各配線基板12之側面密接。
如此,藉由下列之(1)’至(5)’的步驟,可提供一種在切割之際不容易在配線基板產生裂痕或缺陷之可製取多個製品之配線基板。
(1)’在至少中央部可從底板剝離之狀態下,將在上表面中央部具有多個製品形成區域之金屬箔積層在底板上表
面之步驟。
(2)’在金屬箔上之至少中央部的整面形成絕緣層之步驟。
(3)’在各製品形成區域之絕緣層上形成配線導體之步驟。
(4)’將各製品形成區域以外之區域所形成之絕緣層予以去除,以形成使金屬箔之上表面露出之溝槽部的步驟。
(5)’藉由使鍍覆導體層析出在溝槽部,以形成與各製品形成區域之絕緣層之側面密接之由前述鍍覆導體層所構成的框部之步驟。
本發明並非限定在上述之實施形態者,只要是在不脫離本發明之要旨的範圍內,即可進行各種變更。例如,在上述實施形態中,配線導體雖半加成法而形成,但亦可藉由周知之減色法而形成。此時,亦可利用銅箔作為配線導體。此外,在上述實施形態中,配線基板係分別以1層1層來形成絕緣層及配線導體,但亦可藉由積層有複數個絕緣層及配線導體之多層構造來形成。
再者,可提供一種可製取多個製品之配線基板,係在選擇性去除各製品形成區域之周圍的阻銲層及絕緣層,且使各製品形成區域之周圍的底板之上表面(第1實施形態)或第2金屬箔之上表面(第2實施形態)露出之際,以使各製品形成區域上所形成之配線基板的形狀成為帶圓角之四角形狀或四角以外之形狀(例如三角形、五角形、六角形等多角形、圓形等)之方式去除阻銲層及絕緣層
時,可於藉由切割而進行分割之後,形成帶圓角之四角形狀或四角形以外之形狀的配線基板。
1‧‧‧支撐基板
2‧‧‧配線基板
3‧‧‧底板
4‧‧‧框部
4a‧‧‧開口部
5‧‧‧絕緣層
7‧‧‧阻銲層
8‧‧‧半導體元件連接銲墊
9‧‧‧外部連接銲墊
X‧‧‧製品形成區域
Claims (16)
- 一種可製取多個製品之配線基板,係具備:支撐基板,係在底板上表面形成有區隔成多個製品形成區域的框部;以及配線基板,係形成在前述各製品形成區域內之前述底板上表面,且包含以使前述框部上表面露出之方式形成的絕緣層、及形成在該絕緣層上之配線導體。
- 如申請專利範圍第1項所述之可製取多個製品之配線基板,其中,前述製品形成區域為形成在前述框部之具有帶圓角之四角形狀或與四角形不同之形狀的開口部。
- 一種可製取多個製品之配線基板的製造方法,係包含下列步驟:在上表面具有多個製品形成區域之底板上表面,形成至少覆蓋前述各製品形成區域之絕緣層的步驟;在前述各製品形成區域之前述絕緣層上形成配線導體的步驟;去除形成在前述各製品形成區域以外之區域的絕緣層,以使前述底板之上表面露出的步驟;以及藉由使鍍覆導體層析出在所露出之前述底板的上表面,而在前述底板上形成區隔成前述各製品形成區域之框部的步驟。
- 如申請專利範圍第3項所述之可製取多個製品之配線基板的製造方法,其中,前述製品形成區域為形成在 前述框部之具有帶圓角之四角形狀或與四角形不同之形狀的開口部。
- 一種可製取多個製品之配線基板,係具備:支撐基板,係將金屬箔以至少該金屬箔的中央部可從前述底板剝離之狀態積層在底板上表面而成者;框部,係形成在前述金屬箔上,且為由在前述金屬箔之上表面中央部區隔成多個製品形成區域之鍍覆金屬層所構成者;以及配線基板,係包含以密接在製品形成區域之內壁的方式形成在前述各製品形成區域之絕緣層、及形成在該絕緣層上之配線導體。
- 如申請專利範圍第5項所述之可製取多個製品之配線基板,其中,在前述底板與前述金屬箔之間,還有比前述金屬箔更小之其他金屬箔固接在前述底板,且前述金屬箔與前述其他金屬箔係在可剝離之狀態下密接。
- 如申請專利範圍第5項所述之可製取多個製品之配線基板,其中,前述製品形成區域為形成在前述框部之具有帶圓角之四角形狀或與四角形不同之形狀的開口部。
- 一種可製取多個製品之配線基板的製造方法,係包含下列步驟:將在上表面中央部具有多個製品形成區域之金屬箔以至少前述中央部可從前述底板剝離之狀態積層在 底板上表面的步驟;於前述金屬箔上的至少前述中央部之整面形成絕緣層之步驟;在前述各製品形成區域之前述絕緣層上形成配線導體之步驟;將形成在前述各製品形成區域以外之區域的絕緣層予以去除,且形成使前述金屬箔之上表面露出之溝槽部的步驟;以及藉由使鍍覆導體層析出在前述溝槽部,以形成密接在前述各製品形成區域之前述絕緣層之側面之由前述鍍覆導體層所構成的框部之步驟。
- 如申請專利範圍第8項所述之可製取多個製品之配線基板的製造方法,其中,在前述底板與前述金屬箔之間,還有比前述金屬箔更小之其他金屬箔固接在前述底板,且前述金屬箔及前述其他金屬箔係以可剝離之狀態密接。
- 如申請專利範圍第8項所述之可製取多個製品之配線基板的製造方法,其中,前述製品形成區域為形成在前述框部之具有帶圓角之四角形狀或與四角形不同之形狀的開口部。
- 一種半導體裝置的製造方法,係包含下列步驟:在申請專利範圍第1項所述之可製取多個製品之配線基板之各製品形成區域所形成的配線基板,安裝半導體元件之步驟; 以封裝樹脂層被覆前述可製取多個製品之配線基板之上表面的步驟,該封裝樹脂層係具有使外部連接銲墊露出之開口部;在使前述外部連接銲墊露出之開口部形成焊料凸塊之步驟;以及去除前述可製取多個製品之配線基板之支撐基板,且沿著前述各配線基板之交界予以切斷之步驟。
- 如申請專利範圍第11項所述之半導體裝置的製造方法,其中,在沿著前述各配線基板之交界予以切斷後,去除前述支撐基板。
- 如申請專利範圍第11項所述之半導體裝置的製造方法,其中,前述支撐基板之去除係藉由蝕刻而進行。
- 一種半導體裝置的製造方法,係包含下列步驟:在申請專利範圍第5項所述之可製取多個製品之配線基板之各製品形成區域所形成的配線基板,安裝半導體元件之步驟;以封裝樹脂層被覆前述可製取多個製品之配線基板之上表面的步驟,該封裝樹脂層係具有使外部連接銲墊露出之開口部;在使前述外部連接銲墊露出之開口部形成焊料凸塊之步驟;將包含前述可製取多個製品之配線基板及前述封裝樹脂層之積層體的外周部予以切斷之步驟;將前述可製取多個製品之配線基板之金屬箔與底 板之間予以剝離之步驟;將前述可製取多個製品之配線基板之金屬箔及框部予以去除之步驟;以及沿著前述各配線基板之交界予以切斷之步驟。
- 如申請專利範圍第14項所述之半導體裝置的製造方法,其中,在沿著前述各配線基板之交界予以切斷後,將前述可製取多個製品之配線基板之金屬箔與底板之間予以剝離,並將前述金屬箔及框部予以去除。
- 如申請專利範圍第14項所述之半導體裝置的製造方法,其中,前述金屬箔及框部之去除係藉由蝕刻而進行。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014105770A JP2015222741A (ja) | 2014-05-22 | 2014-05-22 | 多数個取り配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201603664A true TW201603664A (zh) | 2016-01-16 |
Family
ID=54557078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104115856A TW201603664A (zh) | 2014-05-22 | 2015-05-19 | 可製取多個製品之配線基板及其製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150342049A1 (zh) |
JP (1) | JP2015222741A (zh) |
TW (1) | TW201603664A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180047692A1 (en) * | 2016-08-10 | 2018-02-15 | Amkor Technology, Inc. | Method and System for Packing Optimization of Semiconductor Devices |
JP6815880B2 (ja) * | 2017-01-25 | 2021-01-20 | 株式会社ディスコ | 半導体パッケージの製造方法 |
JP6550516B1 (ja) * | 2018-09-18 | 2019-07-24 | レノボ・シンガポール・プライベート・リミテッド | パネル、pcbおよびpcbの製造方法 |
CN112234050B (zh) * | 2020-09-22 | 2024-05-28 | 江苏盐芯微电子有限公司 | 多芯片集成电路封装结构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208732A (en) * | 1991-05-29 | 1993-05-04 | Texas Instruments, Incorporated | Memory card with flexible conductor between substrate and metal cover |
US5648893A (en) * | 1993-07-30 | 1997-07-15 | Sun Microsystems, Inc. | Upgradable multi-chip module |
US7575955B2 (en) * | 2004-01-06 | 2009-08-18 | Ismat Corporation | Method for making electronic packages |
JP5130803B2 (ja) * | 2007-07-03 | 2013-01-30 | 日本電気株式会社 | 配線基板複合体 |
JP2009290080A (ja) * | 2008-05-30 | 2009-12-10 | Ngk Spark Plug Co Ltd | 多層配線基板の中間製品、多層配線基板の製造方法 |
JP5260215B2 (ja) * | 2008-09-29 | 2013-08-14 | 日本特殊陶業株式会社 | 補強材付き配線基板の製造方法 |
US8017434B2 (en) * | 2008-11-24 | 2011-09-13 | Advanced Micro Devices, Inc. | Semiconductor chip package fixture |
JP5493660B2 (ja) * | 2009-09-30 | 2014-05-14 | 日本電気株式会社 | 機能素子内蔵基板及びその製造方法、並びに電子機器 |
US20140048326A1 (en) * | 2012-08-14 | 2014-02-20 | Bridge Semiconductor Corporation | Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding |
JP5762376B2 (ja) * | 2012-09-21 | 2015-08-12 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP2014112632A (ja) * | 2012-11-09 | 2014-06-19 | Ibiden Co Ltd | 複合配線板 |
JP6068175B2 (ja) * | 2013-02-12 | 2017-01-25 | 新光電気工業株式会社 | 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 |
JP6161380B2 (ja) * | 2013-04-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-05-22 JP JP2014105770A patent/JP2015222741A/ja active Pending
-
2015
- 2015-05-19 TW TW104115856A patent/TW201603664A/zh unknown
- 2015-05-21 US US14/718,368 patent/US20150342049A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150342049A1 (en) | 2015-11-26 |
JP2015222741A (ja) | 2015-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6038517B2 (ja) | 配線基板及びその製造方法 | |
TWI534916B (zh) | 晶片封裝基板和結構及其製作方法 | |
JP2016066699A (ja) | 複合配線基板およびその実装構造体 | |
CN108604582A (zh) | 承载超薄衬底 | |
TW201438537A (zh) | 配線基板的製造方法 | |
TW201603664A (zh) | 可製取多個製品之配線基板及其製造方法 | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
TWI602481B (zh) | 嵌入電子元件之印刷電路板及其製造方法 | |
TW201414372A (zh) | 晶片封裝基板和結構及其製作方法 | |
JP6148764B2 (ja) | 配線基板及びその製造方法 | |
JP2009260165A (ja) | 半導体装置 | |
TWI492344B (zh) | 半導體封裝件及其製法 | |
TWI530240B (zh) | 電路板及其製作方法 | |
JP5377403B2 (ja) | 半導体装置及び回路基板の製造方法 | |
TWI576979B (zh) | 封裝基板及其製造方法 | |
JP2013030808A (ja) | 配線基板製造用の仮基板及びその製造方法 | |
TWI658557B (zh) | 線路載板及其製造方法 | |
JP2017069446A (ja) | プリント配線板およびその製造方法 | |
JP2016034007A (ja) | 配線基板の製造方法 | |
JP6114181B2 (ja) | 多数個取り配線基板の製造方法 | |
US11553601B2 (en) | Wiring board and method for manufacturing the same | |
JP2015128120A (ja) | 多数個取り配線基板およびその製造方法 | |
JP2013201322A (ja) | 配線基板の製造方法 | |
JP2015211146A (ja) | 配線基板の製造方法 | |
JP2015144150A (ja) | 配線基板の製造方法 |