JP6038517B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6038517B2
JP6038517B2 JP2012157907A JP2012157907A JP6038517B2 JP 6038517 B2 JP6038517 B2 JP 6038517B2 JP 2012157907 A JP2012157907 A JP 2012157907A JP 2012157907 A JP2012157907 A JP 2012157907A JP 6038517 B2 JP6038517 B2 JP 6038517B2
Authority
JP
Japan
Prior art keywords
resin
substrate
wiring board
core
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012157907A
Other languages
English (en)
Other versions
JP2014022465A (ja
JP2014022465A5 (ja
Inventor
小泉　直幸
直幸 小泉
潤 古市
古市　　潤
堀川　泰愛
泰愛 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012157907A priority Critical patent/JP6038517B2/ja
Priority to US13/939,442 priority patent/US9159648B2/en
Publication of JP2014022465A publication Critical patent/JP2014022465A/ja
Publication of JP2014022465A5 publication Critical patent/JP2014022465A5/ja
Application granted granted Critical
Publication of JP6038517B2 publication Critical patent/JP6038517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は配線基板及びその製造方法に関する。
従来から半導体チップ等の電子部品を実装するための配線基板が知られている。配線基板では、コア基板の片面または両面に、層間絶縁層と配線が複数層形成されている。
コア基板の材質としては、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましいとされている（特許文献１参照）。
特開２００５−８６０７１号公報
従来から、コア基板の材質としてガラスを用いることは提案されているものの、耐久性や製造歩留まり、生産性などの面で実際の製品としての条件を満足する配線基板の製品化は実現していなかった。
本発明の目的は、耐久性や製造歩留まり、生産性などの面で製品としての諸条件を満足し得る配線基板及びその製造方法を提供することにある。
実施形態の一観点によれば、コア基板に絶縁層と配線層とが積層された配線基板であって、前記コア基板はガラスにより形成され、前記絶縁層は樹脂により形成され、前記コア基板の側面に、前記コア基板を表面から裏面に貫通する凹部が形成され、前記凹部に樹脂が充填され、前記コア基板の側面の一部が前記樹脂で覆われ、前記コア基板の側面の他の部分が前記樹脂から露出しており、前記コア基板の側面の一部を覆う前記樹脂が、前記絶縁層を形成する前記樹脂と一体であることを特徴とする配線基板が提供される。
実施形態の一観点によれば、複数のコア基板領域を有するガラス基板の、前記複数のコア基板領域間の境界部に、前記境界部と一部が重なり合う開口を形成する工程と、前記ガラス基板上に樹脂からなる絶縁層を形成すると共に、前記開口に前記絶縁層の樹脂を充填する工程と、前記絶縁層上に配線層を形成する工程と、前記ガラス基板を前記境界部に沿って切断して、前記複数のコア基板領域を個々のコア基板に分離する工程とを有し、前記コア基板の側面の一部が樹脂で覆われ、前記コア基板の側面の一部を覆う前記樹脂が、前記絶縁層を形成する前記樹脂と一体であり、前記コア基板に前記絶縁層と前記配線層とが積層された配線基板を製造することを特徴とする配線基板の製造方法が提供される。
開示の配線基板及びその製造方法によれば、耐久性や製造歩留まり、生産性などの面で製品としての諸条件を満足することができる。
図１は、第１実施形態による配線基板を示す図である。 図２は、第１実施形態による配線基板の製造方法を示す工程断面図（その１）である。 図３は、第１実施形態による配線基板の製造方法における開口形成工程での平面図である。 図４は、第１実施形態による配線基板の製造方法を示す工程断面図（その２）である。 図５は、第１実施形態による配線基板の製造方法を示す工程断面図（その３）である。 図６は、第１実施形態による配線基板の製造方法を示す工程断面図（その４）である。 図７は、第１実施形態による配線基板の製造方法を示す工程断面図（その５）である。 図８は、第１実施形態による配線基板の製造方法における樹脂充填工程の第１変形例を示す工程断面図である。 図９は、第１実施形態による配線基板の製造方法における樹脂充填工程の第２変形例を示す工程断面図である。 図１０は、第１実施形態による配線基板の製造方法における樹脂充填工程の第３変形例を示す工程断面図である。 図１１は、第１実施形態の配線基板の第１変形例を示す図である。 図１２は、第１実施形態の配線基板の第２変形例を示す図である。 図１３は、第１実施形態の配線基板の第３変形例を示す図である。 図１１は、第１実施形態の配線基板の第４変形例を示す図である。 図１１は、第１実施形態の配線基板の第５変形例を示す図である。 図１６は、第２実施形態による配線基板を示す図である。 図１７は、第２実施形態による配線基板の製造方法を示す工程断面図（その１）である。 図１８は、第２実施形態による配線基板の製造方法を示す工程断面図（その２）である。 図１９は、第２実施形態による配線基板の製造方法におけるコア基板載置工程での平面図である。 図２０は、第２実施形態による配線基板の製造方法を示す工程断面図（その３）である。 図２１は、第２実施形態による配線基板の製造方法を示す工程断面図（その４）である。 図２２は、第２実施形態による配線基板の製造方法を示す工程断面図（その５）である。 図２３は、第２実施形態による配線基板の製造方法を示す工程断面図（その６）である。
［第１実施形態］
（配線基板）
第１実施形態による配線基板について図１を用いて説明する。図１（ａ）は本実施形態による配線基板に半導体チップを搭載した状態の平面図であり、図１（ｂ）は、図１（ａ）の平面図におけるＡ−Ａ′線断面図である。
本実施形態の配線基板１０は、図１（ｂ）に示すように、ガラスにより形成されたコア基板１２を有する。コア基板１２は、例えば、約２００μｍ厚である。コア基板１２の厚さとしては、約５０〜１０００μｍであることが好ましい。
コア基板１２を形成するガラスとしては、ソーダガラス、石英ガラス、硼珪酸ガラス、無アルカリガラス、感光性ガラス、結晶性ガラス等を使用することができる。
コア基板１２には複数の貫通電極１４が形成されている。貫通電極１４は、例えば、約５０μｍ径であり、例えば、銅により形成されている。
コア基板１２の上下両面には、絶縁層１６と配線層１８が交互に積層されている。絶縁層１６は、例えば、約２０μｍ厚であり、例えば、熱硬化性エポキシ樹脂、ポリイミド樹脂、アクリル系樹脂、テフロン（登録商標）系樹脂、等を使用することができる。
配線層１８は、接続のための開口が形成された絶縁層１６上に，例えば、銅をめっきすることにより形成されている。
コア基板１２の上下両面の最外層の絶縁層１６と配線層１８は、ソルダレジスト層２０により被覆されている。ソルダレジスト層２０には、配線層１８に達する開口が形成されている。ソルダレジスト層２０は、例えば、約２０μｍ厚である。
本実施形態の配線基板１０は、上側の面に半導体チップ２８が搭載され、下側の面を介して他の基板（図示せず）に搭載される。
配線基板１０の上側の面のソルダレジスト層２０の開口には、半導体チップに接続するためのバンプ（接続端子）２２が形成されている。配線基板１０の下側の面のソルダレジスト層２０の開口には、他の基板（図示せず）に接続するためのバンプ（接続端子）２４が形成されている。バンプ（接続端子）２２及びバンプ（接続端子）２４は、例えば、はんだにより形成されている。
配線基板１０の上側の面には半導体チップ２８が搭載され、バンプ（接続端子）２２により電気的に接続されている。配線基板１０と半導体チップ２８との間にはアンダーフィル樹脂２６が充填されている。
本実施形態の配線基板１０は、図１（ａ）に示すように、ガラスにより形成されたコア基板１２の側面の一部が樹脂１２ａにより覆われている。コア基板１２の４つの角部の側面と、角部間の各辺毎の３箇所の側面が、樹脂１２ａにより覆われている。
コア基板１２の各辺の側面に、コア基板１２を表面から裏面に貫通する３個の凹部が形成され、各凹部に樹脂１２ａが充填されている。また、コア基板１２の各角部に、コア基板１２を表面から裏面に貫通する凹部が形成され、各凹部に樹脂１２ａが充填されている。
コア基板１２の各辺において、図１（ａ）に示すように、樹脂１２ａの側面は、樹脂１２ａにより覆われていない部分の側面と面一である。
また、図１（ｂ）に示すように、配線基板１０の側面と、コア基板１２の側面と、樹脂１２ａの側面とは面一である。
コア基板１２の面内方向における樹脂１２ａの最も厚い部分の厚さＴ１は、例えば、１００μｍである。この厚さＴ１は、約２０〜２００μｍであることが好ましい。
コア基板１２の側面の一部を覆う樹脂１２ａとしては、熱硬化性エポキシ樹脂、ポリイミド樹脂、アクリル系樹脂、テフロン（登録商標）系樹脂、等を使用することができる。
本実施形態の配線基板１０において、コア基板１２の側面の一部を樹脂１２ａにより覆っている理由について説明する。
ガラスは、配線基板１２に搭載される半導体チップと熱膨張係数が近似し、また、絶縁性も高い。ガラスをコア基板に用いると、配線基板１２全体の熱膨張係数を半導体チップの熱膨張係数に近づけることができ、配線基板１２に搭載される半導体チップに加わる応力を緩和できる。このように、コア基板の材質として、ガラスは、熱膨張係数や絶縁性などの面から好ましいとされている。
そこで、本願発明者等は、ガラスにより形成されたコア基板を用いた配線基板を実験的に作成したところ、次のような課題があることを発見した。
まず、複数の配線基板を一度に製造するため、複数のコア基板分の面積を有するガラス基板を用意した。ガラス基板にはコア基板となる複数のコア基板領域が設けられている。コア基板領域間には、ガラス基板を個々のコア基板に分離する際の境界部が設定される。この境界部は、スライサー（切断装置）による切断幅程度の幅を有する線状であり、ガラス基板上に格子状に設定される。
次に、ガラス基板の複数のコア基板領域の両面に絶縁層と配線層を積層した。最外層の絶縁層と配線層上はソルダレジスト層により被覆した。
次に、スライサー（切断装置）により、ガラス基板を境界部に沿って切断して、複数のコア基板領域を分離し、ガラスにより形成されたコア基板の両面に絶縁層と配線層とが積層された配線基板を作成した。
次に、各配線基板に対して、製品としての耐久性を調べるための温度サイクル試験を行った。
このようにして配線基板を作成し、試験を行ったところ、スライサーによる切断した際や、温度サイクル試験の際に、多くの配線基板が割れてしまった。
割れた配線基板を観察したところ、コア基板が厚さ方向の上下に剥離し、片面に絶縁層と配線層が積層された状態となっていた。割れていない配線基板においても、コア基板の側面に、スライサーの切断によると思われる細かなクラックが多数形成されていた。特にコア基板の角部は、スライサーによる切断が２回行われるため、多くのクラックが形成されていた。
配線基板は、ガラスにより形成されたコア基板の両面に絶縁層と配線層とが積層されている。絶縁層と配線層の積層部分の熱膨張係数は、ガラスにより形成されたコア基板の熱膨張係数よりも大きい。配線基板に熱サイクルが加えられると、熱膨張係数の相違によりガラス基板にストレスが加わる。コア基板の側面にクラックが形成されていると、積層部分からコア基板に加えられるストレスによりコア基板が剥離する。このような現象により、配線基板が割れるということがわかった。
本実施形態の配線基板１０においては、コア基板１２の側面の一部が樹脂１２ａにより覆われている。樹脂１２ａは柔軟なので、スライサーにより切断しても、コア基板１２の側面を覆う樹脂１２ａにはクラックは形成されない。
コア基板１２の樹脂１２ａに覆われていない側面では、スライサーの切断によるクラックが形成されるが、樹脂１２ａによりコア基板１０が剥離することを防止できる。
このように本実施形態によれば、配線基板の割れを防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。
（配線基板の製造方法）
第１実施形態による配線基板の製造方法について図２乃至図７を用いて説明する。図２及び図４乃至図７は第１実施形態による配線基板の製造方法を示す工程断面図であり、図３は第１実施形態による配線基板の製造方法における開口形成工程での平面図である。
まず、複数の配線基板のコア基板となるガラス基板３０を用意する（図２（ａ））。
ガラス基板３０は、例えば、約２００μｍ厚である。コア基板となるガラス基板３０を形成するガラスとしては、ソーダガラス、石英ガラス、硼珪酸ガラス、無アルカリガラス、感光性ガラス、結晶性ガラス、等を使用することができる。
ガラス基板３０には、配線基板のコア基板となる複数のコア基板領域が設けられている。コア基板領域間には、スライサー（切断装置）によりガラス基板を個々のコア基板に分離する際の境界部が設定される。
次に、ガラス基板３０に、貫通電極用の開口３２と樹脂充填用の開口３４とを形成する（図２（ｂ）、図３）。図２（ｂ）は、図３の平面図のＢ−Ｂ′線断面図である。
ガラス基板３０に開口３２、３４を形成する方法としては、レーザ照射による方法、レーザ照射とウエットエッチングによる方法、放電加工による方法等があり、どのような方法により形成してもよい。
図２（ｂ）では、開口３２、３４の断面形状が、径がほぼ一定であるストレート形状として示したが、レーザ照射の方法や、ウエットエッチング、放電加工等の調整により、他の形状であってもよい。
図２（ｃ）は、開口３２、３４が、径が中央部分で小さくなる鼓型形状となる場合を示している。図２（ｄ）は、開口３２、３４が、径が徐々に狭くなるテーパ形状となる場合を示している。図２（ｅ）は、開口３２、３４が、径の側面が凹凸である凹凸形状となる場合を示している。
図２（ｃ）、（ｄ）、（ｅ）に示す開口３２、３４の形状は、レーザ照射方法の調整や、レーザ照射とウエットエッチングの組合せにより形成することができる。 図２（ｅ）に示す開口３２、３４の凹凸形状は、放電加工により形成することができる。
図２（ｃ）、（ｄ）、（ｅ）に示すような鼓型形状、テーパ形状、凹凸形状の場合には、後述するように、開口３４に樹脂１２ａを充填した場合、樹脂１２ａと開口３４内面との密着性が向上する。
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置について、図３を用いて説明する。
ガラス基板３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
樹脂充填用の開口３４は、図３に示すように、境界部ＢＤを含む領域に形成される。境界部ＢＤが交差する箇所に１個の開口３４が形成され、四角のコア基板領域ＡＲの各辺に沿って３個の開口３４が形成される。
樹脂充填用の開口３４の径は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅（図示せず）、すなわち、スライサーの切断刃の幅よりも大きくする。スライサーが切断される際に除去される幅は、例えば、約４００μｍであり、樹脂充填用の開口３４の径は，例えば、約４００μｍの１．５倍以上、約６００μｍ以上である。樹脂充填用の開口３４の径としては、約４５０〜１０００μｍであることが好ましい。
これにより、スライサーにより切断された後においても、コア基板の側面に開口３４に充填した樹脂が残存し、側面を覆う。
貫通電極用の開口３２は、図３に示すように、四角のコア基板領域ＡＲ内に形成される。例えば、４行４列の１６個の開口３２を形成する。
貫通電極用の開口３２の径は、コア基板を貫通する貫通電極として適切な径、例えば、５０μｍとする。
次に、ガラス基板３０の貫通電極用の開口３２に、例えば、銅を含む導電材料を埋め込んで貫通電極３６を形成する（図２（ｆ））。
ガラス基板３０の開口３２に導電材料を埋め込む方法としては、めっきによる方法、充填する方法等があり、どのような方法により埋め込んでもよい。
例えば、開口３２内壁を含むガラス基板３０表面に、銅の無電解めっきを施してシード層とする。次いで、このシード層を給電層として銅の電解めっきを施して開口３２内に銅を充填する。その後、電解めっき層から露出するシード層を除去し、貫通電極３６を形成する。
なお、貫通電極３６の両端部には、図２（ｆ）に示すように、開口３２より径の大きいパッドが設けられている。
また、コア基板３０の片面又は両面には、貫通電極３６と接続される配線層（配線パターン）を設けてもよい。
次に、ガラス基板３０の樹脂充填用の開口３４に樹脂を充填する。開口３４に樹脂を充填する方法の詳細について図４を用いて説明する。
まず、ガラス基板３０の下面に樹脂フィルム３８を貼り付ける（図４（ａ））。
樹脂フィルム３８は、例えば、半硬化状態（Ｂステージ状）の熱硬化性樹脂により形成され、その厚さは，例えば、３０μｍである。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、真空ラミネータ（図示せず）の真空チャンバー（図示せず）内において、全体を加熱しながら、エアバッグ（図示せず）により圧力をかけると、図４（ｂ）に示すように、樹脂フィルム３８がガラス基板３０の下面に密着すると共に、下面から樹脂充填用の開口３４内に樹脂が半分程度充填される。
次に、ガラス基板３０の上面に樹脂フィルム４０を貼り付ける（図４（ｃ））。
樹脂フィルム４０は、例えば、半硬化状態の熱硬化性樹脂により形成され、その厚さは，例えば、３０μｍである。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、真空ラミネータの真空チャンバー（図示せず）内において、全体を加熱しながら、エアバッグ（図示せず）により圧力をかけると、図４（ｄ）に示すように、樹脂フィルム４０がガラス基板３０の上面に密着すると共に、上面から樹脂充填用の開口３４内に樹脂が充填される。
この後、加熱により樹脂フィルム３８、４０を完全に硬化させて絶縁層４２とする。その結果、図４（ｄ）に示すように、ガラス基板３０の上下両面に絶縁層４２が形成されると共に、樹脂充填用の開口３４に樹脂４２ａが充填される。絶縁層４２と樹脂４２ａとは一体化されている。
次に、ガラス基板３０の両面に形成されている絶縁層４２に、貫通電極３６に達する開口４２ｂを形成する（図５（ａ））。絶縁層４２に開口４２ｂを形成する方法としては、例えば、レーザを用いて加工する。
次に、ガラス基板３０の両面の絶縁層４２上に、例えば、銅を含む配線層４４を形成する（図５（ｂ））。例えば、絶縁層４２上にシード層（図示せず）を形成し、シード層上にフォトレジスト層（図示せず）を形成し、フォトレジスト層を所定パターンにパターンニングして、電解めっき法により所定パターンの配線層４４を形成する。その後、フォトレジスト層を除去し、シード層を除去する。
次に、ガラス基板３０の両面の配線層４４上に、例えば、半硬化状態の熱硬化性樹脂により形成された樹脂フィルム（図示せず）を積層し、加熱により硬化させることにより、絶縁層４６を形成する（図５（ｃ））。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、ガラス基板３０の両面の絶縁層４６に、配線層４４に達する開口を形成する。絶縁層４６に開口を形成する方法としては、例えば、レーザを用いて加工する。
次に、ガラス基板３０の両面の絶縁層４６上に、例えば、銅を含む配線層４８を形成する（図５（ｃ））。配線層４８は、例えば、配線層４４と同様の方法で形成する。
次に、ガラス基板３０の両面の配線層４８上に、絶縁層５０を形成する（図５（ｃ））。絶縁層５０は、例えば、絶縁層４６と同様の方法で形成する。
次に、ガラス基板３０の両面の絶縁層５０に、配線層４８に達する開口を形成する。絶縁層５０に開口を形成する方法としては、例えば、レーザを用いて加工する。
次に、ガラス基板３０の両面の絶縁層５０上に、例えば、銅を含む配線層５２を形成する（図５（ｃ））。配線層５２は、例えば、配線層４４と同様の方法で形成する。
次に、ガラス基板３０の両面の配線層５２上に、例えば、エポキシ系樹脂や、アクリル系樹脂、等により形成される感光性のソルダレジストフィルム（図示せず）を貼り付けることにより、ソルダレジスト層５４を形成する（図６（ａ））。
次に、ガラス基板３０の両面のソルダレジスト層５４を所定のパターンで露光し、現像することにより、配線層５２に達する開口５４ａを形成する（図６（ａ））。
次に、ガラス基板３０の上面側のソルダレジスト層５４の開口５４ａから露出している配線層（電極パッド）５２に、半導体チップ６２（図７（ｂ））に接続するためのバンプ（接続端子）５６を形成する（図６（ｂ））。
次に、ガラス基板３０の下面側のソルダレジスト層５４の開口５４ａから露出している配線層（電極パッド）５２に、他の基板に接続するためのバンプ（接続端子）５８を形成する（図６（ｃ））。
バンプ（接続端子）５６、バンプ（接続端子）５８は、例えば、はんだにより形成されている。
次に、図６（ｃ）に示す積層構造物を、開口３４のほぼ中央である境界部ＢＤに沿ってスライサーにより切断して個片化すると、図７（ａ）に示す配線基板６０が完成する。
次に、配線基板６０の上側の面に半導体チップ６２を搭載し、配線基板６０と半導体チップ６２との間にアンダーフィル樹脂６４を充填する。半導体チップ６２は、バンプ（接続端子）５６を介して配線基板６０に電気的に接続される。
このように本実施形態によれば、耐久性や製造歩留まり、生産性などを向上させた配線基板を製造することをできる。
（ガラス基板の開口への樹脂充填方法の変形例）
上記実施形態では、図４に示す樹脂充填方法により、ガラス基板３０の樹脂充填用の開口３４に樹脂を充填したが、この方法に限らず他の方法でもよい。
ガラス基板３０の樹脂充填用の開口３４に樹脂を充填する樹脂充填方法の変形例について、図８乃至図１０を用いて説明する。
（第１変形例）
ガラス基板の開口への樹脂充填方法の第１変形例について図８を用いて説明する。
まず、ガラス基板３０の下面に樹脂フィルム７０を貼り付ける（図８（ａ））。
樹脂フィルム７０は、例えば、半硬化状態の熱硬化性樹脂により形成され、その厚さは，例えば、３０μｍである。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、真空ラミネータの真空チャンバー（図示せず）内において、全体を加熱しながら、エアバッグ（図示せず）により強い圧力をかけると、図８（ｂ）に示すように、樹脂フィルム７０がガラス基板３０の下面に密着すると共に、下面から樹脂充填用の開口３４内全体にまで樹脂が充填される。
次に、ガラス基板３０の上面に樹脂フィルム７２を貼り付ける（図８（ｃ））。この後、加熱により樹脂フィルム７０、７２を完全に硬化させて絶縁層４２とする。
その結果、図８（ｄ）に示すように、ガラス基板３０の上下両面に絶縁層４２が形成されると共に、樹脂充填用の開口３４全体に樹脂４２ａが充填される。絶縁層４２と樹脂４２ａとは一体化されている。
その後は、図５乃至図７に示す方法により、配線基板６０を形成する。
（第２変形例）
ガラス基板の開口への樹脂充填方法の第２変形例について図９を用いて説明する。
まず、ガラス基板３０の上下両面に樹脂フィルム７４、７６を貼り付ける（図９（ａ））。
樹脂フィルム７４、７６は、例えば、半硬化状態の熱硬化性樹脂により形成され、その厚さは，例えば、３０μｍである。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、真空ラミネータの真空チャンバー（図示せず）内において、全体を加熱しながら、エアバッグ（図示せず）により強い圧力をかけると、図９（ｂ）に示すように、樹脂フィルム７４、７６がガラス基板３０の上下両面に密着すると共に、上下両面から樹脂充填用の開口３４内全体にまで樹脂が充填される。この後、加熱により樹脂フィルム７４、７６を完全に硬化させて絶縁層４２とする。
その結果、図９（ｂ）に示すように、ガラス基板３０の上下両面に絶縁層４２が形成されると共に、樹脂充填用の開口３４全体に樹脂４２ａが充填される。絶縁層４２と樹脂４２ａとは一体化されている。
その後は、図５乃至図７に示す方法により、配線基板６０を形成する。
（第３変形例）
ガラス基板の開口への樹脂充填方法の第３変形例について図１０を用いて説明する。
まず、ガラス基板３０の下面に容易に剥離できる粘着性テープ７８を貼り付けて、樹脂充填用の開口３４の底を塞ぐ（図１０（ａ））。
次に、ガラス基板３０の上面に、液状またはペースト状の樹脂８０を供給して、真空雰囲気下においてスキージ８２を作動させる（図１０（ａ））。
スキージ８２は、ガラス基板３０の上面から所定の高さだけ上方に位置するように高さ調整されている。スキージ８２を作動させると、樹脂充填用の開口３４に樹脂８０が一定程度押し込まれる。
樹脂８０としては、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂等の熱硬化性樹脂が用いられる。
次に、雰囲気圧力を上昇させると、樹脂充填用の開口３４内の気圧との差により，樹脂８０が樹脂充填用の開口３４の底部まで充填される（図１０（ｂ））。
次に、ガラス基板３０の上面に沿って掻き取り部材８４を摺動させて、ガラス基板３０上面に残った樹脂８０を除去する（図１０（ｃ））。この後、加熱により樹脂８０を完全に硬化させる。
次に、ガラス基板３０の下面に貼り付けた粘着性テープ７８を剥離する（図１０（ｄ））。
このようにして、ガラス基板３０の樹脂充填用の開口３４に樹脂８０を充填する。
次に、ガラス基板３０の上下両面に絶縁層４２を形成する（図１０（ｅ））。
その後は、図５乃至図７に示す方法により、配線基板６０を形成する。
（貫通電極用の開口と樹脂充填用の開口の配置の変形例）
上記実施形態では、ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４とを図３に示すように配置した。その結果、図１（ａ）に示すように、ガラスにより形成されたコア基板１２の側面の一部が樹脂１２ａにより覆われている配線基板１０を実現した。しかしながら、この配置に限らず他の配置でもよい。
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置の変形例について、図１１乃至図１５を用いて説明する。
（第１変形例）
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置の第１変形例について図１１を用いて説明する。図１１（ａ）は、図３に対応し、貫通電極用の開口３２と樹脂充填用の開口３４との配置を示す平面図であり、図１１（ｂ）は、図１（ａ）に対応し、配線基板１０の平面図である。図１（ａ）、図３と同様な部材については同一の符号を付して説明を省略する。
本変形例では、境界部ＢＤが交差する箇所にのみ樹脂充填用の開口３４を形成している。
ガラス基板３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
樹脂充填用の開口３４は、図１１（ａ）に示すように、境界部ＢＤが交差する箇所に形成される。
樹脂充填用の開口３４の径は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。これにより、スライサーにより切断された後においても、コア基板の側面に開口３４に充填した樹脂が残存し、側面を覆う。
貫通電極用の開口３２は、図１１（ａ）に示すように、四角のコア基板領域ＡＲ内に形成される。例えば、４行４列の１６個の開口３２を形成する。
第１変形例の配線基板１０は、図１１（ｂ）に示すように、ガラスにより形成されたコア基板１２の側面の一部が樹脂１２ａにより覆われている。コア基板１２の４つの角部の側面が樹脂１２ａにより覆われている。
このように本変形例によれば、コア基板の角部の側面が樹脂により覆われているので、配線基板の割れを防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。
（第２変形例）
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置の第２変形例について図１２を用いて説明する。図１２（ａ）は、図３に対応し、貫通電極用の開口３２と樹脂充填用の開口３４との配置を示す平面図であり、図１２（ｂ）は、図１（ａ）に対応し、配線基板１０の平面図である。図１（ａ）、図３と同様な部材については同一の符号を付して説明を省略する。
本変形例では、境界部ＢＤが交差する箇所とコア基板領域ＡＲの各辺に沿った領域に樹脂充填用の開口３４を形成している。
ガラス基板３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
樹脂充填用の開口３４は、図１２（ａ）に示すように、境界部ＢＤが交差する箇所に円形の開口３４Ａが形成され、コア基板領域ＡＲの各辺に沿った領域に細長い開口３４Ｂが形成されている。
円形の開口３４Ａの径は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
細長い開口３４Ｂの幅は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
貫通電極用の開口３２は、図１２（ａ）に示すように、四角のコア基板領域ＡＲ内に形成される。例えば、４行４列の１６個の開口３２を形成する。
第２変形例の配線基板１０は、図１２（ｂ）に示すように、ガラスにより形成されたコア基板１２の側面の一部が樹脂１２ａ、１２ｂにより覆われている。コア基板１２の４つの角部の側面が樹脂１２ａにより覆われ、コア基板１２の角部間の各辺の側面が、樹脂１２ｂにより覆われている。
このように本変形例によれば、コア基板の角部の側面と各辺の側面が樹脂により覆われているので、配線基板の割れをより確実に防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。
（第３変形例）
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置の第３変形例について図１３を用いて説明する。図１３（ａ）は、図３に対応し、貫通電極用の開口３２と樹脂充填用の開口３４との配置を示す平面図であり、図１３（ｂ）は、図１（ａ）に対応し、配線基板１０の平面図である。図１（ａ）、図３と同様な部材については同一の符号を付して説明を省略する。
本変形例では、境界部ＢＤが交差する箇所の近傍の辺と、コア基板領域ＡＲの各辺に沿った領域に樹脂充填用の開口３４を形成している。
ガラス基板３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
樹脂充填用の開口３４は、図１３（ａ）に示すように、境界部ＢＤが交差する箇所に十字形の開口３４Ｃが形成され、コア基板領域ＡＲの各辺に沿った領域に細長い開口３４Ｄが形成されている。
十字形の開口３４Ｃの幅は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
細長い開口３４Ｄの幅は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
貫通電極用の開口３２は、図１３（ａ）に示すように、四角のコア基板領域ＡＲ内に形成される。例えば、４行４列の１６個の開口３２を形成する。
第３変形例の配線基板１０は、図１３（ｂ）に示すように、ガラスにより形成されたコア基板１２の４つの角部とその近傍の側面が樹脂１２ｃにより覆われ、コア基板１２の角部間の各辺の側面が、樹脂１２ｄにより覆われている。
このように本変形例によれば、コア基板の角部とその近傍の側面と各辺の側面が樹脂により覆われているので、配線基板の割れをより確実に防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。
（第４変形例）
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置の第４変形例について図１４を用いて説明する。図１４（ａ）は、図３に対応し、貫通電極用の開口３２と樹脂充填用の開口３４との配置を示す平面図であり、図１４（ｂ）は、図１（ａ）に対応し、配線基板１０の平面図である。図１（ａ）、図３と同様な部材については同一の符号を付して説明を省略する。
本変形例では、図１（ａ）、図３の実施形態における境界部ＢＤを含む領域に加えて、境界部ＢＤに隣接する領域にも樹脂充填用の開口を形成している。
ガラス基板３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
樹脂充填用の開口３４は、図１４（ａ）に示すように、境界部ＢＤが交差する箇所とコア基板領域ＡＲの各辺に沿った領域に円形の開口３４Ａが形成される。更に、境界部ＢＤに隣接する領域であって、円形の開口３４Ａの間に、円形の開口３４Ｅが形成されている。すなわち、コア基板領域ＡＲの各辺のうち開口３４Ａが形成されていない箇所の近傍に、円形の開口３４Ｅが形成されている。
境界部ＢＤを含む領域に形成される円形の開口３４Ａの径は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
境界部ＢＤに隣接する領域に形成される円形の開口３４Ｅは、図１４（ａ）に示すように、境界部ＢＤを含む領域に形成される円形の開口３４Ａのほぼ中間に位置することが好ましい。円形の開口３４Ｅの径は、スライサーの切断刃の幅より大きくても小さくてもよい。
貫通電極用の開口３２は、図１４（ａ）に示すように、四角のコア基板領域ＡＲ内に形成される。例えば、３行３列の９個の開口３２を形成する。
第４変形例の配線基板１０は、図１４（ｂ）に示すように、ガラスにより形成されたコア基板１２の側面の一部が樹脂１２ａにより覆われている。コア基板１２の４つの角部の側面と、角部間の各辺の３箇所の側面が、樹脂１２ａにより覆われている。更に、コア基板１２の側面に隣接する領域であって、側面の樹脂１２ａの間に、樹脂１２ｅが埋め込まれている。
このように本変形例によれば、コア基板の角部と各辺の側面が樹脂により覆われているので、配線基板の割れを防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。また、コア基板１２の側面の樹脂１２ａの間に樹脂１２ｅが埋め込まれているので、コア基板１２の樹脂１２ａに覆われていない側面のクラックからの割れを樹脂１２ｅにより防止することができる。
（第５変形例）
ガラス基板３０に形成する貫通電極用の開口３２と樹脂充填用の開口３４の配置の第５変形例について図１５を用いて説明する。図１５（ａ）は、図３に対応し、貫通電極用の開口３２と樹脂充填用の開口３４との配置を示す平面図であり、図１５（ｂ）は、図１（ａ）に対応し、配線基板１０の平面図である。図１（ａ）、図３と同様な部材については同一の符号を付して説明を省略する。
本変形例では、境界部ＢＤが交差する箇所を含む辺とコア基板領域ＡＲの各辺に沿った領域に加えて、境界部ＢＤに隣接する領域にも樹脂充填用の開口を形成している。
ガラス基板３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
樹脂充填用の開口３４は、図１５（ａ）に示すように、境界部ＢＤが交差する箇所に十字形の開口３４Ｃが形成され、コア基板領域ＡＲの各辺に沿った領域に細長い開口３４Ｄが形成されている。更に、境界部ＢＤに隣接する領域であって、十字形の開口３４Ｃと細長い開口３４Ｄの間に、細長い開口３４Ｆが形成されている。すなわち、コア基板領域ＡＲの各辺のうちの開口３４Ｃ、３４Ｄが形成されていない箇所の近傍に細長い開口３４Ｆが形成されている。
十字形の開口３４Ｃの幅は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
細長い開口３４Ｄの幅は、境界部ＢＤに沿ってスライサーが切断する際に除去される幅、すなわち、スライサーの切断刃の幅よりも大きくする。
境界部ＢＤに隣接する領域に形成される細長い開口３４Ｆは、図１５（ａ）に示すように、十字形の開口３４Ｃと細長い開口３４Ｄの間に位置することが好ましい。細長い開口３４Ｆの幅は、スライサーの切断刃の幅より大きくても小さくてもよい。
貫通電極用の開口３２は、図１５（ａ）に示すように、境界部ＢＤにより画定された四角のコア基板領域ＡＲ内に形成される。例えば、４行４列の１６個の開口３２を形成する。
第５変形例の配線基板１０は、図１５（ｂ）に示すように、ガラスにより形成されたコア基板１２の４つの角部とその近傍の側面が樹脂１２ｃにより覆われ、コア基板１２の角部間の各辺の側面が、樹脂１２ｄにより覆われている。更に、コア基板１２の側面に隣接する領域であって、側面の樹脂１２ｃと樹脂１２ｄの間に、樹脂１２ｆが埋め込まれている。
このように本変形例によれば、コア基板の角部とその近傍の側面と各辺の側面が樹脂により覆われているので、配線基板の割れを防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。更に、コア基板１２の側面の樹脂１２ｃと樹脂１２ｄの間に樹脂１２ｆが埋め込まれているので、コア基板１２の樹脂に覆われていない側面のクラックからの割れを樹脂１２ｆにより防止することができる。
［第２実施形態］
（配線基板）
第２実施形態による配線基板について図１６を用いて説明する。図１６（ａ）は本実施形態による配線基板に半導体チップを搭載した状態の平面図であり、図１６（ｂ）は、図１（ａ）の平面図におけるＣ−Ｃ′線断面図である。
本実施形態の配線基板１１０は、図１６（ｂ）に示すように、ガラスにより形成されたコア基板１１２を有する。コア基板１１２は、例えば、約２００μｍ厚である。
コア基板１１２を形成するガラスとしては、ソーダガラス、石英ガラス、硼珪酸ガラス、無アルカリガラス、感光性ガラス、結晶性ガラス、等を使用することができる。
コア基板１１２には複数の貫通電極１１４が形成されている。貫通電極１１４は、例えば、約５０μｍ径であり、例えば、銅により形成されている。
コア基板１１２の上下両面には、絶縁層１１６と配線層１１８が交互に積層されている。絶縁層１１６は、例えば、約３０μｍ厚であり、例えば、エポキシ系樹脂により形成されている。配線層１１８は、接続のための開口が形成された絶縁層１１６上に，例えば、銅をめっきすることにより形成されている。
コア基板１１２の上下両面の最外層の絶縁層１１６と配線層１１８は、ソルダレジスト層１２０により被覆されている。ソルダレジスト層１２０には、配線層１１８に達する開口が形成されている。ソルダレジスト層１２０は、例えば、約２０μｍ厚である。
本実施形態の配線基板１１０は、上側の面に半導体チップ１２８が搭載され、下側の面を介して他の基板（図示せず）に搭載される。
配線基板１１０の上側の面のソルダレジスト層１２０の開口には、半導体チップ１２８に接続するためのバンプ（接続端子）１２２が形成されている。配線基板１１０の下側の面のソルダレジスト層１２０の開口には、他の基板（図示せず）に接続するためのバンプ（接続端子）１２４が形成されている。
配線基板１１０の上側の面には半導体チップ１２８が搭載され、バンプ（接続端子）１２２により電気的に接続されている。配線基板１１０と半導体チップ１２８との間にはアンダーフィル樹脂１２６が充填されている。
本実施形態の配線基板１１０は、図１６（ａ）に示すように、ガラスにより形成されたコア基板１１２の側面が全て樹脂１１２ａにより覆われている。
コア基板１１２の面内方向における樹脂１１２ａの厚さＴ２は、例えば、１００μｍである。この厚さＴ１は、約２０〜２００μｍであることが好ましい。
コア基板１１２の側面を覆う樹脂１１２ａとしては、熱硬化性エポキシ樹脂、ポリイミド樹脂、アクリル系樹脂、テフロン（登録商標）系樹脂、等を使用することができる。
配線基板１１０の各辺において、図１６（ｂ）に示すように、絶縁層１１６側面と、配線基板１１０側面に露出する樹脂１１２ａ側面とは、面一に形成されている。
本実施形態の配線基板１１０においては、コア基板１１２の側面の全てが樹脂１１２ａにより覆われているので、コア基板１０の側面からの割れを防止することができる。
このように本実施形態によれば、配線基板の割れを防止し、配線基板の耐久性や製造歩留まり、生産性などを向上させることができる。
（配線基板の製造方法）
第２実施形態による配線基板の製造方法について図１７乃至図２３を用いて説明する。図１７、図１８及び図２０乃至図２３は第２実施形態による配線基板の製造方法を示す工程断面図であり、図１９は第２実施形態による配線基板の製造方法におけるコア基板載置工程での平面図である。
まず、複数の配線基板のコア基板となるガラス基板１３０を用意する（図１７（ａ））。
ガラス基板１３０は、例えば、約２００μｍ厚である。コア基板となるガラス基板１３０を形成するガラスとしては、ソーダガラス、石英ガラス、硼珪酸ガラス、無アルカリガラス、感光性ガラス、結晶性ガラス、等を使用することができる。
ガラス基板１３０には、配線基板のコア基板となる複数の四角なコア基板領域ＡＲが設けられている。コア基板領域ＡＲ間には、スライサー（切断装置）によりガラス基板１３０を個々のコア基板に分離するための境界部ＢＤが設定されている。
次に、ガラス基板１３０に、各コア基板領域ＡＲ内に貫通電極用の開口１３２を形成する（図１７（ｂ））。貫通電極用の開口１３２の径は、コア基板を貫通する貫通電極として適切な径、例えば、５０μｍとする。
ガラス基板１３０に開口１３２を形成する方法としては、レーザ照射による方法、レーザ照射とウエットエッチングによる方法、放電加工による方法等があり、どのような方法により形成してもよい。
図１７（ｂ）では、開口１３２の断面形状が、径がほぼ一定であるストレート形状として示したが、レーザ照射の方法や、ウエットエッチング、放電加工等の調整により、他の形状であってもよい。
例えば、図２（ｃ）に示すような、径が中央部分で小さくなる鼓型形状、図２（ｄ）に示すような、径が徐々に狭くなるテーパ形状、図２（ｅ）に示すような、径の側面が凹凸である凹凸形状であってもよい。
次に、ガラス基板１３０の貫通電極用の開口１３２に、例えば、銅を含む導電材料を埋め込んで貫通電極１３６を形成する（図１７（ｃ））。ガラス基板１３０の開口１３２に導電材料を埋め込む方法としては、めっきによる方法、充填する方法等があり、どのような方法により埋め込んでもよい。
なお、貫通電極１３６の両端部には、図１７（ｃ）に示すように、開口１３２より径の大きいパッドが設けられている。また、コア基板１３０の片面又は両面には、貫通電極１３６と接続される配線層（配線パターン）を設けてもよい。
次に、貫通電極１３６が形成されたガラス基板１３０を、境界部ＢＤに沿ってスライサーにより切断して個片化して、複数のコア基板１１２を形成する（図１７（ｄ））。
ガラス基板１３０をスライサーにより切断すると、コア基板１１２の側面にクラックが形成される。しかしながら、図１７（ｃ）、（ｄ）に示すように、ガラス基板１３０の両面には絶縁層や配線層が形成されていないので、外部から収縮力等が加わることがなく、コア基板１１２が割れることはない。
次に、このように形成した複数のコア基板１１２を、所定間隔を隔てて配置した状態で全体を樹脂により埋め込む。コア基板１１２を樹脂により埋め込む方法について説明する。
まず、複数のコア基板１１２を配置するために十分な大きさの支持体１４０と、複数のコア基板１１２を仮付けするための樹脂フィルム（絶縁シート）１４２とを用意する（図１８（ａ））。
支持体１４０は、例えば、約１００μｍ厚であり、例えば、銅により形成されている。支持体１４０には、所定のアライメントマークＡＭが形成されている。アライメントマークＡＭを用いて、樹脂フィルム（絶縁シート）１４２を所定の位置に載置し、コア基板１１２を、所定間隔を隔てて載置することができる。
樹脂フィルム（絶縁シート）１４２は，例えば、約３０μｍ厚であり、例えば、熱硬化性エポキシ樹脂により形成されている。半硬化状態で、その粘着力により載置したコア基板１１２を仮止めすることができる。
次に、支持体１４０上に樹脂フィルム（絶縁シート）１４２を重ね合わせる（図１８（ｂ））。樹脂フィルム（絶縁シート）１４２の粘着力により支持体１４０に固定される。
次に、支持体１４０に形成されたアライメントマークＡＭを用いて、複数のコア基板１１２を、樹脂フィルム（絶縁板）１４２上に、所定間隔を隔てた所定位置に載置して仮付けする（図１８（ｃ））。コア基板１１２の間の所定間隔は、例えば、６００μｍである。
図１９は、支持体１４０上に樹脂フィルム（絶縁板）１４２を重ね合わせ、樹脂フィルム（絶縁板）１４２上に複数のコア基板１１２を載置して仮付けした状態の平面図である。支持体１４０のアライメントマークＡＭを用いて、複数のコア基板１１２を、樹脂フィルム（絶縁板）１４２上に所定間隔を隔てて載置している。
次に、複数のコア基板１１２を上方から覆うための樹脂フィルム（絶縁板）１４４を用意する（図２０（ａ））。樹脂フィルム（絶縁板）１４４は，例えば、約６００μｍ厚であり、例えば、半硬化状態の熱硬化性樹脂により形成されている。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、複数のコア基板１１２上に樹脂フィルム（絶縁板）１４４を重ね合わせ貼り付ける（図２０（ｂ））。
次に、真空ラミネータの真空チャンバー（図示せず）内において、全体を加熱しながら、エアバッグ（図示せず）により圧力をかけると、樹脂フィルム（絶縁板）１４２、１４４が、複数のコア基板１１２の両面に密着すると共に、複数のコア基板１１２の間を充填する。
この後、加熱により樹脂フィルム１４２、１４４を完全に硬化させて絶縁層１４６とする。その結果、図２０（ｃ）に示すように、複数のコア基板１１２の上下両面に絶縁層１４６が形成されると共に、複数のコア基板１１２の間に絶縁物１４６ａが充填される。絶縁層１４６と樹脂１４６ａとは一体化されている。
次に、銅により形成された支持体１４０を、例えば、エッチングにより除去する（図２１（ａ））。
次に、複数のコア基板１１２の両面に形成されている絶縁層１４６に、貫通電極１３６に達する開口１４６ｂを形成する（図２１（ｂ））。絶縁層１４６に開口１４６ｂを形成する方法としては、例えば、レーザを用いて加工する。
次に、複数のコア基板１１２の両面の絶縁層１４６上に、例えば、銅を含む配線層１４６を形成する（図２１（ｃ））。例えば、絶縁層１４６上にシード層（図示せず）を形成し、シード層上にフォトレジスト層（図示せず）を形成し、フォトレジスト層を所定パターンにパターンニングして、電解めっき法により所定パターンの配線層１４６を形成する。その後、フォトレジスト層を除去し、シード層を除去する。
次に、複数のコア基板１１２の両面の配線層１４８上に、例えば、半硬化状態の熱硬化性樹脂により形成された樹脂フィルム（図示せず）を貼り付け、加熱して硬化することにより、絶縁層１５０を形成する（図２２（ａ））。熱硬化性樹脂としては、例えば、熱硬化性エポキシ樹脂である。
次に、複数のコア基板１１２の両面の絶縁層１５０に、配線層１４８に達する開口を形成する。絶縁層１５０に開口を形成する方法としては、例えば、レーザを用いて加工する。
次に、複数のコア基板１１２の両面の絶縁層１５０上に、例えば、銅を含む配線層１５２を形成する（図２２（ａ））。配線層１５２は、例えば、配線層１４８と同様の方法で形成する。
次に、複数のコア基板１１２の両面の配線層１５２上に、絶縁層１５４を形成する（図２２（ａ））。絶縁層１５４は、例えば、絶縁層１５０と同様の方法で形成する。
次に、複数のコア基板１１２の両面の絶縁層１５４に、配線層１５２に達する開口を形成する。絶縁層１５４に開口を形成する方法としては、例えば、レーザを用いて加工する。
次に、複数のコア基板１１２の両面の絶縁層１５４上に、例えば、銅を含む配線層１５６を形成する（図２２（ａ））。配線層１５６は、例えば、配線層１４８と同様の方法で形成する。
次に、複数のコア基板１１２の両面の配線層１５６上に、例えば、エポキシ系樹脂や、アクリル系樹脂、等により形成される感光性のソルダレジストフィルム（図示せず）を貼り付けることにより、ソルダレジスト層１５８を形成する（図２２（ａ））。
次に、複数のコア基板１１２の両面のソルダレジスト層１５８を所定のパターンで露光し、現像することにより、配線層１５６に達する開口１５８ａを形成する（図２２（ａ））。
次に、複数のコア基板１１２の上面側のソルダレジスト層１５８の開口１５８ａから露出している配線層（電極パッド）１５６に、半導体チップに接続するためのバンプ（接続端子）１６０を形成する（図２２（ｂ））。
次に、複数のコア基板１１２の下面側のソルダレジスト層１５８の開口１５８ａから露出している配線層（電極パッド）１５６に、他の基板に接続するためのバンプ（接続端子）１６２を形成する（図２２（ｃ））。
バンプ（接続端子）１６０及びバンプ（接続端子）１６２は、例えば、はんだにより形成されている。
次に、図２２（ｃ）に示す積層構造物を、境界部ＢＤに沿ってスライサーにより切断して個片化すると、図２３（ａ）に示す配線基板１７０が完成する。
次に、配線基板１７０の上側の面に半導体チップ１７２を搭載し、配線基板１７０と半導体チップ１７２との間にアンダーフィル樹脂１７４を充填する。半導体チップ１７２は、バンプ（接続端子）１６０を介して配線基板１７０に電気的に接続される。
このように本実施形態によれば、耐久性や製造歩留まり、生産性などを向上させた配線基板を製造することをできる。
（コア基板を樹脂により埋め込む方法の変形例）
上記実施形態では、図１８乃至図２０に示す方法により、複数のコア基板１１２を、所定間隔を隔てて配置した状態で全体を樹脂により埋め込んで、複数のコア基板１１２の間に樹脂を充填したが、この方法に限らず他の方法でもよい。
例えば、支持体を用いることなく、載置台等の支持部上に樹脂フィルム（絶縁シート）を支持部に載置し、樹脂フィルム（絶縁シート）上に複数のコア基板を載置する。複数のコア基板上を樹脂フィルム（樹脂シート）で覆い、複数のコア基板の間に樹脂を充填するようにしてもよい。
［変形実施形態］
上記実施形態は一例であって、必要に応じて種々の変形が可能である。
例えば、上記実施形態では、コア基板の両面に絶縁層と配線層とを積層して配線基板としたが、コア基板の片面のみに絶縁層と配線層とを積層してもよい。また、配線基板における絶縁層と配線層とを積層する数は、上記実施形態に記載された数に限らず、いくつであってもよい。
また、上記実施形態では、配線基板にバンプ（接続端子）を形成したが、必要に応じて、バンプを形成しなくてもよい。
以上、好適な実施形態について詳述したが、これら特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形や変更が可能である。
１０…配線基板
１２…コア基板
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ…樹脂
１４…貫通電極
１６…絶縁層
１８…配線層
２０…ソルダレジスト層
２２…バンプ（接続端子）
２４…バンプ（接続端子）
２６…アンダーフィル樹脂
２８…半導体チップ
３０…ガラス基板
３２…貫通電極用の開口
３４…樹脂充填用の開口
３４Ａ、３４Ｂ、３４Ｃ、３４Ｄ、３４Ｅ、３４Ｆ…樹脂充填用の開口
３６…貫通電極
３８…樹脂フィルム
４０…樹脂フィルム
４２…絶縁層
４２ａ…樹脂
４２ｂ…開口
４４…配線層
４６…絶縁層
４８…配線層
５０…絶縁層
５２…配線層
５４…ソルダレジスト層
５４ａ…開口
５６…バンプ（接続端子）
５８…バンプ（接続端子）
６０…配線基板
６２…半導体チップ
６４…アンダーフィル樹脂
７０…樹脂フィルム
７２…樹脂フィルム
７４…樹脂フィルム
７６…樹脂フィルム
８０…樹脂
８０ａ…過剰供給樹脂層
８２…スキージ
８４…掻き取り部材
１１０…配線基板
１１２…コア基板
１１２ａ…樹脂
１１４…貫通電極
１１６…絶縁層
１１８…配線層
１２０…ソルダレジスト層
１２２…バンプ（接続端子）
１２４…バンプ（接続端子）
１２６…アンダーフィル樹脂
１２８…半導体チップ
１３０…ガラス基板
１３２…貫通電極用の開口
１４０…支持体
１４２…樹脂フィルム（絶縁板）
１４４…樹脂フィルム（絶縁板）
１４６…絶縁層
１４６ａ…絶縁物
１４８…配線層
１５０…絶縁層
１５２…配線層
１５４…絶縁層
１５６…配線層
１５８…ソルダレジスト層
１５８ａ…開口
１６０…バンプ（接続端子）
１６２…バンプ（接続端子）
１７０…配線基板
１７２…半導体チップ
１７４…アンダーフィル樹脂
ＢＤ…境界部
ＡＲ…コア基板領域
ＡＭ…アライメントマーク

Claims (15)

  1. コア基板に絶縁層と配線層とが積層された配線基板であって、
    前記コア基板はガラスにより形成され、
    前記絶縁層は樹脂により形成され、
    前記コア基板の側面に、前記コア基板を表面から裏面に貫通する凹部が形成され、前記凹部に樹脂が充填され、
    前記コア基板の側面の一部が前記樹脂で覆われ、前記コア基板の側面の他の部分が前記樹脂から露出しており、
    前記コア基板の側面の一部を覆う前記樹脂が、前記絶縁層を形成する前記樹脂と一体である
    ことを特徴とする配線基板。
  2. 請求項１記載の配線基板において、
    前記樹脂の側面が、前記コア基板の側面の前記他の部分と面一である
    ことを特徴とする配線基板。
  3. 請求項１又は２記載の配線基板において、
    前記コア基板の角部の側面が樹脂で覆われている
    ことを特徴とする配線基板。
  4. 請求項１乃至３のいずれか１項に記載の配線基板において、
    前記コア基板の表面と裏面とに絶縁層と配線層とが積層されており、
    前記コア基板の側面を覆う樹脂が、前記コア基板の表面と裏面に積層された前記絶縁層を形成する樹脂と一体である
    ことを特徴とする配線基板。
  5. 請求項１乃至４のいずれか１項に記載の配線基板において、
    前記コア基板に形成された開口に樹脂が充填されている
    ことを特徴とする配線基板。
  6. 請求項１乃至５のいずれか１項に記載の配線基板において、
    前記コア基板は、ソーダガラス、石英ガラス、硼珪酸ガラス、無アルカリガラス、感光性ガラス、又は、結晶性ガラスにより形成されている
    ことを特徴とする配線基板。
  7. 請求項１乃至６のいずれか１項に記載の配線基板において、
    前記コア基板に貫通電極が形成され、前記コア基板の片面又は両面に、前記貫通電極と接続される配線層が設けられている
    ことを特徴とする配線基板。
  8. 請求項１乃至７のいずれか１項に記載の配線基板において、
    前記コア基板の側面に形成された前記凹部の側面が、ストレート形状、鼓型形状、テーパ形状、又は、凹凸形状である
    ことを特徴とする配線基板。
  9. 複数のコア基板領域を有するガラス基板の、前記複数のコア基板領域間の境界部に、前記境界部と一部が重なり合う開口を形成する工程と、
    前記ガラス基板上に樹脂からなる絶縁層を形成すると共に、前記開口に前記絶縁層の樹脂を充填する工程と、
    前記絶縁層上に配線層を形成する工程と、
    前記ガラス基板を前記境界部に沿って切断して、前記複数のコア基板領域を個々のコア基板に分離する工程とを有し、
    前記コア基板の側面の一部が樹脂で覆われ、前記コア基板の側面の一部を覆う前記樹脂が、前記絶縁層を形成する前記樹脂と一体であり、前記コア基板に前記絶縁層と前記配線層とが積層された配線基板を製造する
    ことを特徴とする配線基板の製造方法。
  10. 請求項９記載の配線基板の製造方法において、
    前記開口に樹脂を充填する工程は、
    前記ガラス基板上に前記絶縁層となる樹脂シートを載置し、前記樹脂シートの樹脂を前記開口に充填する
    ことを特徴とする配線基板の製造方法。
  11. 請求項９又は１０記載の配線基板の製造方法において、
    前記開口は、前記境界部が交差する箇所に形成されている
    ことを特徴とする配線基板の製造方法。
  12. 請求項９乃至１１のいずれか１項に記載の配線基板の製造方法において、
    前記開口を形成する工程では、前記コア基板領域に他の開口を形成し、
    前記開口に前記絶縁層の樹脂を充填する工程では、前記他の開口に樹脂を充填する
    ことを特徴とする配線基板の製造方法。
  13. 請求項９乃至１２のいずれか１項に記載の配線基板の製造方法において、
    前記ガラス基板は、ソーダガラス、石英ガラス、硼珪酸ガラス、無アルカリガラス、感光性ガラス、又は、結晶性ガラスにより形成されている
    ことを特徴とする配線基板の製造方法。
  14. 請求項９乃至１３のいずれか１項に記載の配線基板の製造方法において、
    前記ガラス基板に貫通電極を形成する工程と、
    前記ガラス基板の片面又は両面に、前記貫通電極と接続される配線層を形成する工程とを
    更に有することを特徴とする配線基板の製造方法。
  15. 請求項９乃至１４のいずれか１項に記載の配線基板の製造方法において、
    前記開口の側面が、ストレート形状、鼓型形状、テーパ形状、又は、凹凸形状である
    ことを特徴とする配線基板の製造方法。
JP2012157907A 2012-07-13 2012-07-13 配線基板及びその製造方法 Active JP6038517B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012157907A JP6038517B2 (ja) 2012-07-13 2012-07-13 配線基板及びその製造方法
US13/939,442 US9159648B2 (en) 2012-07-13 2013-07-11 Wiring substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012157907A JP6038517B2 (ja) 2012-07-13 2012-07-13 配線基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016102163A Division JP6148764B2 (ja) 2016-05-23 2016-05-23 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014022465A JP2014022465A (ja) 2014-02-03
JP2014022465A5 JP2014022465A5 (ja) 2015-08-06
JP6038517B2 true JP6038517B2 (ja) 2016-12-07

Family

ID=49913297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012157907A Active JP6038517B2 (ja) 2012-07-13 2012-07-13 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9159648B2 (ja)
JP (1) JP6038517B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548816B1 (ko) * 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
KR101580287B1 (ko) * 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
KR20170004260A (ko) 2015-07-01 2017-01-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2017073425A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
WO2017068917A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 ガラス配線基板およびパワーモジュール
JP6840935B2 (ja) * 2016-05-10 2021-03-10 凸版印刷株式会社 配線回路基板の製造方法
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
JP2017220647A (ja) * 2016-06-10 2017-12-14 凸版印刷株式会社 パッケージ用基板
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
JP6341245B2 (ja) * 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP7106875B2 (ja) 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10470300B1 (en) * 2018-07-24 2019-11-05 AGC Inc. Glass panel for wiring board and method of manufacturing wiring board
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
JP2021108317A (ja) * 2019-12-27 2021-07-29 イビデン株式会社 プリント配線板およびその製造方法
JP7453509B2 (ja) * 2020-01-15 2024-03-21 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US20230125605A1 (en) * 2020-03-31 2023-04-27 Sony Semiconductor Solutions Corporation Semiconductor device
JPWO2021200094A1 (ja) * 2020-03-31 2021-10-07
US20220392832A1 (en) * 2021-06-06 2022-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US20230092740A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Moat protection to prevent crack propagation in glass core substrates or glass interposers
TWI806490B (zh) * 2022-03-14 2023-06-21 巨擘科技股份有限公司 封裝基板結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124603A (ja) * 1999-08-05 2000-04-28 Ibiden Co Ltd プリント配線板
JP3489113B2 (ja) * 1999-12-20 2004-01-19 関西日本電気株式会社 半導体装置
JP5191074B2 (ja) * 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP3926736B2 (ja) * 2002-12-09 2007-06-06 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
JP2004288660A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板
JP2005086071A (ja) 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2009099661A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 配線基板の個片化方法およびパッケージ用基板
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
JP2011029488A (ja) * 2009-07-28 2011-02-10 Kyocera Corp 配線基板
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014022465A (ja) 2014-02-03
US9159648B2 (en) 2015-10-13
US20140015121A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
JP6038517B2 (ja) 配線基板及びその製造方法
JP6148764B2 (ja) 配線基板及びその製造方法
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US10485098B2 (en) Electronic component device
JP2011071315A (ja) 配線基板及び配線基板の製造方法
TW201438537A (zh) 配線基板的製造方法
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
KR101755814B1 (ko) 반도체 장치 및 그의 제조방법
JP2017157739A (ja) 電子部品付き配線板の製造方法
TW201603664A (zh) 可製取多個製品之配線基板及其製造方法
TWI492344B (zh) 半導體封裝件及其製法
JP6195514B2 (ja) 配線基板およびその製造方法
JP2016034007A (ja) 配線基板の製造方法
JP5836751B2 (ja) 薄膜配線基板
JP2017103426A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
JP2015211146A (ja) 配線基板の製造方法
TWI506742B (zh) 半導體封裝件及其製法
JP2013135038A (ja) 半導体装置の製造方法
JP2012019022A (ja) 電子部品モジュールの製造方法
JP2015144150A (ja) 配線基板の製造方法
US10568210B2 (en) Electronic device with embedded electronic component
JP2017103425A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161102

R150 Certificate of patent or registration of utility model

Ref document number: 6038517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150