JP2017103426A - 半導体パッケージおよびパッケージ・オン・パッケージ - Google Patents

半導体パッケージおよびパッケージ・オン・パッケージ Download PDF

Info

Publication number
JP2017103426A
JP2017103426A JP2015237817A JP2015237817A JP2017103426A JP 2017103426 A JP2017103426 A JP 2017103426A JP 2015237817 A JP2015237817 A JP 2015237817A JP 2015237817 A JP2015237817 A JP 2015237817A JP 2017103426 A JP2017103426 A JP 2017103426A
Authority
JP
Japan
Prior art keywords
mold resin
pad
semiconductor package
layer
resin portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015237817A
Other languages
English (en)
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
武馬 足立
Takema Adachi
武馬 足立
公輔 池田
Kosuke Ikeda
公輔 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015237817A priority Critical patent/JP2017103426A/ja
Publication of JP2017103426A publication Critical patent/JP2017103426A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】キャビティ付き半導体パッケージの反りの抑制と他の配線板との接続品質の向上。【解決手段】実施形態の半導体パッケージ100は、ビルドアップ配線層11と、ビルドアップ配線層11の第1面11Fに形成される第1パッド21および第2パッド22と、ビルドアップ配線層11の第1面11Fを覆うと共に、第1パッド21を露出するキャビティ5と第2パッド22を露出する開口14aとを具備する第1モールド樹脂部10と、開口14a内にめっき層により形成される導体ポスト14と、第1パッド21に実装される第1半導体素子105と、少なくともキャビティ5内に形成される第2モールド樹脂部70と、を有している。ビルドアップ配線層11内の樹脂絶縁層3、および第2モールド樹脂部70の面方向の熱膨張率は、第1モールド樹脂部10の面方向の熱膨張率よりも小さい。【選択図】図1A

Description

本発明は、キャビティを有する半導体パッケージおよびそのような半導体パッケージを有するパッケージ・オン・パッケージに関する。
特許文献1は、半導体チップを内蔵するチップ内蔵基板を開示している。特許文献1のチップ内蔵基板では、半導体チップを実装する第1の基板に第2の基板が貼り合わされている。第1の基板と第2の基板との間に、半導体チップを封止するとともに、第1の基板の配線と第2の基板の配線とを接続する封止接続層が形成されている。封止接続層は絶縁層と電気接続部材から形成されている。特許文献1のチップ内蔵基板は封止接続層中に基板間隔の制御およびチップ内蔵基板の反りの軽減のためのスペーサーを有している。
国際公開第2007/069606号
特許文献1のチップ内蔵基板では、第1の基板と第2の基板が封止接続層によって貼り合わされる。しかしながら、封止接続層中のスペーサーのみでチップ内蔵基板の反りを充分に抑制することは困難であると考えられる。
本発明の半導体パッケージは、樹脂絶縁層と導体層とを交互に積層し、第1面および前記第1面と反対側の第2面を有するビルドアップ配線層と、前記ビルドアップ配線層の第1面に形成される第1パッドおよび第2パッドと、前記ビルドアップ配線層の第1面を覆うと共に、前記第1パッドを露出するキャビティと前記第2パッドを露出する開口とを具備する第1モールド樹脂部と、前記第2パッドに接するように前記第1モールド樹脂部の開口内にめっき層により形成される導体ポストと、前記第1パッドに実装される第1半導体素子と、少なくとも前記キャビティ内に形成される第2モールド樹脂部と、を有している。そして、前記樹脂絶縁層の熱膨張率は前記第1モールド樹脂部の熱膨張率より小さく、前記第2モールド樹脂部の熱膨張率は前記第1モールド樹脂部の熱膨張率より小さい。
本発明の実施形態によれば、半導体パッケージおよびパッケージ・オン・パッケージの反りを抑制することができる。半導体パッケージの外部の配線板との接続や、パッケージ・オン・パッケージ内の接続の信頼性が向上すると考えられる。
本発明の一実施形態の半導体パッケージの断面図。 本発明の他の実施形態の半導体パッケージの断面図。 図1Aに示される半導体パッケージに第2半導体素子が実装されている、本発明の一実施形態のパッケージ・オン・パッケージの断面図。 図1Aの導体ポストの端面および側面が粗化されている例を示す拡大図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。 図1に示される半導体パッケージの製造方法を示す図。
本発明の半導体パッケージの一実施形態が、図面を参照して説明される。図1Aおよび1Bは、実施形態の半導体パッケージ100の断面を説明する図である。半導体パッケージ100は、キャビティ(凹部)5を備えるプリント配線板1と、キャビティ5内に実装されている第1半導体素子105と、少なくともキャビティ5内に形成される第2モールド樹脂部70とを有している。図1Aは、導体ポスト14に外部の配線板110が接続されている例を示している。半導体パッケージ100の一方の面上には、このように外部の配線板などが搭載され得る。プリント配線板1は、さらに、第1面11Fと第1面11Fの反対側の第2面11Bとを有するビルドアップ配線層11と、ビルドアップ配線層11の第1面11Fを覆う第1モールド樹脂部10と、第1パッド21および第2パッド22と、導体ポスト14とを備えている。第1パッド21および第2パッド22は、ビルドアップ配線層11の第1面11F上に形成されている。第1パッド21は電子部品(図1Aの例では第1半導体素子105)と接続されている。キャビティ5は第1パッド21を露出するように第1モールド樹脂部10に備えられている。第1モールド樹脂部10は第2パッド22を露出する開口14aも具備している。図1Aおよび1Bに示されているように、第2パッド22の一部が第1モールド樹脂部10から露出していればよい。導体ポスト14は、第2パッド22に接するように第1モールド樹脂部10の開口14a内にめっき層により形成されている。第1モールド樹脂部10の表面に、導体ポスト14の端面14bが露出している。図1Aの例では、第2パッド22および導体ポスト14は、バンプ111を介して外部の配線板110と接続されている。図1Aおよび1Bの例では、ビルドアップ配線層11は、第1樹脂絶縁層30および第2樹脂絶縁層31を含んでいる(以下、第1および第2樹脂絶縁層30、31は、纏めて単に「樹脂絶縁層3」と称されることがある)。
図1Aに示される半導体パッケージ100では、第2モールド樹脂部70が、キャビティ5内に形成され、さらに、第1モールド樹脂部10のビルドアップ配線層11側と反対側の表面10Fを覆っている。第2モールド樹脂部70には、導体ポスト14の第2パッド22側と反対側の端面14bを底面に露出する開口71が設けられている。
実施形態では、樹脂絶縁層3の面方向の熱膨張率(以下、「面方向の熱膨張率」は、単に「熱膨張率」と記載されることがある)が第1モールド樹脂部10の面方向の熱膨張率より小さく、第2モールド樹脂部70の面方向の熱膨張率は第1モールド樹脂部10の面方向の熱膨張率より小さい。第1および第2モールド樹脂部10、70は、それぞれ無機フィラーを有する樹脂材料で構成され得る。その場合、第2モールド樹脂部70の無機フィラーの含有率は第1モールド樹脂部10の無機フィラーの含有率よりも高くされてもよい。なお、図1Aおよび1Bのようにビルドアップ配線層11が複数の樹脂絶縁層を含む場合は、樹脂絶縁層3の面方向の熱膨張率とは、ビルドアップ配線層11内の樹脂絶縁層それぞれの面方向の熱膨張率の平均値である。すなわち図1Aおよび1Bに示される実施形態では、樹脂絶縁層3の面方向の熱膨張率は、第1樹脂絶縁層30の面方向の熱膨張率および第2樹脂絶縁層31の面方向の熱膨張率の平均値である。
図1Aに示される実施形態では、プリント配線板1の第1面1Fからビルドアップ配線層11の第2面11Bに向かって、第2モールド樹脂部70、第1モールド樹脂部10、樹脂絶縁層3の順で構成される3層構造が形成されている。第1モールド樹脂部10を構成する樹脂材料には、好ましくは、第1半導体素子105の面方向の熱膨張率と近い面方向の熱膨張率を有し、キャビティ5や導体ポスト14の形成の容易なものが選択される。一方、樹脂絶縁層3の面方向の熱膨張率は、樹脂絶縁層3内のそれぞれの樹脂絶縁層に含まれる補強材の有無やフィラーの含有量によって大きく変わり得る。本実施形態では、第1モールド樹脂部10の面方向の熱膨張率は樹脂絶縁層3の面方向の熱膨張率より大きい。
3層構造の中間層である第1モールド樹脂部10の面方向の熱膨張率が樹脂絶縁層3の面方向の熱膨張率よりも大きいため、この2層間では、高温状態で上に凸の形状に反りが発生しやすい。第1モールド樹脂部10の上方に第1モールド樹脂部10の面方向の熱膨張率よりも小さな面方向の熱膨張率を有する第2モールド樹脂部70を配置することにより、この2層間では、高温状態で下に凸の形状に反りが発生しやすい。したがって、上に凸形状の反りが抑えられる。半導体パッケージ100の反りが小さくなる。
すなわち、実施形態の半導体パッケージ100では、第1モールド樹脂部10を両側から挟んでいる第2モールド樹脂部70および樹脂絶縁層3の面方向の熱膨張率が、第1モールド樹脂部10の面方向の熱膨張率より小さい。半導体パッケージ100の反りが抑制されると考えられる。
第2モールド樹脂部70、第1モールド樹脂部10、樹脂絶縁層3の面方向の熱膨張率は、たとえば、無機フィラーの含有量によってそれぞれ調整され得る。樹脂絶縁層3の面方向の熱膨張率が第1モールド樹脂部10の面方向の熱膨張率より小さいため、第2モールド樹脂部70の無機フィラー含有率は、第1モールド樹脂部10の無機フィラー含有率よりも高くされ得る。それにより、第2モールド樹脂部70の面方向の熱膨張率が、第1モールド樹脂部10の面方向の熱膨張率より小さくなる。
半導体パッケージ100が、面方向の熱膨張率の大きい樹脂層を面方向の熱膨張率の小さい樹脂層で挟むサンドイッチ構造で形成されることにより、実装時などの高温状態での反りが抑制される。第1半導体素子105や、導体ポスト14を介して第2パッド22に接続される外部の配線板110とプリント配線板1との接続信頼性が高いと考えられる。
図1Bは、他の実施形態の半導体パッケージ100の断面図を示している。半導体パッケージ100におけるプリント配線板1の第2モールド樹脂部70を形成する第2モールド樹脂が、キャビティ5内のみに充填されている。
図1Bに示される実施形態では、第2モールド樹脂部70および第1モールド樹脂部10から構成される樹脂部72が形成されている。第1モールド樹脂部10の面方向の熱膨張率が樹脂絶縁層3の面方向の熱膨張率よりも大きいため、半導体パッケージ100には、高温状態で、上に凸の形状の反りが発生しやすい。第2モールド樹脂部70の面方向の熱膨張率を第1モールド樹脂部10の面方向の熱膨張率よりも小さくすることにより、樹脂部72全体の面方向の熱膨張率が小さくなる。それにより上に凸形状の半導体パッケージ100の反りが抑制される。半導体パッケージ100の接続信頼性が向上する。
キャビティ5は、底面5bに第1パッド21を露出し、そして、第1モールド樹脂部10の表面10Fに開口部を有している。図1Aおよび1Bに示される例では、第1半導体素子105が第1パッド21を介してプリント配線板1と接続されている。キャビティ5内に複数の半導体素子や半導体素子以外の電子部品が収容され、それぞれが第1パッド21を介してプリント配線板1の配線層と接続されてもよい。キャビティ5の配置や大きさおよび第1パッド21の数や配置は、キャビティ5内に実装される半導体素子などの数や電極の配置にしたがって適宜選択され得る。キャビティ5の平面形状はたとえば矩形や正方形である。「平面形状」は、プリント配線板1の厚さ方向と直交する面を水平面として描かれる平面図における外周形状を意味している(以下、「平面形状」は同じ意味で用いられる)。キャビティ5の平面形状は、これに限定されず、円形などの他の形状であってもよい。キャビティ5内に収容される半導体素子などの形状などに応じて、キャビティ5は任意の平面形状で形成され得る。
第1半導体素子105としては、単体の半導体素子、再配線層を有する半導体素子、WLP(Wafer Level Package)などが例示される。
ビルドアップ配線層11は、交互に積層される樹脂絶縁層(第1および第2の樹脂絶縁層30、31)と所定の配線パターンを有する導体層(第1、第2および第3の導体層20、40、60)とから構成されている。すなわち、図1Aおよび1Bに示される半導体パッケージ100では、ビルドアップ配線層11の第1面11F側に第1樹脂絶縁層30が形成されている。第1樹脂絶縁層30上に第1導体層20が形成されている。第1樹脂絶縁層30の第1導体層20側と反対側に第2導体層40および第2樹脂絶縁層31が形成されている。第2樹脂絶縁層31の第2導体層40側と反対側に第3導体層60が形成されている。第3導体層60は第2樹脂絶縁層31に埋め込まれている。第3導体層60の一面が第2樹脂絶縁層31から露出している。第1導体層20と第2導体層40、および、第2導体層40と第3導体層60とは、第1および第2樹脂絶縁層30および31をそれぞれ貫通するビア導体35および55によって接続されている。
ビルドアップ配線層11内の第1樹脂絶縁層30および第2樹脂絶縁層31は、エポキシ樹脂などの樹脂材料により主に形成される。樹脂材料は、補強材にエポキシもしくは他の樹脂組成物を含浸させたプリプレグ材であってもよい。補強材は特に限定されず、好ましくは、ガラス繊維などが用いられる。樹脂材料は、シリカやアルミナなどの無機フィラーを30質量%以上、80質量%以下含んでいてもよい。第1および第2樹脂絶縁層30、31は、たとえば、10μm以上であって、100μm以下の厚さにそれぞれ形成されている。
図1Aおよび1Bの例のように、ビルドアップ配線層11が複数の樹脂絶縁層を含んでいる場合、好ましくは、全ての樹脂絶縁層は同じ樹脂材料で形成される。しかし、互いに異なる樹脂材料が用いられてもよい。
第1モールド樹脂部10および第2モールド樹脂部70を構成する樹脂材料は、前述の面方向の熱膨張率を有するものであれば、特に限定されない。材料の例は、エポキシ樹脂である。第1モールド樹脂部10および第2モールド樹脂部70に含まれ得る無機フィラーは、たとえば、SiO2である。無機フィラーはアルミナなどであってもよい。第1モールド樹脂部10に含有される無機フィラーの量は、たとえば、60質量%以上、75質量%以下である。第2モールド樹脂部70に含有される無機フィラーの量は、たとえば、75質量%以上、85質量%以下である。
第1モールド樹脂部10は、たとえば、50μm以上、150μm以下の厚さを有する。この厚さは、キャビティ5の深さに略等しい。キャビティ5の深さとは、第1モールド樹脂部10の表面10Fから第1パッド21の表面までの距離である。この距離は、たとえば、後述されるように、第1モールド樹脂部10の形成時に用いられるダミー部材7(図4G参照)の厚さを変えることにより容易に調整され得る。キャビティ5の深さは、第1パッド21に実装される第1半導体素子105の厚さなどに応じて任意に選択される。
導体ポスト14の第2パッド22側と反対側の端面14bは、第1モールド樹脂部10のビルドアップ配線層11側と反対側の表面10Fに露出している。開口14aは、たとえば、第1モールド樹脂部10の表面10Fからレーザー光を第1モールド樹脂部10に照射することにより形成される。レーザー光のパワーは、第1モールド樹脂部10の表面10F側から第2パッド22側に向かって徐々に弱まり易い。そのため、開口14a、および開口14a内にめっき層により形成される導体ポスト14は、図1Aに示されるように、第2パッド22に向かって縮径するテーパー形状を有している。
導体ポスト14は、開口14a内に無電解めっき膜と電解めっき膜とからなる導電体が充填されて形成されてもよい。第1導体層20と導体ポスト14との接続が同種金属同士の接合となる。導体ポスト14が第1導体層20と強固に接合されると考えられる。導体ポスト14と第1導体層20との熱膨張率の差による応力も少ないと考えられる。後述されるように、めっき処理の前に、好ましくは、開口14aの内壁面は粗化処理されている。導体ポスト14と開口14aの壁面との接触面積が大きくなり、導体ポスト14と第1モールド樹脂部10との密着性が向上する。
導体ポスト14は、50μm以上であって、150μm以下の高さを有する。導体ポスト14の高さは第1モールド樹脂部10の厚さに応じて設定される。すなわち、導体ポスト14の高さは、キャビティ5の深さに応じて設定され得る。図1Aおよび1Bでは、プリント配線板1の導体ポスト14の端面14bが、第1モールド樹脂部10の表面10Fよりも凹んでいる例が示されている。導体ポスト14を介した外部の配線板との接続において、第1モールド樹脂部10の部分が、はんだなどの接合材の壁となり得る。隣接する電極などと接合材などとの接触により電気的にショート状態となることが防止され得る。しかしながら、導体ポスト14の端面14bは、第1モールド樹脂部10の表面10Fと略面一に形成されてもよい。
図1Aおよび1Bに示される実施形態では、第2モールド樹脂部70は、第1モールド樹脂部10の表面10Fを覆っている。第1半導体素子105のビルドアップ配線層11と対向する面と反対側の面105Fは、第2モールド樹脂部70に覆われている。これにより、第1半導体素子105が外的なストレスから保護される。また、キャビティ5内への湿気の侵入が阻止される。また、第1半導体素子105との接合部に生じる応力が軽減され得る。その結果、接続信頼性が向上するという利点がある。
第1半導体素子105は電極106を有する。電極106が、プリント配線板1のキャビティ5の底面5bに露出している第1パッド21に接続されている。電極106と第1パッド21との接続方法は特に限定されないが、たとえば、加熱、加圧、および/または加振されることにより両者の間に金属間接合部が形成されて接続されてもよい。電極106と第1パッド21とは、はんだなどの導電性材料で形成される接合材(図示せず)を用いて接続されてもよい。図1Aに示される例では、キャビティ5内に1つの半導体素子(第1半導体素子105)が収容されているが、複数の半導体素子がプリント配線板1に実装されていてもよい。収容される半導体素子の種類は特に限定されない。好ましくは、キャビティ5の深さを超えない厚さの半導体素子が実装される。
図1Aに示されるように、半導体パッケージ100に接続される外部の配線板110は、半導体パッケージ100側の面の接続パッド112上にバンプ111を具備している。バンプ111は導体ポスト14および第2パッド22を介してプリント配線板1のビルドアップ配線層11に接続されている。
第1半導体素子105および第1モールド樹脂部10の表面10Fを覆う第2モールド樹脂部70の厚さは任意であってよい。図1Aに示される例では、配線板110は、第2モールド樹脂部70と配線板110との間に空間を残して接続されている。第2モールド樹脂部70が膨張または収縮しても、バンプ111に応力が生じ難いと考えられる。しかしながら、第2モールド樹脂部70がプリント配線板1と配線板110との隙間を完全に満たすような厚さを有していてもよい。第2モールド樹脂部70は、少なくとも第1半導体素子105を覆うように形成されていればよく、図1Bに示されるように、キャビティ5内のみに形成されてもよい。
外部の配線板110の構造や材料は特に限定されない。配線板110は、樹脂材料からなる樹脂絶縁層と銅箔などからなる導体層とで構成されるプリント配線板(たとえばコアレス配線板)であってもよい。配線板110は、アルミナまたは窒化アルミなどの無機材料からなる絶縁性基材の表面に導体膜が形成された配線板であってもよい。バンプ111の材料も特に限定されず、任意の導電性材料が用いられ得る。好ましくは、はんだなどの金属が用いられる。
図2には、図1Aに示される外部の配線板110上に第2半導体素子115が実装されているパッケージ・オン・パッケージ101の例が示されている。図1Aに示される半導体パッケージ100と同様の構成要素には同一の符号が付され、詳細な説明は省略される。第2半導体素子115の一面に設けられている電極(図示せず)は、ボンディングワイヤ116により配線板110に接続されている。第2半導体素子115は、フリップチップ実装方式により接続されてもよい。図2に例示されるパッケージ・オン・パッケージ101を用いることで、小型、かつ、高機能で、内部接続の信頼性の高い半導体装置が提供され得る。
なお、第1モールド樹脂部10の開口14aの内壁面は、後述の開口14a内のデスミア処理により粗化され得る。そのため、開口14a内に形成される導体ポスト14の第1モールド樹脂部10に接する側面も粗面となり得る。また、導体ポスト14の第2パッド22側と反対側の端面14bもまた、後述の金属膜82の除去時のエッチング時に粗化され得る。導体ポスト14の端面14bと導体ポスト14の第1モールド樹脂部10に接する側面とは、異なる表面粗さを有していてもよい。この実施形態が、図3に導体ポスト14の拡大図として示されている。導体ポスト14の端面14bの表面粗さは、たとえば、算術平均粗さで、0.1μm以上、1.0μm以下、好ましくは、0.2μm以上、0.5μm以下である。導体ポスト14の第1モールド樹脂部10に接する側面の表面粗さは、たとえば、1.0μm以上、10μm以下、好ましくは、1.0μm以上、5.0μm以下である。この側面の表面粗さは、前述のデスミア処理によって、第1モールド樹脂部10内の開口14aの内壁面の粗さを調整することにより調整され得る。好ましくは、導体ポスト14の端面14bの粗さは、第1モールド樹脂部10に接する導体ポスト14の側面の粗さよりも小さく形成される。
つぎに、図1Aに示される半導体パッケージ100の製造方法の一実施形態が、図4A〜4Pを参照して説明される。
本実施形態の半導体パッケージ100の製造方法では、まず、図4Aに示されるように、出発材料として、ベース板80およびキャリア銅箔81付き金属膜(金属箔)82が用意される。キャリア銅箔付き金属膜のキャリア銅箔81と金属膜82とは、例えば、熱可塑性の接着剤(図示せず)により接着される。そして、キャリア銅箔付き金属膜のキャリア銅箔81が、たとえばプリプレグからなるベース板80に熱圧着により貼り付けられている。キャリア銅箔81と金属膜82とは、外周付近の余白部だけで接合されてもよい。ベース板80は、適度な剛性を有しているものであればよい。例えば、ベース板80は、銅などの金属板またはセラミックスなどの絶縁板であってもよい。金属膜82は、たとえば、3μm以上、8μm以下の厚さの銅箔である。
図4A〜4Kには、ベース板80の両側の面に金属膜82が接合され、それぞれの面において、ビルドアップ配線層11などが形成される製造方法の一例が示されている。しかし、ベース板80の一方の面だけにビルドアップ配線層11などが形成されてもよい。以下の説明では、他面80B側に関しての説明、および、各図面における他面80B側の符号は省略される。
図4Bに示されるように、金属膜82上に、第3導体層60の導体パターンが形成される。第3導体層60の導体パターンは、次の工程で形成される。第3導体層60の導体パターンを形成する位置に開口を有するレジストパターン(図示せず)が形成される。このレジストパターンの開口内に、金属膜82をシード層とする電解めっきによりめっき導体が充填される。レジストパターンが除去されることにより、所定の導体パターンを有する第3導体層60が形成される。第3導体層60は、好ましくは、5μm以上であって、25μm以下程度の厚さに形成される。
次に、図4Cに示されるように、金属膜82の上および第3導体層60上に第2樹脂絶縁層31が形成される。たとえば、フィルム状の絶縁材が第3導体層60上に積層され、加圧されると共に加熱される。続いて、第2樹脂絶縁層31の第3導体層60側と反対側の表面の所定の場所に好ましくはCO2レーザー光が照射される。図4Dに示されるように、第3導体層60に向かって縮径するテーパー形状を有する導通用孔55aが形成され得る。
図4Dに示されるように、導通用孔55a内および第2樹脂絶縁層31の表面上に、たとえば無電解めっきにより金属層41が形成される。金属層41は、スパッタリングや真空蒸着などにより形成されてもよい。
金属層41上に、所定の位置に開口を有するレジストパターン(図示せず)が形成される。金属層41をシード層としてその表面にめっき膜が、電解めっきにより形成される。図4Eに示されるように、第2樹脂絶縁層31上の金属層41およびめっき膜42により第2導体層40が形成される。また、導通用孔55a内の金属層41およびめっき膜42によりビア導体55が形成される。レジストパターンが除去される。金属層41の露出部分がエッチングなどにより除去される。金属層41およびめっき膜42の材料は、特に限定されないが、好ましくは、銅が用いられる。第2導体層40は、好ましくは、5μm以上であって、25μm以下の厚さに形成される。
次に、第2導体層40および第2樹脂絶縁層31上に、第2樹脂絶縁層31の形成方法と同様な方法で第1樹脂絶縁層30が形成される。第1樹脂絶縁層30上に、第2導体層40の形成方法と同様な方法で第1導体層20が形成される。ビア導体55の形成方法と同様な方法で第1樹脂絶縁層30を貫通するビア導体35が形成される(図4F)。これにより、3層構造のビルドアップ配線層11が形成される。4層以上のビルドアップ配線層11が形成されてもよい。製造されるプリント配線板の層構造に応じて、図4C〜4Eを参照して説明された工程が適宜繰り返される。この実施形態では、3層構造のため、第1導体層20に第1パッド21と第2パッド22とが形成される。なお、第1樹脂絶縁層30および第1導体層20上にソルダーレジスト(図示せず)が形成されてもよい。
図4Gに示されるように、ビルドアップ配線層11の第1面11Fのキャビティ5の形成領域にダミー部材7が配置される。ダミー部材7は、たとえば、キャビティ5の形成領域と略同じ大きさおよび形状に形成された樹脂フィルムである。たとえば、第1パッド21および第1樹脂絶縁層30に対して良好な密着性を有するものの、強い接着性を示さないようなフィルムが使用され得る。たとえば、ダミー部材7は、図4Gに示されるように、接着剤8により接着されてもよい。ダミー部材7および接着剤8としては、第1モールド樹脂部10と接着しない材料が好ましい。ダミー部材7は、たとえば、ポリイミドなどの樹脂材料からなる。接着剤8には、第1パッド21および第1樹脂絶縁層30に対して剥離可能な程度の接着性を有するものが用いられる。ダミー部材7および/または接着剤8の厚さを適宜選択することにより、キャビティ5の深さが容易に調整され得る。
続いて、ダミー部材7を覆うように第1モールド樹脂部10が形成される(図4H)。第1モールド樹脂部10を形成するモールド樹脂が、たとえば、液状やペースト状の状態で、ノズルからの吐出によりダミー部材7の一面7F上などに供給される。フィルム状のモールド樹脂がダミー部材7上に積層され、加熱されてもよい。加熱などにより軟化したモールド樹脂によって、ダミー部材7や第1樹脂絶縁層30などが覆われ得る。第1モールド樹脂部10の表面10Fがダミー部材7の一面7Fよりも上方に位置するように、第1モールド樹脂部10は形成される。第1モールド樹脂部10は、たとえば、50μm以上、150μm以下の厚さに形成される。
図4Iに示されるように、第1モールド樹脂部10を貫通する開口14aが形成される。図4Iには、第2パッド22の一部を露出するように形成されている開口14aが示されている。開口14aの形成後、付着した樹脂残渣を除去するため、好ましくは、過マンガン酸溶液への浸漬などにより開口14a内のデスミア処理が行われる。デスミア処理に用いる過マンガン酸溶液等での処理時間の調整により、開口14aの内壁面の表面粗さが調整され得る。導体ポスト14と開口14aの壁面との密着性が向上すると考えられる。デスミア処理中、第1モールド樹脂部10の表面10Fが粗化されてもよい。
続いて、開口14a内に導体ポスト14が形成される。開口14aの内壁面上に、無電解めっき膜が形成される。無電解めっき膜をシード層として電解めっき膜が形成される(図4J)。無電解めっき膜および電解めっき膜により開口14aが充填され、導体ポスト14が形成される。第1モールド樹脂部10の表面上にも、導体膜17が形成され得る。
図4Kに示されるように、ダミー部材7の一面7Fが第1モールド樹脂部10から露出するように、第1モールド樹脂部10の表面側が研磨される。好ましくは、ダミー部材7の一面7Fが露出するところで第1モールド樹脂部10の研磨は終了する。キャビティ5の深さが、ダミー部材7の厚さに略等しくなる。また、所望の深さのキャビティ5を形成するために、ダミー部材7の厚さがキャビティ5の所望の深さと等しくなるまで、ダミー部材7の一面7F側の部分と第1モールド樹脂部10とが研磨されてもよい。第1モールド樹脂部10の研磨には、たとえば、サンドブラスト、バフ研磨、または、化学機械研磨(CMP:Chemical Mechanical Polishing)などが用いられるが、研磨方法はこれらに限定されない。
その後、図4Lに示されるように、ベース板80およびキャリア銅箔81が除去される。前述のように、キャリア銅箔81と金属膜82とは、熱可塑性樹脂により接着されている。そのため、例えば温度を上昇させて力を加えることによりベース板80およびキャリア銅箔81と金属膜82とは簡単に分離される。その結果、金属膜82のキャリア銅箔81との接合面が露出する。なお、このキャリア銅箔81と金属膜82とがその周囲のみで接着されている場合には、その接着されている部分の内側を切断することにより、両者は簡単に分離される。図4Lには、図4K中のベース板80の上面側のプリント配線板が示されている。
ダミー部材7が工程途上のプリント配線板から除去される。たとえば、ダミー部材7の一面7Fが治工具などに吸着されて、ダミー部材7が引き上げられる。接着剤8が用いられている場合は、好ましくは、ダミー部材7と共に接着剤8も除去される。ダミー部材7および接着剤8は溶剤などにより除去されてもよい。図4Mに示されるように、第1モールド樹脂部10に周囲を囲まれているキャビティ5が形成される。
金属膜82が、エッチングなどにより除去される。導体ポスト14および第1パッド21に金属膜82と同じ材料が用いられる場合には、導体ポスト14の端面14bおよび第1パッド21の露出面21aも、同時にエッチングされる(図4N)。その結果、導体ポスト14の端面14bが第1モールド樹脂部10の表面よりも凹んでもよい。また、前述のように、導体ポスト14の端面14bが粗化されてもよい。
金属膜82の除去後、図4Oに示されるように、キャビティ5内に第1半導体素子105が、たとえばフリップチップ実装される。第1半導体素子105の電極106が、たとえば第1パッド21との間の金属間接合などにより第1パッド21に接続される。はんだなどの接合材が用いられてもよい。
続いて、図4Pに示されるように、第2モールド樹脂部70が形成される。第2モールド樹脂部70を形成するモールド樹脂が、少なくともキャビティ5内に充填される。第2モールド樹脂部70の形成方法は特に限定されず、たとえば、液状の樹脂材料が注入された後に加熱されて硬化されてもよい。図1Aに示される半導体パッケージ100のように、第1モールド樹脂部10の表面10F全面を覆うように、第2モールド樹脂部70が形成されてもよい。その場合、第2モールド樹脂部70の形成後、開口71が形成される。開口71は、導体ポスト14の端面14b上の第2モールド樹脂部70に、たとえばレーザー光を照射することによって形成され得る。半導体パッケージ100が完成する。図1Aに示される外部の配線板110が接続される場合は、たとえば、第2モールド樹脂部70の形成の前に、外部の配線板110が半田リフローなどにより実装されてもよい。その後、外部の配線板110と第1モールド樹脂部10との隙間から、第2モールド樹脂部70の樹脂材料が注入されてもよい。なお、必要に応じて半導体パッケージ100の裏面側(ビルドアップ配線層11の第2面11B側)にソルダーレジスト(図示せず)が塗布されてもよい。
1 プリント配線板
1F プリント配線板の第1面
5 キャビティ
5b キャビティの底面
7 ダミー部材
7F ダミー部材の一面
10 第1モールド樹脂部
11 ビルドアップ配線層
11F ビルドアップ配線層の第1面
11B ビルドアップ配線層の第2面
14 導体ポスト
14b 導体ポストの端面
20 第1導体層
21 第1パッド
22 第2パッド
30 第1樹脂絶縁層
31 第2樹脂絶縁層
40 第2導体層
60 第3導体層
70 第2モールド樹脂部
80 ベース板
81 キャリア銅箔
82 金属膜
100 半導体パッケージ
101 パッケージ・オン・パッケージ
105 第1半導体素子
110 配線板
111 バンプ
115 第2半導体素子
116 ボンディングワイヤ

Claims (10)

  1. 樹脂絶縁層と導体層とを交互に積層し、第1面および前記第1面と反対側の第2面を有するビルドアップ配線層と、
    前記ビルドアップ配線層の第1面に形成される第1パッドおよび第2パッドと、
    前記ビルドアップ配線層の第1面を覆うと共に、前記第1パッドを露出するキャビティと前記第2パッドを露出する開口とを具備する第1モールド樹脂部と、
    前記第2パッドに接するように前記第1モールド樹脂部の開口内にめっき層により形成される導体ポストと、
    前記第1パッドに実装される第1半導体素子と、
    少なくとも前記キャビティ内に形成される第2モールド樹脂部と、
    を有する半導体パッケージであって、
    前記樹脂絶縁層の面方向の熱膨張率は前記第1モールド樹脂部の面方向の熱膨張率より小さく、前記第2モールド樹脂部の面方向の熱膨張率は前記第1モールド樹脂部の面方向の熱膨張率より小さい。
  2. 請求項1記載の半導体パッケージであって、前記第2モールド樹脂部が、前記第1モールド樹脂部の前記ビルドアップ配線層と反対側の表面を覆っている。
  3. 請求項1記載の半導体パッケージであって、前記導体ポストは前記第2パッドに向かって縮径するテーパー形状を有している。
  4. 請求項1記載の半導体パッケージであって、前記導体ポストの前記第2パッド側と反対側の端面が前記第1モールド樹脂部の前記表面と面一か、前記表面よりも凹んでいる。
  5. 請求項1記載の半導体パッケージであって、前記導体ポストの前記第2パッド側と反対側の端面の粗さは、前記第1モールド樹脂部に接する側面の粗さよりも小さい。
  6. 請求項1記載の半導体パッケージであって、前記第1および第2モールド樹脂部は、無機フィラーを有する樹脂材料からなり、前記第2モールド樹脂部の無機フィラーの含有率は、前記第1モールド樹脂部の無機フィラーの含有率よりも高い。
  7. 請求項6記載の半導体パッケージであって、前記第1モールド樹脂部は、60質量%以上、75質量%以下の無機フィラーを含有する樹脂材料からなる。
  8. 請求項6記載の半導体パッケージであって、前記第2モールド樹脂部は、75質量%以上、85質量%以下の無機フィラーを含有する樹脂材料からなる。
  9. 請求項6記載の半導体パッケージであって、前記無機フィラーはSiO2を含んでいる。
  10. 請求項1〜9のいずれか1項に記載の半導体パッケージにおける前記導体ポストに外部の配線板が接続されているパッケージ・オン・パッケージ。
JP2015237817A 2015-12-04 2015-12-04 半導体パッケージおよびパッケージ・オン・パッケージ Pending JP2017103426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015237817A JP2017103426A (ja) 2015-12-04 2015-12-04 半導体パッケージおよびパッケージ・オン・パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015237817A JP2017103426A (ja) 2015-12-04 2015-12-04 半導体パッケージおよびパッケージ・オン・パッケージ

Publications (1)

Publication Number Publication Date
JP2017103426A true JP2017103426A (ja) 2017-06-08

Family

ID=59016915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015237817A Pending JP2017103426A (ja) 2015-12-04 2015-12-04 半導体パッケージおよびパッケージ・オン・パッケージ

Country Status (1)

Country Link
JP (1) JP2017103426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088810A (ko) 2018-01-19 2019-07-29 삼성전자주식회사 팬-아웃 반도체 패키지
WO2019163580A1 (ja) * 2018-02-20 2019-08-29 株式会社村田製作所 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088810A (ko) 2018-01-19 2019-07-29 삼성전자주식회사 팬-아웃 반도체 패키지
WO2019163580A1 (ja) * 2018-02-20 2019-08-29 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US11776865B2 (en) 2018-02-20 2023-10-03 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
TWI751530B (zh) 半導體裝置之製造方法
US9691696B2 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
JP4093186B2 (ja) 半導体装置の製造方法
JP4012496B2 (ja) 半導体装置
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP2017041500A (ja) プリント配線板および半導体パッケージ
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2011061004A (ja) 半導体装置及びその製造方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP2008277570A (ja) 半導体装置及びその製造方法
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2011109104A (ja) 電子部品を封入する方法
JP2017103426A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
JP4316624B2 (ja) 半導体装置
JP2017063102A (ja) プリント配線板およびその製造方法
JP2017103425A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
JP2008211254A (ja) 部品内蔵多層回路基板
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법