JP4093186B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4093186B2
JP4093186B2 JP2004018536A JP2004018536A JP4093186B2 JP 4093186 B2 JP4093186 B2 JP 4093186B2 JP 2004018536 A JP2004018536 A JP 2004018536A JP 2004018536 A JP2004018536 A JP 2004018536A JP 4093186 B2 JP4093186 B2 JP 4093186B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor structure
base member
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004018536A
Other languages
English (en)
Other versions
JP2005216936A (ja
Inventor
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004018536A priority Critical patent/JP4093186B2/ja
Priority to US11/037,423 priority patent/US7112469B2/en
Priority to TW094102223A priority patent/TWI266394B/zh
Priority to KR1020050006929A priority patent/KR100595890B1/ko
Priority to CNB2005100058732A priority patent/CN100383965C/zh
Publication of JP2005216936A publication Critical patent/JP2005216936A/ja
Priority to US11/457,360 priority patent/US7550843B2/en
Application granted granted Critical
Publication of JP4093186B2 publication Critical patent/JP4093186B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/42—Treatment of water, waste water, or sewage by ion-exchange
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/002—Construction details of the apparatus
    • C02F2201/004—Seals, connections
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2303/00—Specific treatment goals
    • C02F2303/22—Eliminating or preventing deposits, scale removal, scale prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Water Supply & Treatment (AREA)
  • Environmental & Geological Engineering (AREA)
  • Hydrology & Water Resources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも外部接続用接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に接着層を介して接着し、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
ところで、上記従来の半導体装置では、シリコン基板をベース板の上面に接着層を介して接着しているため、接着層の分だけ厚くなり、また、半田ボールを介して回路基板上に実装する際のリフロー（温度２４０〜２６０℃）時に、接着層中のボイドや水分が膨張して、接着力に悪影響を与え、シリコン基板のベース板に対する接着の信頼性に問題があった。
そこで、この発明は、薄型化することができ、且つ、半導体構成体のベース部材に対する接着の信頼性を向上することができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、少なくとも熱硬化性樹脂を含む材料をからなるベース板に、他の部材の材料を介在することなく、複数の外部接続用電極および該外部接続用電極の上面と面一な上面を有し前記外部接続用電極間に設けられた封止膜を有する半導体構成体を直接固着したことを特徴とするものである。
この発明によれば、少なくとも熱硬化性樹脂を含む材料からなるベース板に半導体構成体を直接固着しているので、従来のような接着層を用いておらず、その分だけ薄型化することができ、また、半導体構成体のベース板に対する接着の信頼性を向上することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板（ベース部材）１を備えている。ベース板１は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維やアラミド繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものからなっている。
ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面が直接固着されている。この場合、半導体構成体２は、後述する配線１０、柱状電極１１、封止膜１２を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１０、柱状電極１１、封止膜１２を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２はシリコン基板（半導体基板）３を備えている。シリコン基板３の下面はベース板１の上面に直接固着されている。シリコン基板３の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド４が集積回路に接続されて設けられている。接続パッド４の中央部を除くシリコン基板３の上面には酸化シリコン等からなる絶縁膜５が設けられ、接続パッド４の中央部は絶縁膜５に設けられた開口部６を介して露出されている。
絶縁膜５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜７が設けられている。絶縁膜５の開口部６に対応する部分における保護膜７には開口部９が設けられている。保護膜７の上面には銅等からなる下地金属層９が設けられている。下地金属層９の上面全体には銅からなる配線１０が設けられている。下地金属層９を含む配線１０の一端部は、両開口部６、８を介して接続パッド４に接続されている。
配線１０の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１１が設けられている。配線１０を含む保護膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１２がその上面が柱状電極１１の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板３、接続パッド４、絶縁膜５を含み、さらに、保護膜７、配線１０、柱状電極１１、封止膜１２を含んで構成されている。
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層１３がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。絶縁層１３は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラーやガラス繊維等の補強材が混入されたものからなっている。
半導体構成体２および絶縁層１３の上面には第１の上層絶縁膜１４がその上面を平坦とされて設けられている。第１の上層絶縁膜１４は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ(Bismaleimide Triazine)樹脂等の熱硬化性樹脂中にシリカフィラーやガラス繊維等の補強材が混入されたものからなっている。
柱状電極１１の上面中央部に対応する部分における第１の上層絶縁膜１４には開口部１５が設けられている。第１の上層絶縁膜１４の上面には銅等からなる第１の上層下地金属層１６が設けられている。第１の上層下地金属層１６の上面全体には銅からなる第１の上層配線１７が設けられている。第１の上層下地金属層１６を含む第１の上層配線１７の一端部は、第１の上層絶縁膜１４の開口部１５を介して柱状電極１１の上面に接続されている。
第１の上層配線１７を含む第１の上層絶縁膜１４の上面には第１の上層絶縁膜１４と同一の材料からなる第２の上層絶縁膜１８が設けられている。第１の上層配線１７の接続パッドに対応する部分における第２の上層絶縁膜１８には開口部１９が設けられている。第２の上層絶縁膜１８の上面には銅等からなる第２の上層下地金属層２０が設けられている。第２の上層下地金属層２０の上面全体には銅からなる第２の上層配線２１が設けられている。第２の上層下地金属層２０を含む第２の上層配線２１の一端部は、第２の上層絶縁膜１８の開口部１９を介して第１の上層配線１７の接続パッド部に接続されている。
第２の上層配線２１を含む第２の上層絶縁膜１８の上面にはソルダーレジスト等からなる最上層絶縁膜２２が設けられている。第２の上層配線２１の接続パッド部に対応する部分における最上層絶縁膜２２には開口部２３が設けられている。開口部２３内およびその上方には半田ボール２４が第２の上層配線２１の接続パッド部に接続されて設けられている。複数の半田ボール２４は、最上層絶縁膜２２上にマトリクス状に配置されている。
ベース板１の下面には銅等からなる下層下地金属層２５が設けられている。下層下地金属層２５の下面全体には銅からなる下層配線２６が設けられている。下層配線２６を含むベース板１の下面にはソルダーレジスト等からなる下層絶縁膜２７が設けられている。
第１の上層下地金属層１６を含む第１の上層配線１７の少なくとも一部と下層下地金属層２５を含む下層配線２６とは、第１の上層絶縁膜１４、絶縁層１３およびベース板１の所定の箇所に設けられた貫通孔２８の内壁面に設けられた銅等からなる下地金属層２９ａと銅層２９ｂとからなる上下導通部２９を介して接続されている。この場合、上下導通部２９内には、上下配線の電気的な導通を良くするために、銅ペースト、銀ペースト、導電性樹脂等からなる導電材３０が充填されているが、絶縁性樹脂が充填されていてもよく、また、空洞であってもよい。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板３上の接続パッド４の数の増加に応じて、半田ボール２４の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、第２の上層配線２１の接続パッド部（最上層絶縁膜２２の開口部２３内の部分）のサイズおよびピッチを柱状電極１１のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された第２の上層配線２１の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の周側面の外側に設けられた絶縁層１３に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２４のうち、少なくとも最外周の半田ボール２４は半導体構成体２よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）３上にアルミニウム系金属等からなる接続パッド４、酸化シリコン等からなる絶縁膜５およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜７が設けられ、接続パッド４の中央部が絶縁膜５および保護膜７に形成された開口部６、８を介して露出されたものを用意する。
上記において、ウエハ状態のシリコン基板３には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド４は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部６、８を介して露出された接続パッド４の上面を含む保護膜７の上面全体に下地金属層９を形成する。この場合、下地金属層９は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層９の上面にメッキレジスト膜４１をパターン形成する。この場合、配線１０形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、下地金属層９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の下地金属層９の上面に配線１０を形成する。次に、メッキレジスト膜４１を剥離する。
次に、図４に示すように、配線１０を含む下地金属層９の上面にメッキレジスト膜４３をパターン形成する。この場合、柱状電極１１形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、下地金属層９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の配線１０の接続パッド部上面に柱状電極１１を形成する。次に、メッキレジスト膜４３を剥離し、次いで、配線１０をマスクとして下地金属層９の不要な部分をエッチングして除去すると、図５に示すように、配線１０下にのみ下地金属層９が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１１および配線１０を含む保護膜７の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１２をその厚さが柱状電極１１の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１１の上面は封止膜１２によって覆われている。
次に、封止膜１２および柱状電極１１の上面側を適宜に研磨し、図７に示すように、柱状電極１１の上面を露出させ、且つ、この露出された柱状電極１１の上面を含む封止膜１２の上面を平坦化する。ここで、柱状電極１１の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１１の高さにばらつきがあるため、このばらつきを解消して、柱状電極１１の高さを均一にするためである。次に、シリコン基板３をダイシングテープ（図示せず）に貼り付け、図８に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示す半導体構成体２が複数個得られる。
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図９に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面方形状のプリプレグ材からなるベース板形成用シート（ベース部材形成用部材）１ａを用意する。この場合、ベース板形成用シート１ａを構成するプリプレグ材中のエポキシ系樹脂等からなる熱硬化性樹脂は、半硬化状態となっている。
次に、ベース板形成用シート１ａの上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板３の下面に仮圧着（仮固着）する。すなわち、加熱機構付きのボンディングツール（図示せず）を用い、半導体構成体２を、予め加熱した状態で一定の圧力をかけながら、ベース板形成用シート１ａの上面の所定の箇所に仮圧着する。仮圧着条件は、一例として、温度９０〜１３０℃、圧力０．１〜１Ｍｐａである。
次に、半導体構成体２の周囲におけるベース板形成用シート１ａの上面に、例えば、スクリーン印刷法やスピンコーティング法等により、絶縁層形成用層１３ａを形成する。絶縁層形成用層１３ａは、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラーやガラス繊維等の補強材が混入されたものである。
次に、半導体構成体２および絶縁層形成用層１３ａの上面に第１の上層絶縁膜形成用シート１４ａを配置する。第１の上層絶縁膜形成用シート１４ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、第１の上層絶縁膜形成用シート１４ａとして、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１０に示すように、一対の加熱加圧板４５、４６を用いて上下からベース板形成用シート１ａ、絶縁層形成用層１３ａおよび第１の上層絶縁膜形成用シート１４ａを加熱加圧する。加熱加圧条件は、材料等によって異なるが、一例として、温度１８５〜２００℃（昇温速度２．５〜３℃／分）、圧力３０ｋｇ／ｃｍ2程度（加圧時点は温度が９０〜１００℃となったとき）、時間６０分以上である。
そして、この加熱加圧により、ベース板形成用シート１ａ中の熱硬化性樹脂が硬化し、ベース板１が形成され、且つ、ベース板１の上面に半導体構成体２のシリコン基板３の下面が直接固着される。また、半導体構成体２の周囲におけるベース板１の上面に絶縁層１３が形成され、半導体構成体２および絶縁層１３の上面に第１の上層絶縁膜１４が形成される。この場合、第１の上層絶縁膜１４の上面は、上側の加熱加圧板４５の下面によって押さえ付けられるため、平坦面となる。したがって、第１の上層絶縁膜１４の上面を平坦化するための研磨工程は不要である。
次に、図１１に示すように、レーザビームを照射するレーザ加工により、柱状電極１１の上面中央部に対応する部分における第１の上層絶縁膜１４に開口部１５を形成する。また、メカニカルドリルを用いて、第１の上層絶縁膜１４、絶縁層１３およびベース板１の所定の箇所に貫通孔２８を形成する。次に、必要に応じて、開口部１５内および貫通孔２８内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１２に示すように、開口部１５を介して露出された柱状電極１１の上面を含む第１の上層絶縁膜１４の上面全体、ベース板１の下面全体および貫通孔２８の内壁面に、銅の無電解メッキにより、第１の上層下地金属層１６、下層下地金属層２５および下地金属層２９ａを形成する。次に、第１の上層下地金属層１６の上面に上層メッキレジスト膜５１をパターン形成し、また、下層下地金属層２５の下面に下層メッキレジスト膜５２をパターン形成する。この場合、第１の上層配線１７形成領域に対応する部分における上層メッキレジスト膜５１には開口部５３が形成されている。また、下層配線２６形成領域に対応する部分における下層メッキレジスト膜５２には開口部５４が形成されている。
次に、下地金属層１６、２５、２９ａをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜５１の開口部５３内の第１の上層下地金属層１６の上面に第１の上層配線１７を形成し、また、下層メッキレジスト膜５２の開口部５４内の下層下地金属層２５の下面に下層配線２６を形成し、さらに、貫通孔２８内の下地金属層２９ａの表面に銅層２９ｂを形成する。
次に、両メッキレジスト膜５１、５２を剥離し、次いで、第１の上層配線１７および下層配線２６をマスクとして第１の上層下地金属層１６および下層下地金属層２５の不要な部分をエッチングして除去すると、図１３に示すように、第１の上層配線１７下にのみ第１の上層下地金属層１６が残存され、また、下層配線２６上にのみ下層下地金属層２５が残存される。また、この状態では、貫通孔２８内に下地金属層２９ａと銅層２９ｂとからなる上下導通部２９が形成されている。
次に、図１４に示すように、スクリーン印刷法等により、上下導通部２９内に銅ペースト、銀ペースト、導電性樹脂等からなる導電材３０を充填する。次に、必要に応じて、上下導通部２９内から突出された余分の導電材３０をバフ研磨等により除去する。次に、スクリーン印刷法やスピンコーティング法等により、下層配線２６を含むベース板１の下面全体にソルダーレジスト等からなる下層絶縁膜２７を形成する。
次に、第１の上層配線１７を含む第１の上層絶縁膜１４の上面に第１の上層絶縁膜１４と同一の材料からなる第２の上層絶縁膜１８を形成する。次に、レーザビームを照射するレーザ加工により、第１の上層配線１７の接続パッド部に対応する部分における第２の上層絶縁膜１８に開口部１９を形成する。次に、必要に応じて、開口部１９内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、開口部１９を介して露出された第１の上層配線１７の接続パッド部を含む第２の上層絶縁膜１８の上面全体に、銅の無電解メッキ等により、第２の上層下地金属層２０を形成する。次に、第２の上層下地金属層２０の上面にメッキレジスト膜５５をパターン形成する。この場合、第２の上層配線２１形成領域に対応する部分におけるメッキレジスト膜５５には開口部５６が形成されている。
次に、第２の上層下地金属層２０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５５の開口部５６内の第２の上層下地金属層２０の上面に第２の上層配線２１を形成する。次に、メッキレジスト膜５５を剥離し、次いで、第２の上層配線２１をマスクとして第２の上層下地金属層２０の不要な部分をエッチングして除去すると、図１５に示すように、第２の上層配線２１下にのみ第２の上層下地金属層２０が残存される。
次に、図１６に示すように、スクリーン印刷法やスピンコーティング法等により、第２の上層配線２１を含む第２の上層絶縁膜１８の上面にソルダーレジスト等からなる最上層絶縁膜２２を形成する。この場合、第２の上層配線２１の接続パッド部に対応する部分における最上層絶縁膜２２には開口部２３が形成されている。次に、開口部２３内およびその上方に半田ボール２４を第２の上層配線２１の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、最上層絶縁膜２２、第２の上層絶縁膜１８、第１の上層絶縁膜１４、絶縁層１３、ベース板１および下層絶縁膜２７を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、プリプレグ材つまりエポキシ系樹脂等の熱硬化性樹脂を含む材料からなるベース板１の上面に半導体構成体２のシリコン基板３の下面を直接固着しているので、従来のような接着層を用いておらず、その分だけ薄型化することができる。また、プリプレグ材からなるベース板１中のボイドや水分は極めて少なく、しかも、半導体構成体２下のベース板１中のボイドや水分は周囲に逃げ得るため、半田ボール２４を介して回路基板（図示せず）上に実装する際のリフロー（温度２４０〜２６０℃）時に、半導体構成体２下のベース板１中のボイドや水分の膨張現象が生じにくく、半導体構成体２のシリコン基板３のベース板１に対する接着の信頼性を向上することができる。
ところで、上記製造方法では、ベース板形成用シート１ａ上に複数の半導体構成体２を仮固着し、複数の半導体構成体２に対して、第１、第２の上層配線１７、２１、下層配線２６、上下導通部２９および半田ボール２４の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１０に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１７はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、下層下地金属層２５を含む下層配線２６をベース板１の下面に設けられた銅等からなる金属３１の下面全体に設け、プリプレグ材１からなるベース板１の厚さを図１の示す場合よりもある程度薄くした点である。
この第２実施形態の半導体装置を製造する場合には、図１０に示す工程において、図１８に示すように、ベース板形成用シート１ａの下面に銅箔または銅板からなる金属３１を配置し、一対の加熱加圧板４５、４６による上下からの加熱加圧により、ベース板１の下面に金属３１を固着する。この場合、金属３１は、比較的薄いベース板１を支持する支持板としての機能も有する。次に、図１９に示すように、メカニカルドリルを用いて、第１の上層絶縁膜１４、絶縁層１３、ベース板１および金属３１の所定の箇所に貫通孔２８を形成する。
次に、図２０に示すように、開口部１５を介して露出された柱状電極１１の上面を含む第１の上層絶縁膜１４の上面全体、ベース板１の下面全体および貫通孔２８の内壁面に、銅の無電解メッキにより、第１の上層下地金属層１６、下層下地金属層２５および下地金属層２９ａを形成する。次に、下地金属層１６、２５、２９ａをメッキ電流路として銅の電解メッキを行なうことにより、下地金属層１６、２５、２９ａの表面全体に上層金属１７ａ、下層金属２６ａおよび金属２９ｂを形成する。
次に、上層金属１７ａの上面の第１の上層配線１７形成領域に上層レジスト膜６１を形成し、下層金属２６ａの下面の下層配線２６形成領域に下層レジスト膜６２を形成する。次に、両レジスト膜６１、６２をマスクとしてエッチングを行なうと、図２１に示すように、上層レジスト膜６１下に第１の上層下地金属層１６を含む第１の上層配線１７が形成され、また、下層レジスト膜６２上に金属３１および下層下地金属層２５を含む下層配線２６が形成され、さらに、貫通孔２８内に下地金属層２９ａと金属２９ｂとからなる上下導通部２９が形成される。次に、両レジスト膜６１、６２を剥離する。以下の工程は、上記第１実施形態り場合と同じであるので、省略する。
（その他の実施形態）
なお、図１では、第１の上層絶縁膜１４上に設ける上層配線を２層とし、ベース板１下に設ける下層配線を１層としているが、これに限らず、第１の上層絶縁膜１４上に設ける上層配線を１層または３層以上とし、また、ベース板１下に設ける下層配線を２層以上としてもよい。また、最下層の下層配線を覆う最下層絶縁膜下にチップ部品等の電子部品を最下層の下層配線の接続パッド部に接続させて搭載するようにしてもよい。
また、上記実施形態では、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で１組の半導体構成体２は同種、異種のいずれであってもよい。
また、上記実施形態では、半導体構成体２は、外部接続用電極としての柱状電極１１を有するものとしたが、これに限らず、柱状電極を有せず、外部接続用電極としての接続パッド部を有する配線１０を有し、且つ、配線１０の接続パッド部を除く部分を覆うオーバーコート膜を有するものであってもよく、また、柱状電極を有せず、配線１０の接続パッド部を除く部分を覆うオーバーコート膜を有し、且つ、配線１０の接続パッド部上およびその近傍のオーバーコート膜の上面に外部接続用電極としての接続パッドを有するものであってもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く製造工程の断面図。 図３に続く製造工程の断面図。 図４に続く製造工程の断面図。 図５に続く製造工程の断面図。 図６に続く製造工程の断面図。 図７に続く製造工程の断面図。 図８に続く製造工程の断面図。 図９に続く製造工程の断面図。 図１０に続く製造工程の断面図。 図１１に続く製造工程の断面図。 図１２に続く製造工程の断面図。 図１３に続く製造工程の断面図。 図１４に続く製造工程の断面図。 図１５に続く製造工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１７に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。 図１８に続く製造工程の断面図。 図１９に続く製造工程の断面図。 図２０に続く製造工程の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ シリコン基板
４ 接続パッド
１０ 配線
１１ 柱状電極
１２ 封止膜
１３ 絶縁層
１４ 第１の上層絶縁膜
１７ 第１の上層配線
１８ 第２の上層絶縁膜
２１ 第２の上層配線
２２ 最上層絶縁膜
２４ 半田ボール
２６ 下層配線
２７ 下層絶縁膜
２８ 貫通孔
２９ 上下導通部

Claims (5)

  1. 少なくとも半硬化状態の熱硬化性樹脂を含む材料からなるベース部材形成用部材上に、各々が半導体基板、および該半導体基板上に設けられた複数の外部接続用電極および該外部接続用電極の上面と面一な上面を有し前記外部接続用電極間に設けられた封止膜を有する複数の半導体構成体を相互に離間させて配置し、他の部材の材料を介在することなく、前記ベース部材形成用部材の材料に仮固着する工程と、前記ベース部材形成用部材中の熱硬化性樹脂を硬化させてベース部材を形成するとともに、該ベース部材上に前記半導体構成体を固着させ、且つ、前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成する工程と、前記半導体構成体および前記絶縁層上に少なくとも１層の上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、前記半導体構成体間における前記絶縁層および前記ベース部材を切断して、前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、を有し、前記半導体構成体を仮固着する工程は、前記半導体構成体を予め加熱しておき、加熱加圧により仮固着する工程であることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記ベース部材および前記絶縁層を形成する工程は、前記半導体構成体の周囲における前記ベース部材形成用部材上に少なくとも熱硬化性樹脂を含む材料からなる絶縁層形成用層を形成し、加熱加圧板を用いて加熱加圧することにより、前記ベース部材形成用部材中の熱硬化性樹脂を硬化させてベース部材を形成するとともに、該ベース部材上に前記半導体構成体を固着させ、且つ、前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成する工程であることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の発明において、前記ベース部材および前記絶縁層を形成する工程は、前記ベース部材形成用部材下に金属を配置し、加熱加圧により、前記ベース部材下に前記金属を固着させる工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の発明において、前記ベース部材形成用部材はプリプレグ材であることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置の製造方法。
JP2004018536A 2004-01-27 2004-01-27 半導体装置の製造方法 Expired - Lifetime JP4093186B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004018536A JP4093186B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法
US11/037,423 US7112469B2 (en) 2004-01-27 2005-01-18 Method of fabricating a semiconductor package utilizing a thermosetting resin base member
TW094102223A TWI266394B (en) 2004-01-27 2005-01-26 Semiconductor device and method of fabricating the same
KR1020050006929A KR100595890B1 (ko) 2004-01-27 2005-01-26 반도체장치 및 그 제조방법
CNB2005100058732A CN100383965C (zh) 2004-01-27 2005-01-27 半导体器件及其制造方法
US11/457,360 US7550843B2 (en) 2004-01-27 2006-07-13 Semiconductor device including a base member and a semiconductor constructing body directly fixed to thermosetting resin of the base member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018536A JP4093186B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005216936A JP2005216936A (ja) 2005-08-11
JP4093186B2 true JP4093186B2 (ja) 2008-06-04

Family

ID=34792546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018536A Expired - Lifetime JP4093186B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7112469B2 (ja)
JP (1) JP4093186B2 (ja)
KR (1) KR100595890B1 (ja)
CN (1) CN100383965C (ja)
TW (1) TWI266394B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
US7939368B2 (en) * 2006-03-07 2011-05-10 Stats Chippac Ltd. Wafer level chip scale package system with a thermal dissipation structure
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
SG139594A1 (en) 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
JP2008210933A (ja) 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
WO2009020240A2 (en) * 2007-08-08 2009-02-12 Casio Computer Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
TW200935572A (en) * 2008-02-01 2009-08-16 Yu-Nung Shen Semiconductor chip packaging body and its packaging method
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
KR101015704B1 (ko) * 2008-12-01 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
EP2439782A4 (en) * 2009-06-03 2013-07-31 Shibaura Mechatronics Corp GUIDE WIRE CONNECTING DEVICE AND METHOD FOR SEMICONDUCTOR CELLS
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8546922B2 (en) * 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8466553B2 (en) * 2010-10-12 2013-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package having the same
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US9112007B2 (en) * 2012-09-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure and method
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9728498B2 (en) * 2015-06-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US9520372B1 (en) 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
JP2022014750A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP2001015640A (ja) * 1999-07-01 2001-01-19 Toshiba Corp 半導体集積回路装置
JP2001118959A (ja) 1999-08-06 2001-04-27 Toppan Printing Co Ltd 接続端子及びそれを用いた半導体装置
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2001168226A (ja) * 1999-12-14 2001-06-22 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001257239A (ja) 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6930395B2 (en) * 2000-12-05 2005-08-16 Matsushita Electric Industrial Co., Ltd. Circuit substrate having improved connection reliability and a method for manufacturing the same
JP4033639B2 (ja) 2000-12-15 2008-01-16 イビデン株式会社 多層プリント配線板
JP4869488B2 (ja) 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
JP4587593B2 (ja) * 2001-04-12 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP1457515A4 (en) * 2001-08-31 2004-11-24 Sumitomo Bakelite Co RESIN COMPOSITION, PREMIX, LAMINATED SHEET, AND SEMICONDUCTOR PACKAGE
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3925503B2 (ja) * 2004-03-15 2007-06-06 カシオ計算機株式会社 半導体装置
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1649139A (zh) 2005-08-03
US20060244136A1 (en) 2006-11-02
KR20050077271A (ko) 2005-08-01
US7112469B2 (en) 2006-09-26
US20050161803A1 (en) 2005-07-28
JP2005216936A (ja) 2005-08-11
KR100595890B1 (ko) 2006-06-30
US7550843B2 (en) 2009-06-23
TW200531237A (en) 2005-09-16
CN100383965C (zh) 2008-04-23
TWI266394B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
JP4093186B2 (ja) 半導体装置の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4012496B2 (ja) 半導体装置
JP3945483B2 (ja) 半導体装置の製造方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
JP2006173232A (ja) 半導体装置およびその製造方法
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP2002170921A (ja) 半導体装置およびその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP4324732B2 (ja) 半導体装置の製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP4321758B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP2004221418A (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP4042741B2 (ja) 半導体装置の製造方法
JP3979404B2 (ja) 半導体装置
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4093186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term