JP2004221418A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004221418A JP2004221418A JP2003008552A JP2003008552A JP2004221418A JP 2004221418 A JP2004221418 A JP 2004221418A JP 2003008552 A JP2003008552 A JP 2003008552A JP 2003008552 A JP2003008552 A JP 2003008552A JP 2004221418 A JP2004221418 A JP 2004221418A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating sheet
- semiconductor device
- insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Abstract
【課題】例えばＢＧＡと呼ばれる半導体装置の製造に際し、ある製造工程において、研磨を行なうことなく、その上面を平坦面とする。
【解決手段】複数の半導体装置に対応するサイズのベース板３１上に、例えばビルドアップ材と呼ばれるシート状の一の絶縁材材料１３ａを配置し、その上にＣＳＰと呼ばれる半導体構成体２をフェースダウン状態で配置する。次に、半導体構成体２間に、例えばプリプレグ材と呼ばれる格子状でシート状の他の絶縁材材料１２ａ、１２ｂを配置する。次に、一対の加熱加圧板を用いて加熱加圧すると、他の絶縁材材料１２ａ、１２ｂ中の溶融された熱硬化性樹脂が押し出され、隙間３３に充填される。この場合、一の絶縁材材料１３ａの下面は平坦面となる。そして、ベース板３１を除去し、フェースアップ状態とした半導体構成体２上の一の絶縁材材料１３ａ上に半田ボール等を形成し、ダイシングすると、半田ボールを備えた半導体装置が複数個得られる。
【選択図】 図９
【解決手段】複数の半導体装置に対応するサイズのベース板３１上に、例えばビルドアップ材と呼ばれるシート状の一の絶縁材材料１３ａを配置し、その上にＣＳＰと呼ばれる半導体構成体２をフェースダウン状態で配置する。次に、半導体構成体２間に、例えばプリプレグ材と呼ばれる格子状でシート状の他の絶縁材材料１２ａ、１２ｂを配置する。次に、一対の加熱加圧板を用いて加熱加圧すると、他の絶縁材材料１２ａ、１２ｂ中の溶融された熱硬化性樹脂が押し出され、隙間３３に充填される。この場合、一の絶縁材材料１３ａの下面は平坦面となる。そして、ベース板３１を除去し、フェースアップ状態とした半導体構成体２上の一の絶縁材材料１３ａ上に半田ボール等を形成し、ダイシングすると、半田ボールを備えた半導体装置が複数個得られる。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、再配線、外部接続用電極、および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１６８１２８号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
【０００５】
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、少なくとも前記半導体構成体の側方に設けられた第１の絶縁シートと、少なくとも前記半導体構成体上に設けられた第２の絶縁シートと、前記半導体構成体の外部接続用電極に接続されて設けられ且つ接続パッド部を有する少なくとも１層の上層再配線とを備え、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記第１の絶縁シート上に対応して配置されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記半導体構成体を複数個備えていることを特徴とする半導体装置。
請求項３に記載の発明は、請求項１に記載の発明において、前記第１の絶縁シートは前記半導体構成体の側方に設けられ、前記第２の絶縁シートは前記半導体構成体および前記第１の絶縁シート上に設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記第２の絶縁シートの上面は平坦であることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記第２の絶縁シートは前記半導体構成体上に設けられ、前記第１の絶縁シートは前記半導体構成体および前記第２の絶縁シートの側方に設けられていることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記第１および第２の絶縁シートの上面は平坦であることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記第１の絶縁シートは繊維に熱硬化性樹脂が含浸された材料からなることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とするものである。
請求項１０に記載の発明は、請求項９に記載の発明において、前記最上層の上層再配線の接続パッド部上に突起電極が設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項１に記載の発明において、少なくとも前記第１の絶縁シートの下面に下層再配線が設けられ、前記上層再配線のうちの最下層の上層再配線と前記下層再配線とは少なくとも前記第１の絶縁シート内に設けられた上下導通部を介して接続されていることを特徴とするものである。
請求項１２に記載の発明は、ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体をフェースダウン状態で相互に離間させて配置し、且つ、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁シートを配置する工程と、前記絶縁シートを加熱加圧して、前記半導体構成体間に前記絶縁シートを溶融し、固化する工程と、前記ベース板を除去する工程と、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁シート上に対応して配置されるように形成する工程と、前記半導体構成体間における前記絶縁シートを切断して前記最上層の上層再配線の接続パッド部が前記絶縁シート上に配置された半導体装置を複数個得る工程とを有することを特徴とするものである。請求項１３に記載の発明は、請求項１２に記載の発明において、前記絶縁シートを配置する工程は、少なくとも前記半導体構成体の面積を有する他の絶縁シートを前記半導体構成体と前記ベース板間に介在して前記半導体構成体を前記ベース板上に配置する工程を含むことを特徴とするものである。
請求項１４に記載の発明は、請求項１２に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項１５に記載の発明は、請求項１２に記載の発明において、前記絶縁シートの切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１６に記載の発明は、請求項１２に記載の発明において、前記加熱加圧処理は、加圧制限面を設けて行なうことを特徴とするものである。
請求項１７に記載の発明は、請求項１２に記載の発明において、前記絶縁シートの開口部のサイズは前記半導体構成体のサイズよりもやや大きくなっていることを特徴とするものである。
請求項１８に記載の発明は、請求項１７に記載の発明において、前記ベース板上に配置する前記絶縁シートの厚さは前記半導体構成体の厚さよりも厚いものであることを特徴とするものである。
請求項１９に記載の発明は、請求項１２に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂を含浸された材料からなることを特徴とするものである。
請求項２０に記載の発明は、請求項１２に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項２１に記載の発明は、請求項２０に記載の発明において、前記最上層の上層再配線の接続パッド部上に突起電極を形成する工程を有することを特徴とするものである。
請求項２２に記載の発明は、請求項１２に記載の発明において、前記上層再配線形成工程前に、少なくとも前記絶縁シートに貫通孔を形成し、少なくとも前記絶縁シートの下面に下層再配線を形成し、さらに前記貫通孔内に前記上層再配線と前記下層再配線とを接続する上下導通部を形成する工程を有することを特徴とするものである。
請求項２３に記載の発明は、請求項１２に記載の発明において、前記上層再配線形成工程前に、少なくとも前記絶縁シートの下面に金属箔を設け、少なくとも前記絶縁シートに貫通孔を形成し、該貫通孔内に上下導通部を前記金属箔に接続させて形成し、前記上層再配線形成工程で前記上層再配線を形成するとともに少なくとも前記絶縁シートの下面に下層再配線を前記上下導通部を介して前記上層再配線に接続させて形成する工程を有することを特徴とするものである。
請求項２４に記載の発明は、請求項２２または２３に記載の発明において、前記下層再配線を覆う絶縁層を形成する工程を有することを特徴とするものである。
そして、この発明によれば、半導体構成体の側方に設けられた第１の絶縁シート上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、ソルダーレジスト等からなる平面矩形形状の絶縁層１を備えている。絶縁層１は、後述するシリコン基板の下面を保護するためのものである。
【０００８】
絶縁層１の上面中央部には、絶縁層１のサイズよりもやや小さいサイズの平面矩形形状の半導体構成体２の下面が接合されている。この場合、半導体構成体２は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成を説明する。
【０００９】
半導体構成体２はシリコン基板（半導体基板）３を備えており、絶縁層１上に接合されている。シリコン基板３の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド（外部接続用電極）４が集積回路に接続されて設けられている。接続パッド４の中央部を除くシリコン基板３の上面には酸化シリコン等からなる絶縁膜５が設けられ、接続パッド４の中央部は絶縁膜５に設けられた開口部６を介して露出されている。
【００１０】
シリコン基板３上に設けられた絶縁膜５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）７が設けられている。この場合、絶縁膜５の開口部６に対応する部分における保護膜７には開口部８が設けられている。両開口部６、８を介して露出された接続パッド４の上面から保護膜７の上面の所定の箇所にかけて銅等からなる再配線９が設けられている。
【００１１】
再配線９の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１０が設けられている。再配線９を含む保護膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１１がその上面が柱状電極１０の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板３、接続パッド４、絶縁膜５を含み、さらに、保護膜７、再配線９、柱状電極１０、封止膜１１を含んで構成されている。
【００１２】
半導体構成体２の周囲における絶縁層１の上面には矩形枠状の第１の絶縁材（絶縁シート）１２がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。半導体構成体２および第１の絶縁材１２の上面には第２の絶縁材（絶縁シート）１３がその上面を平坦とされて設けられている。
【００１３】
第１の絶縁材１２は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものである。また、第２の絶縁材１３は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
【００１４】
柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３には開口部１４が設けられている。開口部１４を介して露出された柱状電極１０の上面から第２の絶縁材１３の上面の所定の箇所にかけて銅等からなる上層再配線１５が設けられている。
【００１５】
上層再配線１５を含む第２の絶縁材１３の上面にはソルダーレジスト等からなる上層絶縁膜１６が設けられている。上層再配線１５の接続パッド部に対応する部分における上層絶縁膜１６には開口部１７が設けられている。開口部１７内およびその上方には半田ボールからなる突起電極１８が上層再配線１５の接続パッド部に接続されて設けられている。複数の突起電極１８は、上層絶縁膜１６上にマトリクス状に配置されている。
【００１６】
ところで、絶縁層１のサイズを半導体構成体２のサイズよりもやや大きくしているのは、シリコン基板３上の接続パッド４の数の増加に応じて、突起電極１８の配置領域を半導体構成体２のサイズよりもやや大きくし、これにより、上層再配線１５の接続パッド部（上層絶縁膜１６の開口部１７内の部分）のサイズおよびピッチを柱状電極１０のサイズおよびピッチよりも大きくするためである。
【００１７】
このため、マトリクス状に配置された上層再配線１５の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の周側面の外側に設けられた第１の絶縁材１２に対応する領域上にも配置されている。つまり、マトリクス状に配置された突起電極１８のうち、少なくとも最外周の突起電極１８は半導体構成体２よりも外側に位置する周囲に配置されている。
【００１８】
このように、この半導体装置では、シリコン基板３上に、接続パッド４、絶縁膜５を有するのみでなく、保護膜７、再配線９、柱状電極１０、封止膜１１等をも形成した半導体構成体２の周囲およびそれらの上面に第１および第２の絶縁材１２、１３を設け、第２の絶縁材１３の上面に、該第２の絶縁材１３に形成された開口部１４を介して柱状電極１０に接続される上層再配線１５を設ける構成を特徴としている。
【００１９】
この場合、第２の絶縁材１３の上面が平坦であることにより、後述する如く、以降の工程で形成する上層再配線１５や突起電極１８の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる。
【００２０】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）３上にアルミニウム系金属等からなる接続パッド４、酸化シリコン等からなる絶縁膜５およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜７が設けられ、接続パッド４の中央部が絶縁膜５および保護膜７に形成された開口部６、８を介して露出されたものを用意する。
上記において、ウエハ状態のシリコン基板３には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド４は、それぞれ、対応する領域に形成された集積回路に電気的に接続されているものである。
【００２１】
次に、図３に示すように、両開口部６、８を介して露出された接続パッド４の上面を含む保護膜７の上面全体に下地絶縁層９ａを形成する。この場合、下地絶縁層９ａは、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層再配線１５の下地金属層の場合も同様である。
【００２２】
次に、下地絶縁層９ａの上面にメッキレジスト膜２１をパターン形成する。この場合、再配線９形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、下地絶縁層９ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２１の開口部２２内の下地絶縁層９ａの上面に上層絶縁層９ｂを形成する。次に、メッキレジスト膜２１を剥離する。
【００２３】
次に、図４に示すように、上層絶縁層９ｂを含む下地絶縁層９ａの上面にメッキレジスト膜２３をパターン形成する。この場合、柱状電極１０形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地絶縁層９ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の上層絶縁層９ｂの接続パッド部上面に柱状電極１０を形成する。
【００２４】
次に、メッキレジスト膜２３を剥離し、次いで、柱状電極１０および上層絶縁層９ｂをマスクとして下地絶縁層９ａの不要な部分をエッチングして除去すると、図５に示すように、上層絶縁層９ｂ下にのみ下地絶縁層９ａが残存され、この残存された下地絶縁層９ａおよびその上面全体に形成された上層絶縁層９ｂにより再配線９が形成される。
【００２５】
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１０および再配線９を含む保護膜７の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１１をその厚さが柱状電極１０の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１０の上面は封止膜１１によって覆われている。次に、封止膜１１および柱状電極１０の上面側を適宜に研磨し、図７に示すように、柱状電極１０の上面を露出させ、且つ、この露出された柱状電極１０の上面を含む封止膜１１の上面を平坦化する。次に、図８に示すように、ダイシング工程を経ると、図１に示す半導体構成体２が複数個得られる。
【００２６】
ここで、柱状電極１０の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１０の高さにばらつきがあるため、このばらつきを解消して、柱状電極１０の高さを均一にするためである。また、この場合、軟質の銅からなる柱状電極１０とエポキシ系樹脂等からなる封止膜１１とを同時に研磨するため、適宜な粗さの砥石を備えたグラインダーを用いている。
【００２７】
次に、以上のようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図９に示すように、図１に示す半導体装置の複数個分に対応する大きさで、限定する意味ではないが、平面形状が長方形、好ましくは、ほぼ正方形のアルミニウム等の金属からなるベース板３１を用意する。なお、ベース板３１は、ガラス、セラミックス、樹脂等の絶縁材であってもよい。
【００２８】
次に、ベース板３１の上面全体にシート状の一の絶縁材材料１３ａを貼り付ける。この場合、一の絶縁材材料１３ａは、限定する意味ではないが、ビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。しかしながら、一の絶縁材材料１３ａとして、上述のプリプレグ材、またはフィラーが混入されない、熱硬化性樹脂のみからなる材料を用いることもできる。そして、熱硬化性樹脂を加熱加圧により半硬化状態にして、ベース板３１の上面全体にシート状の一の絶縁材材料１３ａを貼り付ける。
【００２９】
次に、一の絶縁材材料１３ａの上面の所定の複数箇所に、それぞれ、図８に示す半導体構成体２の上下を反転してフェースダウンとした状態で配置する。次に、半導体構成体２を加熱加圧して、一の絶縁材材料１３ａ中の熱硬化性樹脂を仮硬化させ、一の絶縁材材料１３ａの下面をベース板３１の上面に仮固着する。
【００３０】
次に、半導体構成体２間および最外周に配置された半導体構成体２の外側における一の絶縁材材料１３ａの上面に格子状でシート状の２枚の他の絶縁材材料１２ａ、１２ｂを位置決めしながら積層して配置する。格子状の他の絶縁材材料１２ａ、１２ｂは、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、型抜き加工やエッチング等により複数の矩形形状の開口部３２を形成することにより得られる。
【００３１】
この場合、他の絶縁材材料１２ａ、１２ｂは、平坦性を得るためにシート状であることが必要であるが、材料は、必ずしもプリプレグ材に限られるものではなく、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものでもよい。
【００３２】
ここで、他の絶縁材材料１２ａ、１２ｂの開口部３２のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、他の絶縁材材料１２ａ、１２ｂと半導体構成体２との間には隙間３３が形成されている。この隙間３３の間隔は、一例として、０．２ｍｍ程度である。また、他の絶縁材材料１２ａ、１２ｂの合計厚さは、半導体構成体２の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間３３を十分に埋めることができる程度の厚さとなっている。
【００３３】
この場合、他の絶縁材材料１２ａ、１２ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、他の絶縁材材料は、上記の如く、２層であってもよいが、１層または３層以上であってもよい。なお、一の絶縁材材料１３ａの厚さは、図１において、半導体構成体２上に形成すべき第２の絶縁材１３の厚さに対応する厚さまたはそれよりもやや厚い厚さとなっている。
【００３４】
次に、図１０に示す一対の加熱加圧板３４、３５を用いて一の絶縁材材料１３ａおよび他の絶縁材材料１２ａ、１２ｂを加熱加圧する。すると、他の絶縁材材料１２ａ、１２ｂ中の溶融された熱硬化性樹脂が押し出されて、図９に示す、他の絶縁材材料１２ａ、１２ｂと半導体構成体２との間の隙間３３に充填され、その後の冷却により各半導体構成体２に固着した状態で固化する。かくして、図１０に示すように、ベース板３１の上面に補強材を含む熱硬化性樹脂からなる第２の絶縁材１３が固着されて形成されるとともに、第２の絶縁材１３の上面に各半導体構成体２が固着され、さらに第２の絶縁材１３の上面に補強材を含む熱硬化性樹脂からなる第１の絶縁材１２が固着されて形成される。
【００３５】
この場合、図７に示すように、ウエハ状態において、半導体構成体２の柱状電極１０の高さは均一とされ、且つ、柱状電極１０の上面を含む封止膜１１の上面は平坦化されているため、図１０に示す状態において、複数の半導体構成体２の各厚さは同じである。
【００３６】
そこで、図１０に示す状態において、半導体構成体２の上面よりも補強材（例えば、シリカフィラー）の直径だけ高い仮想面を加圧制限面として加熱加圧を行なうと、半導体構成体２下における第２の絶縁材１３の厚さはその中の補強材（例えば、シリカフィラー）の直径と同じとなる。また、一対の加熱加圧板３４、３５を備えたプレス装置として、オープンエンド型（開放型）の平面プレス装置を用いると、絶縁材材料１２ａ、１２ｂ、１３ａ中の余分の熱硬化性樹脂は一対の加熱加圧板３４、３５の外側に押し出される。
【００３７】
この結果、第１の絶縁材１２の上面は半導体構成体２の上面と面一となる。また、第２の絶縁材１３の下面は、下側の加熱加圧板３４の上面によって規制されるため、平坦面となる。したがって、第１の絶縁材１２の上面および第２の絶縁材１３の下面を平坦化するための研磨工程は不要である。このため、ベース板３１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体２に対して第１および第２の絶縁材１２、１３の平坦化を一括して簡単に行なうことができる。
【００３８】
さらに、第１および第２の絶縁材１２、１３は、熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっているので、熱硬化性樹脂のみからなる場合と比較して、熱硬化性樹脂の硬化時の収縮による応力を小さくすることができ、ひいてはベース板３１が反りにくいようにすることができる。
【００３９】
なお、図１０に示す製造工程において、上面側からは加圧のみとし、加熱はベース板３１の下面側をヒーター等で行なうというように、加熱と加圧は別々の手段で行ってもよいし、加圧と加熱とを別の工程で行なうようにすることもできる。
【００４０】
さて、図１０に示す製造工程が終了すると、半導体構成体２と第１、第２の絶縁材１２、１３とは一体化されるため、これらのみで必要な強度を維持することができる。そこで、次に、ベース板３１を研磨やエッチング等により除去する。
これは、後述するダイシングでの負荷を軽減するためと、製品としての半導体装置の厚さを薄くするためである。
【００４１】
次に、図１０に示す半導体構成体２と第１、第２の絶縁材１２、１３とが一体化されたものの上下を反転してフェースアップ状態として、図１１に示すように、レーザビームを照射するレーザ加工により、柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３に開口部１４を形成する。次に、必要に応じて、開口部１４内等に発生したエポキシスミア等をデスミア処理により除去する。
【００４２】
次に、図１２に示すように、開口部１４を介して露出された柱状電極１０の上面を含む第２の絶縁材１３の上面全体に上層再配線形成用層１５ａを形成する。
この場合、上層再配線形成用層１５ａは、例えば無電解メッキによる銅からなる下地金属層と、該下地金属層をメッキ電流路として銅の電解メッキを行なうことにより、該下地金属層の上面に形成された上層金属層とからなっている。
【００４３】
次に、上層再配線形成用層１５ａをフォトリソグラフィ法によりパターニングすると、図１３に示すように、第２の絶縁材１３の上面の所定の箇所に上層再配線１５が形成される。この状態では、上層再配線１５は第１の絶縁材１２の開口部１４を介して柱状電極１０の上面に接続されている。
【００４４】
次に、図１４に示すように、スクリーン印刷法やスピンコーティング法等により、上層再配線１５を含む第２の絶縁材１３の上面全体にソルダーレジストからなる上層絶縁膜１６を形成する。この場合、上層再配線１５の接続パッド部に対応する部分における上層絶縁膜１６には開口部１７が形成されている。また、シリコン基板３および第１の絶縁材１２の下面にスピンコーティング法等によりソルダーレジストからなる絶縁層１を形成する。次に、開口部１７内およびその上方に突起電極１８を上層再配線１５の接続パッド部に接続させて形成する。
【００４５】
次に、図１５に示すように、互いに隣接する半導体構成体２間において、上層絶縁膜１６、第１、第２の絶縁材１２、１３および絶縁層１を切断すると、図１に示す半導体装置が複数個得られる。
【００４６】
このようにして得られた半導体装置では、半導体構成体２の柱状電極１０に接続される上層再配線１５を無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、半導体構成体２の柱状電極１０と上層再配線１５との間の導電接続を確実とすることができる。
【００４７】
また、上記製造方法では、ベース板３１上に配置された一の絶縁材材料１３ａ上に複数の半導体構成体２を配置し、複数の半導体構成体２に対して第１、第２の絶縁材１２、１３の形成を一括して行い、次いでベース板３１を除去し、複数の半導体構成体２に対して上層再配線１５、上層絶縁膜１６および突起電極１８の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
【００４８】
また、図１０に示す製造工程以降では、ベース板３１を除去しても、第１、第２の絶縁材１２、１３と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、上記製造方法では、図９に示すように、半導体構成体２をベース板３１上に一の絶縁材材料１３ａを介して固着しているので、それ専用の接着剤を必要とせず、またベース板３１を除去するとき、ベース板３１のみを除去すればよく、これによっても製造工程を簡略化することができる。
【００４９】
なお、上記実施形態においては、突起電極１８を、半導体構成体２上およびその周囲の第１の絶縁材１２上の全面に対応してマトリクス状に配列されるよう設けているが、突起電極１８を半導体構成体２の周囲の第１の絶縁材１２上に対応する領域上にのみ設けるようにしてもよい。その場合、突起電極１８を半導体構成体２の全周囲ではなく、半導体構成体２の４辺の中、１〜３辺の側方のみに設けてもよい。また、このような場合には、第１の絶縁材１２を矩形枠状のものとする必要はなく、突起電極１８を設ける辺の側方のみに配置されるようにしてもよい。
【００５０】
（第２実施形態）
図１６はこの発明の第２実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、絶縁層１を備えていないことである。
【００５１】
この第２実施形態の半導体装置を製造する場合には、図１４に示す製造工程において、シリコン基板３および第１の絶縁材１２の下面に絶縁層１を形成せず、突起電極１８を形成した後に、互いに隣接する半導体構成体２間において、上層絶縁膜１６および第１、第２の絶縁材１２、１３を切断すると、図１６に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、絶縁層１を備えていないので、その分だけ、薄型化することができる。
【００５２】
（第３実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示したものである。この半導体装置は、例えば、図１６に示された状態において、シリコン基板３および第１の絶縁材１２の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６および第１、第２の絶縁材１２、１３を切断すると、得られるものであり、このようにして得られた半導体装置では、さらに薄型化することができる。
【００５３】
なお、突起電極１８を形成する前に、絶縁層１を研磨やエッチング等により除去し（必要に応じてさらにシリコン基板３および第１の絶縁材１２の下面側を適宜に研磨し）、次いで突起電極１８を形成し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６および第１の絶縁材１２を切断するようにしてもよい。
【００５４】
（第４実施形態）
図１８はこの発明の第４実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板３および第１の絶縁材１２の下面に接着層３６を介して金属層３７が接着されていることである。金属層３７は、厚さ数十μｍの銅箔等からなり、帯電を防止したり、シリコン基板３の集積回路への光の照射を防止したりするためのものである。
【００５５】
この第４実施形態の半導体装置を製造する場合には、例えば、図１４に示す製造工程において、シリコン基板３および第１の絶縁材１２の下面に絶縁層１を形成せず、突起電極１８を形成した後にまたは形成する前に、シリコン基板３および第１の絶縁材１２の下面に接着層３６を介して金属層３７を接着し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６、第１、第２の絶縁材１２、１３、接着層３６および金属層３７を切断すると、図１８に示す半導体装置が複数個得られる。この場合、シリコン基板３および第１の絶縁材１２の下面側を適宜に研磨するようにしてもよい。
【００５６】
（第５実施形態）
図１９はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２の上面に第２の絶縁材１３が設けられ、半導体構成体２および第２の絶縁材１３の周囲における絶縁層１の上面に第１の絶縁材１２が設けられていることである。
【００５７】
この第５実施形態の半導体装置を製造する場合には、図７に示す製造工程後に、図２０に示すように、柱状電極１０の上面を含む封止膜１１の上面全体にシー
ト状の一の絶縁材材料１３ａを貼り付ける。
【００５８】
次に、図２１に示すように、ダイシング工程を経ると、半導体構成体２が複数個得られる。ただし、この場合、半導体構成体２の柱状電極１０の上面を含む封止膜１１の上面にはシート状の一の絶縁材材料１３ａが貼り付けられている。このようにして得られた半導体構成体２では、その上面にシート状の一の絶縁材材料１３ａを有するため、ダイシング工程後に各半導体構成体２の上面にシート状の一の絶縁材材料１３ａをそれぞれ貼り付けるといった極めて面倒な作業が不要となる。
【００５９】
次に、図２２に示すように、ベース板３１の上面の所定の複数箇所に、それぞれ、図２１に示す半導体構成体２の上下を反転してフェースダウンとした状態で、その下面に貼り付けられた一の絶縁材材料１３ａをその適度の粘性を利用して貼り付ける。次に、加熱加圧により、一の絶縁材材料１３ａ中の熱硬化性樹脂を仮硬化させ、一の絶縁材材料１３ａの下面をベース板３１の上面に仮固着するとともに、半導体構成体２の下面を一の絶縁材材料１３ａの上面に仮固着する。次に、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板３１の上面に、開口部３２を有する格子状でシート状の２枚の他の絶縁材材料１２ａ、１２ｂを位置決めしながら積層して配置する。
【００６０】
この場合も、他の絶縁材材料１２ａ、１２ｂの開口部３２のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、他の絶縁材材料１２ａ、１２ｂと一の絶縁材材料１３ａを含む半導体構成体２との間には隙間３３が形成されている。この隙間３３の間隔は、一例として、０．２ｍｍ程度である。また、他の絶縁材材料１２ａ、１２ｂの合計厚さは、一の絶縁材材料１３ａを含む半導体構成体２の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間３３を十分に埋めることができる程度の厚さとなっている。
【００６１】
次に、図２３に示す一対の加熱加圧板３４、３５を用いて一の絶縁材材料１３ａおよび他の絶縁材材料１２ａ、１２ｂを加熱加圧する。すると、他の絶縁材材料１２ａ、１２ｂ中の溶融された熱硬化性樹脂が押し出されて、図２２に示す、他の絶縁材材料１２ａ、１２ｂと一の絶縁材材料１３ａを含む半導体構成体２との間の隙間３３に充填され、その後の冷却により各半導体構成体２および各半導体構成体２間のベース板３１に固着した状態で固化する。
【００６２】
かくして、図２３に示すように、ベース板３１の上面の所定の複数箇所に補強材を含む熱硬化性樹脂からなる第２の絶縁材１３が固着して形成されるとともに、各第２の絶縁材１３の上面に各半導体構成体２が固着され、さらに半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板３１の上面に補強材を含む熱硬化性樹脂からなる第１の絶縁材１２が固着して形成される。以下、上記第１実施形態の場合と同様の製造工程を経ると、図１９に示す半導体装置が得られる。
【００６３】
（第６実施形態）
図２４はこの発明の第６実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と大きく異なる点は、シリコン基板３および第１の絶縁材１２の下面に下層再配線４１が形成され、この下層再配線４１と上層再配線１５とが半導体構成体２の周囲に設けられた第１、第２の絶縁材１２、１３の所定の箇所に形成された貫通孔４２の内壁面に形成された上下導通部４３を介して接続されていることである。
【００６４】
この第６実施形態の半導体装置を製造する場合には、例えば、図１０に示すような製造工程後に、まず、ベース板３１を研磨やエッチング等により除去する。次に、図２５に示すように、レーザ加工により、柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３に開口部１４を形成するとともに、半導体構成体２の周囲に設けられた第１、第２の絶縁材１２、１３の所定の箇所に貫通孔４２を形成する。
【００６５】
次に、図２６に示すように、銅の無電解メッキおよび銅の電解メッキを連続して行なうことにより、開口部１４を介して露出された柱状電極１０の上面を含む第２の絶縁材１３の上面全体に上層再配線形成用層１５ａを形成し、またシリコン基板３および第１の絶縁材１２の下面全体に下層再配線形成用層４１ａを形成し、さらに貫通孔４２の内壁面に上下導通部４３を形成する。
【００６６】
次に、上層再配線形成用層１５ａおよび下層再配線形成用層４１ａをフォトリソグラフィ法によりパターニングすると、例えば、図２４に示すように、第２の絶縁材１３の上面に上層再配線１５が形成され、またシリコン基板３および第１の絶縁材１２の下面に下層再配線４１が形成され、さらに貫通孔４２の内壁面に上下導通部４３が残存される。
【００６７】
次に、図２４を参照して説明すると、上層再配線１５を含む第２の絶縁材１３の上面に開口部１７を有するソルダーレジストからなる上層絶縁膜１６を形成するとともに、下層再配線４１を含むシリコン基板３および第１の絶縁材１２の下面全体にソルダーレジストからなる下層絶縁膜４４を形成する。この場合、上下導通部４３の内部にはソルダーレジストが充填される。次に、突起電極１８を形成し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６、第１、第２の絶縁材１２、１３および下層絶縁膜４４を切断すると、図２４に示す半導体装置が複数個得られる。
【００６８】
（第７実施形態）
図２７はこの発明の第７実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図２４に示す半導体装置と大きく異なる点は、下層再配線４１が銅箔４１ａとその下面に設けられた銅層４１ｂとによって形成され、また貫通孔４２内に上下導通部４３が隙間無く形成されていることである。
【００６９】
この第７実施形態の半導体装置を製造する場合には、例えば、図１０に示すような製造工程後に、まず、ベース板３１を研磨やエッチング等により除去する。
次に、図２８に示すように、シリコン基板３および第１の絶縁材１２の下面全体に接着層４５を介して銅箔４１ａを接着する。
【００７０】
次に、図２９に示すように、レーザ加工により、柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３に開口部１４を形成するとともに、半導体構成体２の周囲に設けられた第１、第２の絶縁材１２、１３および接着層４５の所定の箇所に貫通孔４２を形成する。この状態では、貫通孔４２の下面側は銅箔４１ａによって覆われている。
【００７１】
次に、図３０に示すように、銅箔４１ａをメッキ電流路として銅の電解メッキを行なうことにより、貫通孔４２内の銅箔４１ａの上面に上下導通部４３を形成する。この場合、上下導通部４３の上面は貫通孔４２の上面とほぼ同じかそれよりもやや低い位置となるようにするのが好ましい。
【００７２】
次に、図３１に示すように、銅の無電解メッキおよび銅の電解メッキを連続して行なうことにより、開口部１４を介して露出された柱状電極１０の上面および貫通孔４３内の上下導通部４３の上面を含む第２の絶縁材１３の上面全体に上層再配線形成用層１５ａを形成し、また銅箔４１ａの下面全体に下層再配線形成用層４１ｂを形成する。以下、上記第８実施形態の場合と同様の製造工程を経ると、図２７に示す半導体装置が複数個得られる。
【００７３】
（第８実施形態）
上記実施形態では、例えば、図１に示すように、第２の絶縁材１３上に上層再配線１５および上層絶縁膜１６をそれぞれ１層ずつ形成した場合について説明したが、これに限らず、それぞれ２層ずつ以上としてもよく、例えば、図３２に示すこの発明の第８実施形態のように、それぞれ２層ずつとしてもよい。
【００７４】
すなわち、この半導体装置では、第２の絶縁材１３の上面に第１の上層再配線５１が第２の絶縁材１３に形成された開口部１４を介して柱状電極１０の上面に接続されて形成されている。第１の上層再配線５１を含む第２の絶縁材１３の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第１の上層絶縁膜５２が設けられている。第１の上層絶縁膜５２の上面には第２の上層再配線５４が第１の上層絶縁膜５２に形成された開口部５３を介して第１の上層再配線５１の接続パッド部上面に接続されて形成されている。
【００７５】
第２の上層再配線５４を含む第１の上層絶縁膜５２の上面にはソルダーレジスト等からなる第２の上層絶縁膜５５が設けられている。第２の上層再配線５４の接続パッド部に対応する部分における第２の上層絶縁膜５５には開口部５６が設けられている。開口部５６内およびその上方には突起電極１８が第２の上層再配線５４の接続パッド部に接続されて設けられている。
【００７６】
（第９実施形態）
例えば、図１５に示す場合には、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、例えば、図３４に示すこの発明の第９実施形態のように、３個の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体２は同種、異種のいずれであってもよい。
【００７７】
なお、上記各実施形態において、半導体構成体２は、外部接続用電極として、接続パッド４の他に、再配線９、柱状電極１０を有するものとしたが、本発明は、半導体構成体２の外部接続用電極として接続パッド４のみを有するもの、或いは接続パッド４、および接続パッド部を有する再配線９を有するものに適用することが可能である。
【００７８】
【発明の効果】
以上説明したように、この発明によれば、半導体構成体の側方に設けられた第１の絶縁材上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】この発明の第２実施形態としての半導体装置の断面図。
【図１７】この発明の第３実施形態としての半導体装置の断面図。
【図１８】この発明の第４実施形態としての半導体装置の断面図。
【図１９】この発明の第５実施形態としての半導体装置の断面図。
【図２０】図１９に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２１】図２０に続く製造工程の断面図。
【図２２】図２１に続く製造工程の断面図。
【図２３】図２２に続く製造工程の断面図。
【図２４】この発明の第６実施形態としての半導体装置の断面図。
【図２５】図２４に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２６】図２５に続く製造工程の断面図。
【図２７】この発明の第７実施形態としての半導体装置の断面図。
【図２８】図２７に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２９】図２８に続く製造工程の断面図。
【図３０】図２９に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図３１】図３０に続く製造工程の断面図。
【図３２】この発明の第８実施形態としての半導体装置の断面図。
【図３３】この発明の第９実施形態としての半導体装置の断面図。
【符号の説明】
１ 絶縁層
２ 半導体構成体
３ シリコン基板
４ 接続パッド
９ 再配線
１０ 柱状電極
１１ 封止膜
１２ 第１の絶縁材（絶縁シート）
１３ 第２の絶縁材（絶縁シート）
１５ 上層再配線
１６ 上層絶縁膜
１８ 突起電極
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、再配線、外部接続用電極、および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１６８１２８号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
【０００５】
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、少なくとも前記半導体構成体の側方に設けられた第１の絶縁シートと、少なくとも前記半導体構成体上に設けられた第２の絶縁シートと、前記半導体構成体の外部接続用電極に接続されて設けられ且つ接続パッド部を有する少なくとも１層の上層再配線とを備え、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記第１の絶縁シート上に対応して配置されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記半導体構成体を複数個備えていることを特徴とする半導体装置。
請求項３に記載の発明は、請求項１に記載の発明において、前記第１の絶縁シートは前記半導体構成体の側方に設けられ、前記第２の絶縁シートは前記半導体構成体および前記第１の絶縁シート上に設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記第２の絶縁シートの上面は平坦であることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記第２の絶縁シートは前記半導体構成体上に設けられ、前記第１の絶縁シートは前記半導体構成体および前記第２の絶縁シートの側方に設けられていることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記第１および第２の絶縁シートの上面は平坦であることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記第１の絶縁シートは繊維に熱硬化性樹脂が含浸された材料からなることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とするものである。
請求項１０に記載の発明は、請求項９に記載の発明において、前記最上層の上層再配線の接続パッド部上に突起電極が設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項１に記載の発明において、少なくとも前記第１の絶縁シートの下面に下層再配線が設けられ、前記上層再配線のうちの最下層の上層再配線と前記下層再配線とは少なくとも前記第１の絶縁シート内に設けられた上下導通部を介して接続されていることを特徴とするものである。
請求項１２に記載の発明は、ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体をフェースダウン状態で相互に離間させて配置し、且つ、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁シートを配置する工程と、前記絶縁シートを加熱加圧して、前記半導体構成体間に前記絶縁シートを溶融し、固化する工程と、前記ベース板を除去する工程と、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁シート上に対応して配置されるように形成する工程と、前記半導体構成体間における前記絶縁シートを切断して前記最上層の上層再配線の接続パッド部が前記絶縁シート上に配置された半導体装置を複数個得る工程とを有することを特徴とするものである。請求項１３に記載の発明は、請求項１２に記載の発明において、前記絶縁シートを配置する工程は、少なくとも前記半導体構成体の面積を有する他の絶縁シートを前記半導体構成体と前記ベース板間に介在して前記半導体構成体を前記ベース板上に配置する工程を含むことを特徴とするものである。
請求項１４に記載の発明は、請求項１２に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項１５に記載の発明は、請求項１２に記載の発明において、前記絶縁シートの切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１６に記載の発明は、請求項１２に記載の発明において、前記加熱加圧処理は、加圧制限面を設けて行なうことを特徴とするものである。
請求項１７に記載の発明は、請求項１２に記載の発明において、前記絶縁シートの開口部のサイズは前記半導体構成体のサイズよりもやや大きくなっていることを特徴とするものである。
請求項１８に記載の発明は、請求項１７に記載の発明において、前記ベース板上に配置する前記絶縁シートの厚さは前記半導体構成体の厚さよりも厚いものであることを特徴とするものである。
請求項１９に記載の発明は、請求項１２に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂を含浸された材料からなることを特徴とするものである。
請求項２０に記載の発明は、請求項１２に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項２１に記載の発明は、請求項２０に記載の発明において、前記最上層の上層再配線の接続パッド部上に突起電極を形成する工程を有することを特徴とするものである。
請求項２２に記載の発明は、請求項１２に記載の発明において、前記上層再配線形成工程前に、少なくとも前記絶縁シートに貫通孔を形成し、少なくとも前記絶縁シートの下面に下層再配線を形成し、さらに前記貫通孔内に前記上層再配線と前記下層再配線とを接続する上下導通部を形成する工程を有することを特徴とするものである。
請求項２３に記載の発明は、請求項１２に記載の発明において、前記上層再配線形成工程前に、少なくとも前記絶縁シートの下面に金属箔を設け、少なくとも前記絶縁シートに貫通孔を形成し、該貫通孔内に上下導通部を前記金属箔に接続させて形成し、前記上層再配線形成工程で前記上層再配線を形成するとともに少なくとも前記絶縁シートの下面に下層再配線を前記上下導通部を介して前記上層再配線に接続させて形成する工程を有することを特徴とするものである。
請求項２４に記載の発明は、請求項２２または２３に記載の発明において、前記下層再配線を覆う絶縁層を形成する工程を有することを特徴とするものである。
そして、この発明によれば、半導体構成体の側方に設けられた第１の絶縁シート上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、ソルダーレジスト等からなる平面矩形形状の絶縁層１を備えている。絶縁層１は、後述するシリコン基板の下面を保護するためのものである。
【０００８】
絶縁層１の上面中央部には、絶縁層１のサイズよりもやや小さいサイズの平面矩形形状の半導体構成体２の下面が接合されている。この場合、半導体構成体２は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成を説明する。
【０００９】
半導体構成体２はシリコン基板（半導体基板）３を備えており、絶縁層１上に接合されている。シリコン基板３の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド（外部接続用電極）４が集積回路に接続されて設けられている。接続パッド４の中央部を除くシリコン基板３の上面には酸化シリコン等からなる絶縁膜５が設けられ、接続パッド４の中央部は絶縁膜５に設けられた開口部６を介して露出されている。
【００１０】
シリコン基板３上に設けられた絶縁膜５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）７が設けられている。この場合、絶縁膜５の開口部６に対応する部分における保護膜７には開口部８が設けられている。両開口部６、８を介して露出された接続パッド４の上面から保護膜７の上面の所定の箇所にかけて銅等からなる再配線９が設けられている。
【００１１】
再配線９の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１０が設けられている。再配線９を含む保護膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１１がその上面が柱状電極１０の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板３、接続パッド４、絶縁膜５を含み、さらに、保護膜７、再配線９、柱状電極１０、封止膜１１を含んで構成されている。
【００１２】
半導体構成体２の周囲における絶縁層１の上面には矩形枠状の第１の絶縁材（絶縁シート）１２がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。半導体構成体２および第１の絶縁材１２の上面には第２の絶縁材（絶縁シート）１３がその上面を平坦とされて設けられている。
【００１３】
第１の絶縁材１２は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものである。また、第２の絶縁材１３は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
【００１４】
柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３には開口部１４が設けられている。開口部１４を介して露出された柱状電極１０の上面から第２の絶縁材１３の上面の所定の箇所にかけて銅等からなる上層再配線１５が設けられている。
【００１５】
上層再配線１５を含む第２の絶縁材１３の上面にはソルダーレジスト等からなる上層絶縁膜１６が設けられている。上層再配線１５の接続パッド部に対応する部分における上層絶縁膜１６には開口部１７が設けられている。開口部１７内およびその上方には半田ボールからなる突起電極１８が上層再配線１５の接続パッド部に接続されて設けられている。複数の突起電極１８は、上層絶縁膜１６上にマトリクス状に配置されている。
【００１６】
ところで、絶縁層１のサイズを半導体構成体２のサイズよりもやや大きくしているのは、シリコン基板３上の接続パッド４の数の増加に応じて、突起電極１８の配置領域を半導体構成体２のサイズよりもやや大きくし、これにより、上層再配線１５の接続パッド部（上層絶縁膜１６の開口部１７内の部分）のサイズおよびピッチを柱状電極１０のサイズおよびピッチよりも大きくするためである。
【００１７】
このため、マトリクス状に配置された上層再配線１５の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の周側面の外側に設けられた第１の絶縁材１２に対応する領域上にも配置されている。つまり、マトリクス状に配置された突起電極１８のうち、少なくとも最外周の突起電極１８は半導体構成体２よりも外側に位置する周囲に配置されている。
【００１８】
このように、この半導体装置では、シリコン基板３上に、接続パッド４、絶縁膜５を有するのみでなく、保護膜７、再配線９、柱状電極１０、封止膜１１等をも形成した半導体構成体２の周囲およびそれらの上面に第１および第２の絶縁材１２、１３を設け、第２の絶縁材１３の上面に、該第２の絶縁材１３に形成された開口部１４を介して柱状電極１０に接続される上層再配線１５を設ける構成を特徴としている。
【００１９】
この場合、第２の絶縁材１３の上面が平坦であることにより、後述する如く、以降の工程で形成する上層再配線１５や突起電極１８の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる。
【００２０】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）３上にアルミニウム系金属等からなる接続パッド４、酸化シリコン等からなる絶縁膜５およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜７が設けられ、接続パッド４の中央部が絶縁膜５および保護膜７に形成された開口部６、８を介して露出されたものを用意する。
上記において、ウエハ状態のシリコン基板３には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド４は、それぞれ、対応する領域に形成された集積回路に電気的に接続されているものである。
【００２１】
次に、図３に示すように、両開口部６、８を介して露出された接続パッド４の上面を含む保護膜７の上面全体に下地絶縁層９ａを形成する。この場合、下地絶縁層９ａは、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層再配線１５の下地金属層の場合も同様である。
【００２２】
次に、下地絶縁層９ａの上面にメッキレジスト膜２１をパターン形成する。この場合、再配線９形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、下地絶縁層９ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２１の開口部２２内の下地絶縁層９ａの上面に上層絶縁層９ｂを形成する。次に、メッキレジスト膜２１を剥離する。
【００２３】
次に、図４に示すように、上層絶縁層９ｂを含む下地絶縁層９ａの上面にメッキレジスト膜２３をパターン形成する。この場合、柱状電極１０形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地絶縁層９ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の上層絶縁層９ｂの接続パッド部上面に柱状電極１０を形成する。
【００２４】
次に、メッキレジスト膜２３を剥離し、次いで、柱状電極１０および上層絶縁層９ｂをマスクとして下地絶縁層９ａの不要な部分をエッチングして除去すると、図５に示すように、上層絶縁層９ｂ下にのみ下地絶縁層９ａが残存され、この残存された下地絶縁層９ａおよびその上面全体に形成された上層絶縁層９ｂにより再配線９が形成される。
【００２５】
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１０および再配線９を含む保護膜７の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１１をその厚さが柱状電極１０の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１０の上面は封止膜１１によって覆われている。次に、封止膜１１および柱状電極１０の上面側を適宜に研磨し、図７に示すように、柱状電極１０の上面を露出させ、且つ、この露出された柱状電極１０の上面を含む封止膜１１の上面を平坦化する。次に、図８に示すように、ダイシング工程を経ると、図１に示す半導体構成体２が複数個得られる。
【００２６】
ここで、柱状電極１０の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１０の高さにばらつきがあるため、このばらつきを解消して、柱状電極１０の高さを均一にするためである。また、この場合、軟質の銅からなる柱状電極１０とエポキシ系樹脂等からなる封止膜１１とを同時に研磨するため、適宜な粗さの砥石を備えたグラインダーを用いている。
【００２７】
次に、以上のようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図９に示すように、図１に示す半導体装置の複数個分に対応する大きさで、限定する意味ではないが、平面形状が長方形、好ましくは、ほぼ正方形のアルミニウム等の金属からなるベース板３１を用意する。なお、ベース板３１は、ガラス、セラミックス、樹脂等の絶縁材であってもよい。
【００２８】
次に、ベース板３１の上面全体にシート状の一の絶縁材材料１３ａを貼り付ける。この場合、一の絶縁材材料１３ａは、限定する意味ではないが、ビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。しかしながら、一の絶縁材材料１３ａとして、上述のプリプレグ材、またはフィラーが混入されない、熱硬化性樹脂のみからなる材料を用いることもできる。そして、熱硬化性樹脂を加熱加圧により半硬化状態にして、ベース板３１の上面全体にシート状の一の絶縁材材料１３ａを貼り付ける。
【００２９】
次に、一の絶縁材材料１３ａの上面の所定の複数箇所に、それぞれ、図８に示す半導体構成体２の上下を反転してフェースダウンとした状態で配置する。次に、半導体構成体２を加熱加圧して、一の絶縁材材料１３ａ中の熱硬化性樹脂を仮硬化させ、一の絶縁材材料１３ａの下面をベース板３１の上面に仮固着する。
【００３０】
次に、半導体構成体２間および最外周に配置された半導体構成体２の外側における一の絶縁材材料１３ａの上面に格子状でシート状の２枚の他の絶縁材材料１２ａ、１２ｂを位置決めしながら積層して配置する。格子状の他の絶縁材材料１２ａ、１２ｂは、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、型抜き加工やエッチング等により複数の矩形形状の開口部３２を形成することにより得られる。
【００３１】
この場合、他の絶縁材材料１２ａ、１２ｂは、平坦性を得るためにシート状であることが必要であるが、材料は、必ずしもプリプレグ材に限られるものではなく、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものでもよい。
【００３２】
ここで、他の絶縁材材料１２ａ、１２ｂの開口部３２のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、他の絶縁材材料１２ａ、１２ｂと半導体構成体２との間には隙間３３が形成されている。この隙間３３の間隔は、一例として、０．２ｍｍ程度である。また、他の絶縁材材料１２ａ、１２ｂの合計厚さは、半導体構成体２の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間３３を十分に埋めることができる程度の厚さとなっている。
【００３３】
この場合、他の絶縁材材料１２ａ、１２ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、他の絶縁材材料は、上記の如く、２層であってもよいが、１層または３層以上であってもよい。なお、一の絶縁材材料１３ａの厚さは、図１において、半導体構成体２上に形成すべき第２の絶縁材１３の厚さに対応する厚さまたはそれよりもやや厚い厚さとなっている。
【００３４】
次に、図１０に示す一対の加熱加圧板３４、３５を用いて一の絶縁材材料１３ａおよび他の絶縁材材料１２ａ、１２ｂを加熱加圧する。すると、他の絶縁材材料１２ａ、１２ｂ中の溶融された熱硬化性樹脂が押し出されて、図９に示す、他の絶縁材材料１２ａ、１２ｂと半導体構成体２との間の隙間３３に充填され、その後の冷却により各半導体構成体２に固着した状態で固化する。かくして、図１０に示すように、ベース板３１の上面に補強材を含む熱硬化性樹脂からなる第２の絶縁材１３が固着されて形成されるとともに、第２の絶縁材１３の上面に各半導体構成体２が固着され、さらに第２の絶縁材１３の上面に補強材を含む熱硬化性樹脂からなる第１の絶縁材１２が固着されて形成される。
【００３５】
この場合、図７に示すように、ウエハ状態において、半導体構成体２の柱状電極１０の高さは均一とされ、且つ、柱状電極１０の上面を含む封止膜１１の上面は平坦化されているため、図１０に示す状態において、複数の半導体構成体２の各厚さは同じである。
【００３６】
そこで、図１０に示す状態において、半導体構成体２の上面よりも補強材（例えば、シリカフィラー）の直径だけ高い仮想面を加圧制限面として加熱加圧を行なうと、半導体構成体２下における第２の絶縁材１３の厚さはその中の補強材（例えば、シリカフィラー）の直径と同じとなる。また、一対の加熱加圧板３４、３５を備えたプレス装置として、オープンエンド型（開放型）の平面プレス装置を用いると、絶縁材材料１２ａ、１２ｂ、１３ａ中の余分の熱硬化性樹脂は一対の加熱加圧板３４、３５の外側に押し出される。
【００３７】
この結果、第１の絶縁材１２の上面は半導体構成体２の上面と面一となる。また、第２の絶縁材１３の下面は、下側の加熱加圧板３４の上面によって規制されるため、平坦面となる。したがって、第１の絶縁材１２の上面および第２の絶縁材１３の下面を平坦化するための研磨工程は不要である。このため、ベース板３１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体２に対して第１および第２の絶縁材１２、１３の平坦化を一括して簡単に行なうことができる。
【００３８】
さらに、第１および第２の絶縁材１２、１３は、熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっているので、熱硬化性樹脂のみからなる場合と比較して、熱硬化性樹脂の硬化時の収縮による応力を小さくすることができ、ひいてはベース板３１が反りにくいようにすることができる。
【００３９】
なお、図１０に示す製造工程において、上面側からは加圧のみとし、加熱はベース板３１の下面側をヒーター等で行なうというように、加熱と加圧は別々の手段で行ってもよいし、加圧と加熱とを別の工程で行なうようにすることもできる。
【００４０】
さて、図１０に示す製造工程が終了すると、半導体構成体２と第１、第２の絶縁材１２、１３とは一体化されるため、これらのみで必要な強度を維持することができる。そこで、次に、ベース板３１を研磨やエッチング等により除去する。
これは、後述するダイシングでの負荷を軽減するためと、製品としての半導体装置の厚さを薄くするためである。
【００４１】
次に、図１０に示す半導体構成体２と第１、第２の絶縁材１２、１３とが一体化されたものの上下を反転してフェースアップ状態として、図１１に示すように、レーザビームを照射するレーザ加工により、柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３に開口部１４を形成する。次に、必要に応じて、開口部１４内等に発生したエポキシスミア等をデスミア処理により除去する。
【００４２】
次に、図１２に示すように、開口部１４を介して露出された柱状電極１０の上面を含む第２の絶縁材１３の上面全体に上層再配線形成用層１５ａを形成する。
この場合、上層再配線形成用層１５ａは、例えば無電解メッキによる銅からなる下地金属層と、該下地金属層をメッキ電流路として銅の電解メッキを行なうことにより、該下地金属層の上面に形成された上層金属層とからなっている。
【００４３】
次に、上層再配線形成用層１５ａをフォトリソグラフィ法によりパターニングすると、図１３に示すように、第２の絶縁材１３の上面の所定の箇所に上層再配線１５が形成される。この状態では、上層再配線１５は第１の絶縁材１２の開口部１４を介して柱状電極１０の上面に接続されている。
【００４４】
次に、図１４に示すように、スクリーン印刷法やスピンコーティング法等により、上層再配線１５を含む第２の絶縁材１３の上面全体にソルダーレジストからなる上層絶縁膜１６を形成する。この場合、上層再配線１５の接続パッド部に対応する部分における上層絶縁膜１６には開口部１７が形成されている。また、シリコン基板３および第１の絶縁材１２の下面にスピンコーティング法等によりソルダーレジストからなる絶縁層１を形成する。次に、開口部１７内およびその上方に突起電極１８を上層再配線１５の接続パッド部に接続させて形成する。
【００４５】
次に、図１５に示すように、互いに隣接する半導体構成体２間において、上層絶縁膜１６、第１、第２の絶縁材１２、１３および絶縁層１を切断すると、図１に示す半導体装置が複数個得られる。
【００４６】
このようにして得られた半導体装置では、半導体構成体２の柱状電極１０に接続される上層再配線１５を無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、半導体構成体２の柱状電極１０と上層再配線１５との間の導電接続を確実とすることができる。
【００４７】
また、上記製造方法では、ベース板３１上に配置された一の絶縁材材料１３ａ上に複数の半導体構成体２を配置し、複数の半導体構成体２に対して第１、第２の絶縁材１２、１３の形成を一括して行い、次いでベース板３１を除去し、複数の半導体構成体２に対して上層再配線１５、上層絶縁膜１６および突起電極１８の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
【００４８】
また、図１０に示す製造工程以降では、ベース板３１を除去しても、第１、第２の絶縁材１２、１３と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、上記製造方法では、図９に示すように、半導体構成体２をベース板３１上に一の絶縁材材料１３ａを介して固着しているので、それ専用の接着剤を必要とせず、またベース板３１を除去するとき、ベース板３１のみを除去すればよく、これによっても製造工程を簡略化することができる。
【００４９】
なお、上記実施形態においては、突起電極１８を、半導体構成体２上およびその周囲の第１の絶縁材１２上の全面に対応してマトリクス状に配列されるよう設けているが、突起電極１８を半導体構成体２の周囲の第１の絶縁材１２上に対応する領域上にのみ設けるようにしてもよい。その場合、突起電極１８を半導体構成体２の全周囲ではなく、半導体構成体２の４辺の中、１〜３辺の側方のみに設けてもよい。また、このような場合には、第１の絶縁材１２を矩形枠状のものとする必要はなく、突起電極１８を設ける辺の側方のみに配置されるようにしてもよい。
【００５０】
（第２実施形態）
図１６はこの発明の第２実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、絶縁層１を備えていないことである。
【００５１】
この第２実施形態の半導体装置を製造する場合には、図１４に示す製造工程において、シリコン基板３および第１の絶縁材１２の下面に絶縁層１を形成せず、突起電極１８を形成した後に、互いに隣接する半導体構成体２間において、上層絶縁膜１６および第１、第２の絶縁材１２、１３を切断すると、図１６に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、絶縁層１を備えていないので、その分だけ、薄型化することができる。
【００５２】
（第３実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示したものである。この半導体装置は、例えば、図１６に示された状態において、シリコン基板３および第１の絶縁材１２の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６および第１、第２の絶縁材１２、１３を切断すると、得られるものであり、このようにして得られた半導体装置では、さらに薄型化することができる。
【００５３】
なお、突起電極１８を形成する前に、絶縁層１を研磨やエッチング等により除去し（必要に応じてさらにシリコン基板３および第１の絶縁材１２の下面側を適宜に研磨し）、次いで突起電極１８を形成し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６および第１の絶縁材１２を切断するようにしてもよい。
【００５４】
（第４実施形態）
図１８はこの発明の第４実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板３および第１の絶縁材１２の下面に接着層３６を介して金属層３７が接着されていることである。金属層３７は、厚さ数十μｍの銅箔等からなり、帯電を防止したり、シリコン基板３の集積回路への光の照射を防止したりするためのものである。
【００５５】
この第４実施形態の半導体装置を製造する場合には、例えば、図１４に示す製造工程において、シリコン基板３および第１の絶縁材１２の下面に絶縁層１を形成せず、突起電極１８を形成した後にまたは形成する前に、シリコン基板３および第１の絶縁材１２の下面に接着層３６を介して金属層３７を接着し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６、第１、第２の絶縁材１２、１３、接着層３６および金属層３７を切断すると、図１８に示す半導体装置が複数個得られる。この場合、シリコン基板３および第１の絶縁材１２の下面側を適宜に研磨するようにしてもよい。
【００５６】
（第５実施形態）
図１９はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２の上面に第２の絶縁材１３が設けられ、半導体構成体２および第２の絶縁材１３の周囲における絶縁層１の上面に第１の絶縁材１２が設けられていることである。
【００５７】
この第５実施形態の半導体装置を製造する場合には、図７に示す製造工程後に、図２０に示すように、柱状電極１０の上面を含む封止膜１１の上面全体にシー
ト状の一の絶縁材材料１３ａを貼り付ける。
【００５８】
次に、図２１に示すように、ダイシング工程を経ると、半導体構成体２が複数個得られる。ただし、この場合、半導体構成体２の柱状電極１０の上面を含む封止膜１１の上面にはシート状の一の絶縁材材料１３ａが貼り付けられている。このようにして得られた半導体構成体２では、その上面にシート状の一の絶縁材材料１３ａを有するため、ダイシング工程後に各半導体構成体２の上面にシート状の一の絶縁材材料１３ａをそれぞれ貼り付けるといった極めて面倒な作業が不要となる。
【００５９】
次に、図２２に示すように、ベース板３１の上面の所定の複数箇所に、それぞれ、図２１に示す半導体構成体２の上下を反転してフェースダウンとした状態で、その下面に貼り付けられた一の絶縁材材料１３ａをその適度の粘性を利用して貼り付ける。次に、加熱加圧により、一の絶縁材材料１３ａ中の熱硬化性樹脂を仮硬化させ、一の絶縁材材料１３ａの下面をベース板３１の上面に仮固着するとともに、半導体構成体２の下面を一の絶縁材材料１３ａの上面に仮固着する。次に、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板３１の上面に、開口部３２を有する格子状でシート状の２枚の他の絶縁材材料１２ａ、１２ｂを位置決めしながら積層して配置する。
【００６０】
この場合も、他の絶縁材材料１２ａ、１２ｂの開口部３２のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、他の絶縁材材料１２ａ、１２ｂと一の絶縁材材料１３ａを含む半導体構成体２との間には隙間３３が形成されている。この隙間３３の間隔は、一例として、０．２ｍｍ程度である。また、他の絶縁材材料１２ａ、１２ｂの合計厚さは、一の絶縁材材料１３ａを含む半導体構成体２の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間３３を十分に埋めることができる程度の厚さとなっている。
【００６１】
次に、図２３に示す一対の加熱加圧板３４、３５を用いて一の絶縁材材料１３ａおよび他の絶縁材材料１２ａ、１２ｂを加熱加圧する。すると、他の絶縁材材料１２ａ、１２ｂ中の溶融された熱硬化性樹脂が押し出されて、図２２に示す、他の絶縁材材料１２ａ、１２ｂと一の絶縁材材料１３ａを含む半導体構成体２との間の隙間３３に充填され、その後の冷却により各半導体構成体２および各半導体構成体２間のベース板３１に固着した状態で固化する。
【００６２】
かくして、図２３に示すように、ベース板３１の上面の所定の複数箇所に補強材を含む熱硬化性樹脂からなる第２の絶縁材１３が固着して形成されるとともに、各第２の絶縁材１３の上面に各半導体構成体２が固着され、さらに半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板３１の上面に補強材を含む熱硬化性樹脂からなる第１の絶縁材１２が固着して形成される。以下、上記第１実施形態の場合と同様の製造工程を経ると、図１９に示す半導体装置が得られる。
【００６３】
（第６実施形態）
図２４はこの発明の第６実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と大きく異なる点は、シリコン基板３および第１の絶縁材１２の下面に下層再配線４１が形成され、この下層再配線４１と上層再配線１５とが半導体構成体２の周囲に設けられた第１、第２の絶縁材１２、１３の所定の箇所に形成された貫通孔４２の内壁面に形成された上下導通部４３を介して接続されていることである。
【００６４】
この第６実施形態の半導体装置を製造する場合には、例えば、図１０に示すような製造工程後に、まず、ベース板３１を研磨やエッチング等により除去する。次に、図２５に示すように、レーザ加工により、柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３に開口部１４を形成するとともに、半導体構成体２の周囲に設けられた第１、第２の絶縁材１２、１３の所定の箇所に貫通孔４２を形成する。
【００６５】
次に、図２６に示すように、銅の無電解メッキおよび銅の電解メッキを連続して行なうことにより、開口部１４を介して露出された柱状電極１０の上面を含む第２の絶縁材１３の上面全体に上層再配線形成用層１５ａを形成し、またシリコン基板３および第１の絶縁材１２の下面全体に下層再配線形成用層４１ａを形成し、さらに貫通孔４２の内壁面に上下導通部４３を形成する。
【００６６】
次に、上層再配線形成用層１５ａおよび下層再配線形成用層４１ａをフォトリソグラフィ法によりパターニングすると、例えば、図２４に示すように、第２の絶縁材１３の上面に上層再配線１５が形成され、またシリコン基板３および第１の絶縁材１２の下面に下層再配線４１が形成され、さらに貫通孔４２の内壁面に上下導通部４３が残存される。
【００６７】
次に、図２４を参照して説明すると、上層再配線１５を含む第２の絶縁材１３の上面に開口部１７を有するソルダーレジストからなる上層絶縁膜１６を形成するとともに、下層再配線４１を含むシリコン基板３および第１の絶縁材１２の下面全体にソルダーレジストからなる下層絶縁膜４４を形成する。この場合、上下導通部４３の内部にはソルダーレジストが充填される。次に、突起電極１８を形成し、次いで互いに隣接する半導体構成体２間において、上層絶縁膜１６、第１、第２の絶縁材１２、１３および下層絶縁膜４４を切断すると、図２４に示す半導体装置が複数個得られる。
【００６８】
（第７実施形態）
図２７はこの発明の第７実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図２４に示す半導体装置と大きく異なる点は、下層再配線４１が銅箔４１ａとその下面に設けられた銅層４１ｂとによって形成され、また貫通孔４２内に上下導通部４３が隙間無く形成されていることである。
【００６９】
この第７実施形態の半導体装置を製造する場合には、例えば、図１０に示すような製造工程後に、まず、ベース板３１を研磨やエッチング等により除去する。
次に、図２８に示すように、シリコン基板３および第１の絶縁材１２の下面全体に接着層４５を介して銅箔４１ａを接着する。
【００７０】
次に、図２９に示すように、レーザ加工により、柱状電極１０の上面中央部に対応する部分における第２の絶縁材１３に開口部１４を形成するとともに、半導体構成体２の周囲に設けられた第１、第２の絶縁材１２、１３および接着層４５の所定の箇所に貫通孔４２を形成する。この状態では、貫通孔４２の下面側は銅箔４１ａによって覆われている。
【００７１】
次に、図３０に示すように、銅箔４１ａをメッキ電流路として銅の電解メッキを行なうことにより、貫通孔４２内の銅箔４１ａの上面に上下導通部４３を形成する。この場合、上下導通部４３の上面は貫通孔４２の上面とほぼ同じかそれよりもやや低い位置となるようにするのが好ましい。
【００７２】
次に、図３１に示すように、銅の無電解メッキおよび銅の電解メッキを連続して行なうことにより、開口部１４を介して露出された柱状電極１０の上面および貫通孔４３内の上下導通部４３の上面を含む第２の絶縁材１３の上面全体に上層再配線形成用層１５ａを形成し、また銅箔４１ａの下面全体に下層再配線形成用層４１ｂを形成する。以下、上記第８実施形態の場合と同様の製造工程を経ると、図２７に示す半導体装置が複数個得られる。
【００７３】
（第８実施形態）
上記実施形態では、例えば、図１に示すように、第２の絶縁材１３上に上層再配線１５および上層絶縁膜１６をそれぞれ１層ずつ形成した場合について説明したが、これに限らず、それぞれ２層ずつ以上としてもよく、例えば、図３２に示すこの発明の第８実施形態のように、それぞれ２層ずつとしてもよい。
【００７４】
すなわち、この半導体装置では、第２の絶縁材１３の上面に第１の上層再配線５１が第２の絶縁材１３に形成された開口部１４を介して柱状電極１０の上面に接続されて形成されている。第１の上層再配線５１を含む第２の絶縁材１３の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第１の上層絶縁膜５２が設けられている。第１の上層絶縁膜５２の上面には第２の上層再配線５４が第１の上層絶縁膜５２に形成された開口部５３を介して第１の上層再配線５１の接続パッド部上面に接続されて形成されている。
【００７５】
第２の上層再配線５４を含む第１の上層絶縁膜５２の上面にはソルダーレジスト等からなる第２の上層絶縁膜５５が設けられている。第２の上層再配線５４の接続パッド部に対応する部分における第２の上層絶縁膜５５には開口部５６が設けられている。開口部５６内およびその上方には突起電極１８が第２の上層再配線５４の接続パッド部に接続されて設けられている。
【００７６】
（第９実施形態）
例えば、図１５に示す場合には、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、例えば、図３４に示すこの発明の第９実施形態のように、３個の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体２は同種、異種のいずれであってもよい。
【００７７】
なお、上記各実施形態において、半導体構成体２は、外部接続用電極として、接続パッド４の他に、再配線９、柱状電極１０を有するものとしたが、本発明は、半導体構成体２の外部接続用電極として接続パッド４のみを有するもの、或いは接続パッド４、および接続パッド部を有する再配線９を有するものに適用することが可能である。
【００７８】
【発明の効果】
以上説明したように、この発明によれば、半導体構成体の側方に設けられた第１の絶縁材上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】この発明の第２実施形態としての半導体装置の断面図。
【図１７】この発明の第３実施形態としての半導体装置の断面図。
【図１８】この発明の第４実施形態としての半導体装置の断面図。
【図１９】この発明の第５実施形態としての半導体装置の断面図。
【図２０】図１９に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２１】図２０に続く製造工程の断面図。
【図２２】図２１に続く製造工程の断面図。
【図２３】図２２に続く製造工程の断面図。
【図２４】この発明の第６実施形態としての半導体装置の断面図。
【図２５】図２４に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２６】図２５に続く製造工程の断面図。
【図２７】この発明の第７実施形態としての半導体装置の断面図。
【図２８】図２７に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２９】図２８に続く製造工程の断面図。
【図３０】図２９に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図３１】図３０に続く製造工程の断面図。
【図３２】この発明の第８実施形態としての半導体装置の断面図。
【図３３】この発明の第９実施形態としての半導体装置の断面図。
【符号の説明】
１ 絶縁層
２ 半導体構成体
３ シリコン基板
４ 接続パッド
９ 再配線
１０ 柱状電極
１１ 封止膜
１２ 第１の絶縁材（絶縁シート）
１３ 第２の絶縁材（絶縁シート）
１５ 上層再配線
１６ 上層絶縁膜
１８ 突起電極
Claims (24)
- 半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、少なくとも前記半導体構成体の側方に設けられた第１の絶縁シートと、少なくとも前記半導体構成体上に設けられた第２の絶縁シートと、前記半導体構成体の外部接続用電極に接続されて設けられ且つ接続パッド部を有する少なくとも１層の上層再配線とを備え、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記第１の絶縁シート上に対応して配置されていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記半導体構成体を複数個備えていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記第１の絶縁シートは前記半導体構成体の側方に設けられ、前記第２の絶縁シートは前記半導体構成体および前記第１の絶縁シート上に設けられていることを特徴とする半導体装置。
- 請求項３に記載の発明において、前記第２の絶縁シートの上面は平坦であることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記第２の絶縁シートは前記半導体構成体上に設けられ、前記第１の絶縁シートは前記半導体構成体および前記第２の絶縁シートの側方に設けられていることを特徴とする半導体装置。
- 請求項５に記載の発明において、前記第１および第２の絶縁シートの上面は平坦であることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とする半導体装置。
- 請求項１に記載の発明において、前記第１の絶縁シートは繊維に熱硬化性樹脂が含浸された材料からなることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とする半導体装置。
- 請求項９に記載の発明において、前記最上層の上層再配線の接続パッド部上に突起電極が設けられていることを特徴とする半導体装置。
- 請求項１に記載の発明において、少なくとも前記第１の絶縁シートの下面に下層再配線が設けられ、前記上層再配線のうちの最下層の上層再配線と前記下層再配線とは少なくとも前記第１の絶縁シート内に設けられた上下導通部を介して接続されていることを特徴とする半導体装置。
- ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体をフェースダウン状態で相互に離間させて配置し、且つ、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁シートを配置する工程と、
前記絶縁シートを加熱加圧して、前記半導体構成体間に前記絶縁シートを溶融し、固化する工程と、
前記ベース板を除去する工程と、
接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁シート上に対応して配置されるように形成する工程と、
前記半導体構成体間における前記絶縁シートを切断して前記最上層の上層再配線の接続パッド部が前記絶縁シート上に配置された半導体装置を複数個得る工程と、を有することを特徴とする半導体装置の製造方法。 - 請求項１２に記載の発明において、前記絶縁シートを配置する工程は、少なくとも前記半導体構成体の面積を有する他の絶縁シートを前記半導体構成体と前記ベース板間に介在して前記半導体構成体を前記ベース板上に配置する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記絶縁シートの切断は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記加熱加圧処理は、加圧制限面を設けて行なうことを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記絶縁シートの開口部のサイズは前記半導体構成体のサイズよりもやや大きくなっていることを特徴とする半導体装置の製造方法。
- 請求項１７に記載の発明において、前記ベース板上に配置する前記絶縁シートの厚さは前記半導体構成体の厚さよりも厚いものであることを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂を含浸された材料からなることを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項２０に記載の発明において、前記最上層の上層再配線の接続パッド部上に突起電極を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記上層再配線形成工程前に、少なくとも前記絶縁シートに貫通孔を形成し、少なくとも前記絶縁シートの下面に下層再配線を形成し、さらに前記貫通孔内に前記上層再配線と前記下層再配線とを接続する上下導通部を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記上層再配線形成工程前に、少なくとも前記絶縁シートの下面に金属箔を設け、少なくとも前記絶縁シートに貫通孔を形成し、該貫通孔内に上下導通部を前記金属箔に接続させて形成し、前記上層再配線形成工程で前記上層再配線を形成するとともに少なくとも前記絶縁シートの下面に下層再配線を前記上下導通部を介して前記上層再配線に接続させて形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項２２または２３に記載の発明において、前記下層再配線を覆う絶縁層を形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008552A JP2004221418A (ja) | 2003-01-16 | 2003-01-16 | 半導体装置およびその製造方法 |
| TW093101113A TWI239581B (en) | 2003-01-16 | 2004-01-16 | Semiconductor device and method of manufacturing the same |
| PCT/JP2004/000338 WO2004064153A1 (en) | 2003-01-16 | 2004-01-16 | Semiconductor device and method of manufacturing the same |
| US10/916,917 US7183639B2 (en) | 2003-01-16 | 2004-08-12 | Semiconductor device and method of manufacturing the same |
| HK06105090A HK1085052A1 (en) | 2003-01-16 | 2006-04-28 | Semiconductor device and method of manufacturing the same |
| US11/610,327 US7445964B2 (en) | 2003-01-16 | 2006-12-13 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008552A JP2004221418A (ja) | 2003-01-16 | 2003-01-16 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007011028A Division JP4316623B2 (ja) | 2007-01-22 | 2007-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221418A true JP2004221418A (ja) | 2004-08-05 |
Family
ID=32898314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003008552A Pending JP2004221418A (ja) | 2003-01-16 | 2003-01-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221418A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283127A (ja) * | 2007-05-14 | 2008-11-20 | Cmk Corp | 半導体装置とその製造方法 |
| US7459340B2 (en) | 2004-12-14 | 2008-12-02 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2009064879A (ja) * | 2007-09-05 | 2009-03-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2010199129A (ja) * | 2009-02-23 | 2010-09-09 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法、並びに電子装置 |
| JP2011066454A (ja) * | 2010-12-27 | 2011-03-31 | Casio Computer Co Ltd | 半導体装置の製造方法 |
-
2003
- 2003-01-16 JP JP2003008552A patent/JP2004221418A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459340B2 (en) | 2004-12-14 | 2008-12-02 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008283127A (ja) * | 2007-05-14 | 2008-11-20 | Cmk Corp | 半導体装置とその製造方法 |
| JP2009064879A (ja) * | 2007-09-05 | 2009-03-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2010199129A (ja) * | 2009-02-23 | 2010-09-09 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法、並びに電子装置 |
| JP2011066454A (ja) * | 2010-12-27 | 2011-03-31 | Casio Computer Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4012496B2 (ja) | 半導体装置 | |
| US7445964B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7064440B2 (en) | Semiconductor device | |
| EP1629533B1 (en) | Semiconductor device and method of fabricating the same | |
| US7550833B2 (en) | Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof | |
| JP4093186B2 (ja) | 半導体装置の製造方法 | |
| JP2004349361A (ja) | 半導体装置およびその製造方法 | |
| JP2004221417A (ja) | 半導体装置およびその製造方法 | |
| JP2005142466A (ja) | 半導体装置およびその製造方法 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP4316624B2 (ja) | 半導体装置 | |
| JP4316622B2 (ja) | 半導体装置の製造方法 | |
| JP2004221418A (ja) | 半導体装置およびその製造方法 | |
| JP4316623B2 (ja) | 半導体装置の製造方法 | |
| JP4513302B2 (ja) | 半導体装置 | |
| JP4321758B2 (ja) | 半導体装置 | |
| JP2009246404A (ja) | 半導体装置の製造方法 | |
| JP4442181B2 (ja) | 半導体装置およびその製造方法 | |
| JP4561079B2 (ja) | 半導体装置の製造方法 | |
| KR100682650B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3955059B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005235881A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060526 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080122 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080602 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080606 |