JP2008283127A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2008283127A
JP2008283127A JP2007128179A JP2007128179A JP2008283127A JP 2008283127 A JP2008283127 A JP 2008283127A JP 2007128179 A JP2007128179 A JP 2007128179A JP 2007128179 A JP2007128179 A JP 2007128179A JP 2008283127 A JP2008283127 A JP 2008283127A
Authority
JP
Japan
Prior art keywords
resin
semiconductor structure
semiconductor device
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007128179A
Other languages
English (en)
Inventor
Takashi Koike
尚 小池
Yoshihiko Minamoto
良彦 皆本
Jun Watanabe
潤 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2007128179A priority Critical patent/JP2008283127A/ja
Publication of JP2008283127A publication Critical patent/JP2008283127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

【課題】絶縁層間の密着性と配線層間の接続信頼性に優れた半導体装置とその製造方法を提供する。
【解決手段】半導体装置は少なくとも、半導体構成体Ｈの側面を封止する側方絶縁層２２中に、積層プレスの際に流れ出た樹脂からなる樹脂領域部２３ａを有している。本半導体装置の製造においては少なくとも、積層プレスの際に流れ出る樹脂の逃がし空域部２３を設けた半硬化状態の絶縁材をベースプレート８上に配置して積層する工程を有している。
【選択図】図１

Description

本発明は、半導体構成体を絶縁層中に埋め込み、当該半導体構成体の電極を絶縁層の外層に引き出すことによって、電極ピッチを広げるようにした半導体装置とその製造方法に関する。
近年、機器の小型化が進む中、プリント配線板に実装される半導体装置として、ＣＳＰ（「チップサイズパッケージ」あるいは「チップスケールパッケージ」）と呼ばれる半導体素子と略同じ大きさのものが開発されている。
図５は当該ＣＳＰの概略断面図を示したもので、シリコン基板等からなる半導体素子１と、当該半導体素子１に形成された電極２と、当該電極２の形成面に酸化シリコン等により形成された絶縁膜３と、当該絶縁膜３の上面に形成されたエポキシ樹脂やポリイミド樹脂等からなる保護膜４と、めっき等により当該電極２から保護膜４上に引き出されて形成された再配線５と、当該再配線５の所望の位置にめっき等により形成された柱状電極６と、当該柱状電極６及び再配線５を封止するエポキシ樹脂やポリイミド樹脂等からなる封止膜７とからなり、従来のワイヤーボンディングを用いた半導体装置と比較して大幅に小型化を図ったものである。
しかし、当該ＣＳＰは、半導体素子１と同じ大きさの面内に電極（柱状電極６）を形成する構成であるため、電極数が多い場合には電極サイズ及び電極ピッチが極端に小さくなり、その結果、マザーボード等への実装時に電極間で短絡が発生したり、当該ＣＳＰとマザーボード等の実装基板との間で接続不良が発生したりするなどの不具合があった。
そこで、ＣＳＰ（以降これを「半導体構成体Ｈ」と呼ぶことにする：図５参照）を絶縁層中に埋め込み、半導体構成体Ｈに設けられた柱状電極６を更に絶縁層の外層に引き出して、電極数の増加に対応した半導体装置が既に報告されている（例えば「特許文献１」参照）。
図４は、上記半導体装置の概略断面製造工程図を示したもので、まず、接着層９が設けられたベースプレート８に、複数の半導体構成体Ｈ｛該図においては便宜上、半導体素子１と柱状電極６、及び封止膜７のみを示し、以降も同じように簡略化した図を用いることにする（図６参照）｝を配置し、次いで、当該半導体構成体Ｈに相当する部分を刳り貫いた絶縁材１０ａを半導体構成体Ｈ間に配置することによって、図４（ａ）に示した状態の多面付け基板１１を得る。
ここで、当該絶縁材１０ａとしては、半導体構成体Ｈの表面よりもやや盛り上がる程度のものを配置する。この理由として、絶縁材１０ａの配置は、薄い絶縁材（例えば、８０μｍのプリプレグ）を複数枚重ねて配置するのであるが、当該絶縁材に含まれる樹脂量は、製造ロット毎に微妙に異なり｛例えば、基準値±０．５ｇ（±１％）の誤差がある｝、目標通りのものを選択して樹脂量が基準値よりも少なかった場合に、半導体構成体Ｈの側面に形成される側方絶縁層に樹脂不足が発生してしまうからである（即ち、未充填部分が発生してしまうからである）。
次に、図４（ｂ）に示したように、当該多面付け基板１１をプレス板１２で積層プレスして、半導体構成体Ｈ間に当該半導体構成体Ｈの表面と平滑な側方絶縁層２２を形成する。
次に、図４（ｃ）に示したように層間絶縁層１３を積層し、次いで、柱状電極６上に位置する当該層間絶縁層１３にレーザを照射することによって、当該柱状電極６に達する非貫通孔１４を穿孔する。
ここで、積層プレスの際に、絶縁材１０ａの樹脂が半導体構成体Ｈの表面に比較的厚く回り込んでしまった場合には、層間絶縁層１３を積層する前に、半導体構成体Ｈの表面をバフ研磨やエンドレスベルト研磨などで研磨する必要があるが、殆ど気にならない薄さであれば研磨する必要はない、とされている。
次に、無電解めっき処理（例えば、無電解銅めっき処理）を行った後、フィルドビア用のめっき液を用いた電解めっき処理（例えば、電解銅めっき処理）を行うことによって、非貫通孔１４に第一のめっき１５を充填するとともに層間絶縁層１３の表面にも第一のめっき１５を析出させる（図４（ｄ）参照）。
次に、第一の上層再配線１８を形成する部分を除いてめっきレジスト１６を形成し、次いで、第一のめっき１５を給電層とする電解めっき処理（例えば、電解銅めっき処理）を行うことによって、第二のめっき１７を析出させる（図４（ｅ）参照）。
次に、図４（ｆ）に示したように、めっきレジスト１６の剥離及び当該めっきレジスト１６の下に位置する第一のめっき１５のエッチング除去を順次行うことによって第一の上層再配線１８を形成し、次いで、図４（ｃ）〜図４（ｆ）と同様の工程を行うことによって、第二の上層再配線１８ａを形成する（図４（ｇ）及び（ｈ）参照）。
次に、図４（ｉ）に示したように、層間絶縁層１３と同じ材質からなるソルダーレジスト１３ａを形成した後、当該ソルダーレジスト１３ａから露出している第二の上層再配線１８ａに、外部接続電極たる半田ボール１９を形成し、次いで、ダイシングライン２０に沿ってダイシング加工を行うことによって、図４（ｊ）の半導体装置ＨＳを得るといものである。
以上が従来の半導体装置の製造方法であるが、このような工程においては、以下のような不具合があった。
即ち、上記従来技術の製造方法では、積層プレス工程において、絶縁材１０ａから流れ出る樹脂が半導体構成体Ｈ上にやや回り込んでも、その厚さが無視できるほど薄ければ特に支障はなく、無視できないほど厚い場合には、バフ研磨等により除去すればよいとしているが、当該絶縁材１０ａから流れ出る樹脂は、多面付け基板１１｛多面付け基板１１を半導体構成体Ｈの配置面側から見た図７（ａ）を参照。尚、図中の符号１１ａは、半導体構成体Ｈを縦横に複数配置した「シート」を示しており、該図は、シートを４面付けした例を示したものである。｝の端部２４からしか逃げ場がないため、半導体構成体Ｈの表面には、無視できない、即ち、多面付け基板１１の表面を均一に研磨できない程の樹脂が回り込んでしまうというのが実情であった（多面付け基板１１の周縁部においては、基板の端部２４から樹脂が流出するため、半導体構成体Ｈ上に回り込む樹脂は僅かであるが、中央部では樹脂の逃げ場がないため、半導体構成体Ｈ上にかなりの厚さの樹脂が残ってしまう）。
従って、樹脂を除去するのに研磨加工は必須の工程であるが、弱い研磨圧でバフ研磨やエンドレスベルト研磨などを行うと、樹脂の厚さがほとんど無視できる多面付け基板１１の周縁部２１（図７（ｂ）に示した斜線部）では良好に研磨されるが、中央部２１ａ（図７（ｂ）参照）では殆ど研磨されず、また、樹脂の厚さが無視できない多面付け基板１１の中央部２１ａの研磨加工条件に合わせて研磨すると（即ち、研磨圧を上げて加工すると）、今度は多面付け基板１１の周縁部２１が過剰に研磨されてしまい、均一な研磨ができないというのが実情であった（図７（ｂ）に示した周縁部２１と中央部２１ａとでは、ピーク部分で２０〜３０μｍ程度の差が出る）。その結果、従来の半導体装置には絶縁層間の密着性および配線層間の接続信頼性に欠けると云う問題があった。
因みに、半導体構成体Ｈ上に回り込んだ樹脂を除去しなければならない理由について簡単に説明する。
まず、第一の理由として、半導体構成体Ｈの表面を粗化する前（即ち、柱状電極６と封止膜７の表面を粗化する前）に当該樹脂が被覆される形となるため、両者の密着性は非常に弱い状態となっている。このような状態で層間絶縁層１３を積層すると、後に両者の間でデラミネーション（層間剥離）が発生する虞があるため、層間絶縁層１３の積層前に、完全に樹脂を除去しておく必要があるからである。
次に、第二の理由として、半導体構成体Ｈの表面に、厚みバラツキのある樹脂が被覆されていると、層間絶縁層１３上からレーザ加工を行った場合に、樹脂の厚いところで柱状電極６に達する非貫通孔１４を穿孔できない（即ち、配線層間の接続信頼性が低下する）という不具合が発生するからである。
特開２００４−２０７３０６号公報
本発明は、上記の如き従来の問題に鑑みてなされたもので、絶縁層間の密着性および配線層間の接続信頼性に優れた半導体装置とその製造方法を提供することを課題とする。
本発明は、半導体構成体を絶縁層中に埋め込み、当該半導体構成体の電極を当該絶縁層の外層に引き出すことによって、当該半導体構成体の電極ピッチよりも広いピッチの電極を外層に形成するようにした半導体装置であって、少なくとも、半導体構成体の側面を封止する側方絶縁層中に、積層プレスの際に流れ出た樹脂からなる樹脂領域部を有することを特徴とする半導体装置により上記課題を解決したものである。
また、本発明は、半導体構成体を絶縁層中に埋め込み、当該半導体構成体の電極を当該絶縁層の外層に引き出すことによって、当該半導体構成体の電極ピッチよりも広いピッチの電極を外層に形成するようにした半導体装置の製造方法であって、少なくとも、ベースプレートに複数の半導体構成体を等間隔に配置する工程と、補強基材に樹脂を含浸した半硬化状態の絶縁材に、半導体構成体に対応した開口部を形成するとともに、積層プレスの際に流れ出る樹脂の逃がし空域部を設ける工程と、当該開口部が形成された絶縁材を半導体構成体と位置合わせしてベースプレート上に配置する工程と、積層プレスにより当該半導体構成体の表面と平滑な側方絶縁層を形成するとともに、当該側方絶縁層中に流れ出た樹脂からなる樹脂領域部を形成する工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
本発明によれば、半導体装置を絶縁層間の密着性および配線層間の接続信頼性に優れたものとすることができ、また、このような半導体装置を容易に得ることができる。
以下、本発明の実施の形態を、図１〜図３を用いて説明する。
まず、接着層９が設けられたベースプレート８に、複数の半導体構成体Ｈを配置し、次いで、当該半導体構成体Ｈに相当する部分に開口部１０ｂを設けた絶縁材１０を半導体構成体Ｈ間に配置することによって、図１（ａ）に示した状態の多面付け基板１１を得る。
ここで、絶縁材１０には、積層プレスの際に流れ出る樹脂が入り込む樹脂の逃がし空域部２３が形成されている。この樹脂の逃がし空域部２３は絶縁材１０の面内に均等に設けるのが好ましい。
即ち、従来技術では、積層プレスの際に流れ出る樹脂の逃げ場として、多面付け基板１１の端面しかなかったため、当該多面付け基板１１の外周部２１（図７（ｂ）参照）では、半導体構成体Ｈの表面に回り込む樹脂が少なく、中央部２１ａでは、樹脂の行き場がなくなるため、半導体構成体Ｈの表面に樹脂が多く残ってしまうというものであったが、面内に均等に樹脂の逃がし空域部２３を設けることによって、半導体構成体Ｈの配置場所に関係なく、当該半導体構成体Ｈ表面への樹脂の回り込みを抑制することができる。
因みに、当該樹脂の逃がし空域部２３の具体的形成方法としては、図３（ａ）、（ｂ）に示したように、ダイシングライン２０上に等間隔で配置形成する方法、あるいは図３（ｃ）に示したように、複数の半導体構成体Ｈの周囲に配置形成する方法（即ち、絶縁材１０に通常設ける半導体構成体Ｈに対応した開口部径よりも大きい径の開口部を設ける）等、特に限定されないが、半導体構成体Ｈの近傍に配線パターンやスルーホールなどを設け、最終的に出来上がる半導体装置ＨＳの小型・高密度配線化を図る上で、半導体構成体Ｈから離れたダイシングライン２０上に設けるのが好ましい。尚、図１に示した断面図は、図３（ａ）の「Ａ−Ａ」線でカットした状態を示している。
次に、図１（ｂ）に示したように、多面付け基板１１をプレス板１２で積層プレスすることによって、半導体構成体Ｈ間に形成された当該半導体構成体Ｈの表面と平滑な側方絶縁層２２と、積層プレスの際に流れ出た樹脂が樹脂の逃がし空域部２３に入り込んで形成された樹脂領域部２３ａを有する図１（ｃ）の多面付け基板１１を得る。
次に、多面付け基板１１の表面をバフ研磨やエンドレスベルト研磨などの処理によって、半導体構成体Ｈ上に僅かに回り込んだ樹脂を除去し、次いで、露出している柱状電極６の粗化処理（例えば、メック社製の「ＣＺ８５００」による処理）及び封止膜７表面の表面処理（例えば、過マンガン酸系のデスミア処理）を順次行う。
次に、図１（ｄ）に示したように層間絶縁層１３を積層し、次いで、柱状電極６上に位置する当該層間絶縁層１３にレーザを照射することによって、当該柱状電極６に達する非貫通孔１４を穿孔する。
次に、デスミア処理を行うことによって、非貫通孔１４から露出している柱状電極６の表面に残った樹脂（レーザ加工による樹脂残膜）を除去するとともに層間絶縁層１３の表面を粗化する。
次に、無電解めっき処理（例えば、無電解銅めっき処理）を行った後、フィルドビア用のめっき液を用いた電解めっき処理（例えば、電解銅めっき処理）を行うことによって、非貫通孔１４に第一のめっき１５を充填するとともに層間絶縁層１３の表面にも第一のめっき１５を析出させる（図１（ｅ）参照）。
次に、第一の上層再配線１８を形成する部分を除いてめっきレジスト１６を形成し（例えば、ドライフィルムレジストに露光・現像処理を行って形成する）、次いで、第一のめっき１５を給電層とする電解めっき処理（例えば、電解銅めっき処理）を行うことによって、第二のめっき１７を析出させる（図１（ｆ）参照）。
次に、図２（ｇ）に示したように、めっきレジスト１６の剥離及び当該めっきレジスト１６の下に位置する第一のめっき１５のエッチング除去を順次行うことによって第一の上層再配線１８を形成し、次いで、図１（ｄ）〜図２（ｇ）と同様の工程（レーザ加工が、第一の上層再配線１８に達する非貫通孔を穿孔するという以外は同じ工程である）を行うことによって、第二の上層再配線１８ａを形成する（図２（ｈ）及び（ｉ）参照）。
次に、図２（ｊ）に示したように、層間絶縁層１３と同じ材質からなるソルダーレジスト１３ａを形成した後、当該ソルダーレジスト１３ａから露出している第二の上層再配線１８ａに、外部接続電極たる半田ボール１９を形成し、次いで、ダイシングライン２０に沿ってダイシング加工を行うことによって、図２（ｋ）に示す半導体装置ＨＳ、すなわち半導体構成体Ｈの側面を封止する側方絶縁層２２中に、積層プレスの際に流れ出た樹脂からなる樹脂領域部２３ａを有する本発明の半導体装置ＨＳを得る。
本発明における最も注目すべき点は、半導体構成体の側面に形成される側方絶縁層に、積層プレスの際に流れ出る樹脂が樹脂の逃がし空域部２３に入り込んで樹脂領域部２３ａを形成するようにした点にある。
これにより、多面付け基板に配置される半導体構成体の表面に回り込む樹脂は、当該半導体構成体の配置場所に関係なく極僅かなものとすることができる。従って、研磨処理（弱い圧力の研磨処理）で完全に樹脂を除去できるため、絶縁層間の密着性および配線層間の接続信頼性に優れた半導体装置を得ることができる。
本発明を説明するに当たって、片側２段ビルアップ構造の半導体装置を製造する例を用いて説明したが、本発明が利用できる構成としてはこの限りでなく、両面ビルドアップ構造など必要により構成を変更することも可能である。
本発明の半導体装置の製造方法を示す概略断面工程説明図。 図１に引き続く概略断面工程説明図。 絶縁材に樹脂の逃がし空域部を設けた状態を説明するための多面付け基板の概略平面図。 従来の半導体装置の製造工程を説明するための概略断面図。 半導体構成体（ＣＳＰ）の細部を説明するための概略断面図。 簡略化した半導体構成体の構成を説明するための概略断面図。 （ａ）は多面付け基板を半導体構成体の配置側から見た場合の概略平面図、（ｂ）は多面付け基板の周縁部と中央部で樹脂の残り方と研磨のされ方が異なるのを説明するための概略平面図。
符号の説明
１：半導体素子
２：電極
３：絶縁膜
４：保護膜
５：再配線
６：柱状電極
７：封止膜
８：ベースプレート
９：接着層
１０、１０ａ：絶縁材
１０ｂ：開口部
１１：多面付け基板
１１ａ：シート
１２：プレス板
１３：層間絶縁層
１３ａ：ソルダーレジスト
１４：非貫通孔
１５：第一のめっき
１６：めっきレジスト
１７：第二のめっき
１８：第一の上層再配線
１８ａ：第二の上層再配線
１９：半田ボール
２０：ダイシングライン
２１：周縁部
２１ａ：中央部
２２：側方絶縁層
２３：逃がし空域部
２３ａ：樹脂領域部
２４：端部
Ｈ：半導体構成体
ＨＳ：半導体装置

Claims (4)

  1. 半導体構成体を絶縁層中に埋め込み、当該半導体構成体の電極を当該絶縁層の外層に引き出すことによって、当該半導体構成体の電極ピッチよりも広いピッチの電極を外層に形成するようにした半導体装置であって、少なくとも、半導体構成体の側面を封止する側方絶縁層中に、積層プレスの際に流れ出た樹脂からなる樹脂領域部を有することを特徴とする半導体装置。
  2. 半導体構成体を絶縁層中に埋め込み、当該半導体構成体の電極を当該絶縁層の外層に引き出すことによって、当該半導体構成体の電極ピッチよりも広いピッチの電極を外層に形成するようにした半導体装置の製造方法であって、少なくとも、ベースプレートに複数の半導体構成体を等間隔に配置する工程と、補強基材に樹脂を含浸した半硬化状態の絶縁材に、半導体構成体に対応した開口部を形成するとともに、積層プレスの際に流れ出る樹脂の逃がし空域部を設ける工程と、当該開口部が形成された絶縁材を半導体構成体と位置合わせしてベースプレート上に配置する工程と、積層プレスにより当該半導体構成体の表面と平滑な側方絶縁層を形成するとともに、当該側方絶縁層中に流れ出た樹脂からなる樹脂領域部を形成する工程とを有することを特徴とする半導体装置の製造方法。
  3. 当該樹脂の逃がし空域部が、絶縁材の面内に均等に設けられていることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 当該樹脂の逃がし空域部が、個片の半導体装置に切り出すダイシングライン上に形成されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
JP2007128179A 2007-05-14 2007-05-14 半導体装置とその製造方法 Pending JP2008283127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007128179A JP2008283127A (ja) 2007-05-14 2007-05-14 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128179A JP2008283127A (ja) 2007-05-14 2007-05-14 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2008283127A true JP2008283127A (ja) 2008-11-20

Family

ID=40143665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128179A Pending JP2008283127A (ja) 2007-05-14 2007-05-14 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2008283127A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165690A (ja) * 2010-02-04 2011-08-25 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2011238668A (ja) * 2010-05-06 2011-11-24 Dainippon Printing Co Ltd 樹脂製パッケージの製造方法、部品内蔵樹脂モジュールの製造方法、樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート
JP2012216601A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 電子装置の製造方法及び電子装置
JP2014003337A (ja) * 2013-09-27 2014-01-09 Dainippon Printing Co Ltd 樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート
JP2014123775A (ja) * 2014-03-19 2014-07-03 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JPWO2013118426A1 (ja) * 2012-02-09 2015-05-11 パナソニック株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207306A (ja) * 2002-12-24 2004-07-22 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004221418A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005317906A (ja) * 2003-12-25 2005-11-10 Casio Comput Co Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207306A (ja) * 2002-12-24 2004-07-22 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004221418A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005317906A (ja) * 2003-12-25 2005-11-10 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165690A (ja) * 2010-02-04 2011-08-25 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US8791561B2 (en) 2010-02-04 2014-07-29 Fujitsu Limited Semiconductor device and its manufacture method
JP2011238668A (ja) * 2010-05-06 2011-11-24 Dainippon Printing Co Ltd 樹脂製パッケージの製造方法、部品内蔵樹脂モジュールの製造方法、樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート
JP2012216601A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 電子装置の製造方法及び電子装置
JPWO2013118426A1 (ja) * 2012-02-09 2015-05-11 パナソニック株式会社 半導体装置及びその製造方法
US9917066B2 (en) 2012-02-09 2018-03-13 Panasonic Corporation Semiconductor device having stacked chips, a re-distribution layer, and penetration electrodes
JP2014003337A (ja) * 2013-09-27 2014-01-09 Dainippon Printing Co Ltd 樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート
JP2014123775A (ja) * 2014-03-19 2014-07-03 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
KR102220757B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US9226382B2 (en) Printed wiring board
US8946906B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5339928B2 (ja) 配線基板及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
US7939377B1 (en) Method of manufacturing semiconductor element mounted wiring board
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2005216935A (ja) 半導体装置およびその製造方法
JP2005216937A (ja) 半導体装置およびその製造方法
TW201618264A (zh) 支撐構件、導線基板、導線基板的製造方法及半導體封裝體的製造方法
JP2011014728A (ja) 半導体装置及び半導体装置の製造方法
CN109788666B (zh) 线路基板及其制作方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2008283127A (ja) 半導体装置とその製造方法
US9911695B2 (en) Wiring board including multiple wiring layers that are different in surface roughness
US11923282B2 (en) Wiring substrate
JP4321758B2 (ja) 半導体装置
JP2017188501A (ja) 多層配線基板の製造方法及び剥離用積層基板
JP2016219530A (ja) 配線基板及びその製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
JP2009182366A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731