JP2005216937A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005216937A
JP2005216937A JP2004018537A JP2004018537A JP2005216937A JP 2005216937 A JP2005216937 A JP 2005216937A JP 2004018537 A JP2004018537 A JP 2004018537A JP 2004018537 A JP2004018537 A JP 2004018537A JP 2005216937 A JP2005216937 A JP 2005216937A
Authority
JP
Japan
Prior art keywords
base plate
semiconductor
layer
wiring
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004018537A
Other languages
English (en)
Other versions
JP3945483B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004018537A priority Critical patent/JP3945483B2/ja
Priority to US11/040,593 priority patent/US7352054B2/en
Priority to KR1020050006928A priority patent/KR100595889B1/ko
Priority to CNB2005100047738A priority patent/CN100343965C/zh
Publication of JP2005216937A publication Critical patent/JP2005216937A/ja
Application granted granted Critical
Publication of JP3945483B2 publication Critical patent/JP3945483B2/ja
Priority to US11/860,970 priority patent/US7582512B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ベース板１上に設けられたグラウンド層２上にＣＳＰと呼ばれる半導体構成体４が導電性接着剤３を介して設けられ、半導体構成体４の周囲におけるベース板１上に絶縁層１５が設けられ、半導体構成体４および絶縁層１５上に上層配線１９が設けられ、上層配線１９の接続パッド部上に半田ボール２２が設けられた半導体装置において、小型化を図る。
【解決手段】 絶縁層１５およびベース板１の側面には平面ほぼ半円形状の溝２６が設けられている。溝２６内には、グラウンド層２と上層配線１９の一部とを接続するための上下導通部２７が設けられている。したがって、例えば、絶縁層１５およびベース板１に設けられたスルーホール内に上下導通部を設ける場合と比較して、上下導通部２７の外側には絶縁層１５およびベース板１が存在しないため、その分、小型化を図ることができる。なお、ベース板１の下面に通常の下層配線を設ける場合も同様である。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも外部接続用接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に設け、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
ところで、上記従来の半導体装置では、シリコン基板および絶縁層の上面側にのみ上層配線を設けているが、スペースの有効利用を図るため、ベース板の上面または下面に配線を設け、当該配線の一部と上層配線の一部とを、絶縁層およびベース板に設けたスルーホール内に設けた上下導通部を介して接続することが考えられる。しかしながら、このようにした場合には、絶縁層およびベース板に設けたスルーホール内に設けた上下導通部の外側に絶縁層およびベース板が存在することになるため、半導体装置が必要以上に大型化してしまう。
そこで、この発明は、上下導通部を有しても、小型化することができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体構成体の周囲におけるベース板上に設けられた絶縁層およびベース板の側面に上下導通部を設けたことを特徴とするものである。
この発明によれば、半導体構成体の周囲におけるベース板上に設けられた絶縁層およびベース板の側面に上下導通部を設けているので、上下導通部の外側に絶縁層およびベース板が存在せず、したがって、上下導通部を有しても、小型化することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の上面全体には銅箔からなるべたパターンのグラウンド層２が設けられている。グラウンド層２の上面全体には導電性接着層３が設けられている。
導電性接着層３の上面の所定の箇所には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体４の下面が接着されている。この場合、半導体構成体４は、後述する配線１２、柱状電極１３、封止膜１４を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１２、柱状電極１３、封止膜１４を形成した後、ダイシングにより個々の半導体構成体４を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体４の構成について説明する。
半導体構成体４はシリコン基板（半導体基板）５を備えている。シリコン基板５の下面は導電性接着層３に接着されている。したがって、シリコン基板５の下面は導電性接着層３を介してグラウンド層２に電気的に接続されている。シリコン基板５の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が集積回路に接続されて設けられている。接続パッド６の中央部を除くシリコン基板５の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。
絶縁膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。保護膜９の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる配線１２が設けられている。下地金属層１１を含む配線１２の一端部は、両開口部８、１０を介して接続パッド６に接続されている。
配線１２の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１２を含む保護膜９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体４は、シリコン基板５、接続パッド６、絶縁膜７を含み、さらに、保護膜９、配線１２、柱状電極１３、封止膜１４を含んで構成されている。
半導体構成体４の周囲における導電性接着層３の上面には方形枠状の絶縁層１５がその上面が半導体構成体４の上面とほぼ面一となるように設けられている。絶縁層１５は、例えば、エポキシ系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
半導体構成体４および絶縁層１５の上面には上層絶縁膜１６がその上面を平坦とされて設けられている。上層絶縁膜１６は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
柱状電極１２の上面中央部に対応する部分における上層絶縁膜１６には開口部１７が設けられている。上層絶縁膜１６の上面には銅等からなる上層下地金属層１８が設けられている。上層下地金属層１８の上面全体には銅からなる上層配線１９が設けられている。上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６の開口部１７を介して柱状電極１２の上面に接続されている。
上層配線１９を含む上層絶縁膜１６の上面にはソルダーレジスト等からなる上層オーバーコート膜２０が設けられている。上層配線１９の接続パッド部に対応する部分における上層オーバーコート膜２０には開口部２１が設けられている。開口部２１内およびその上方には半田ボール２２が上層配線１９の接続パッド部に接続されて設けられている。複数の半田ボール２２は、上層オーバーコート膜２０上にマトリクス状に配置されている。
ベース板１の下面全体には銅等からなるべたパターンの下層下地金属層２３が設けられている。下層下地金属層２３の下面全体には銅からなる下層配線２４が設けられている。この場合、下層配線２４は、下層下地金属層２３の下面全体に設けられたべたパターンであり、下層グラウンド層となっている。下層配線２４の下面全体にはソルダーレジスト等からなる下層オーバーコート膜２５が設けられている。
ここで、図２は図１に示す半導体装置の一部を切り欠いた底面図を示す。ベース板１、グラウンド層２、導電性接着層３、絶縁層１５および上層絶縁膜１６の側面の所定の２箇所には平面ほぼ半円形状の溝２６が設けられている。溝２６内には銅等からなる下地金属層２７ａと銅層２７ｂとからなる上下導通部２７およびソルダーレジスト等からなる側面絶縁膜２８が設けられている。
そして、上下導通部２７は、グラウンド層３、上層下地金属層１８を含む上層配線１９の一部および下層下地金属層２３を含む下層配線２４に接続されている。すなわち、グラウンド層３および下層グラウンド層を構成する下層配線２４は、上下導通部２７および上層配線１９の一部を介して、グラウンド用の半田ボール２２および半導体構成体４のグラウンド用の柱状電極１３に接続されている。
以上のように、この半導体装置では、ベース板１、絶縁層１５および上層絶縁膜１６等の側面に平面ほぼ半円形状の溝２６を設け、溝２６内に、グラウンド層２と上層配線１９の一部とを接続するための上下導通部２７を設けているので、例えば、ベース板１、絶縁層１５および上層絶縁膜１６等に設けられたスルーホール内に上下導通部を設ける場合と比較して、上下導通部２７の外側にはベース板１、絶縁層１５および上層絶縁膜１６等が存在しないため、その分、小型化を図ることができる。
ところで、ベース板１のサイズを半導体構成体４のサイズよりもある程度大きくしているのは、シリコン基板５上の接続パッド７の数の増加に応じて、半田ボール２２の配置領域を半導体構成体４のサイズよりもある程度大きくし、これにより、上層配線１９の接続パッド部（上層オーバーコート膜２０の開口部２１内の部分）のサイズおよびピッチを柱状電極１４のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線１９の接続パッド部は、半導体構成体４に対応する領域のみでなく、半導体構成体４の周側面の外側に設けられた絶縁層１５に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２２のうち、少なくとも最外周の半田ボール２２は半導体構成体４よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体４の製造方法の一例について説明する。この場合、まず、図３に示すように、ウエハ状態のシリコン基板（半導体基板）５上にアルミニウム系金属等からなる接続パッド６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板５には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド６は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図４に示すように、両開口部８、１０を介して露出された接続パッド６の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１１の上面にメッキレジスト膜３１をパターン形成する。この場合、配線１２形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１１の上面に配線１２を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図５に示すように、配線１２を含む下地金属層１１の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の配線１２の接続パッド部上面に柱状電極１３を形成する。次に、メッキレジスト膜３３を剥離し、次いで、配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図６に示すように、配線１２下にのみ下地金属層１１が残存される。
次に、図７に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１３および配線１２を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４および柱状電極１３の上面側を適宜に研磨し、図８に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。ここで、柱状電極１３の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１３の高さにばらつきがあるため、このばらつきを解消して、柱状電極１３の高さを均一にするためである。
次に、シリコン基板５の下面をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示す半導体構成体４が複数個得られる。
次に、このようにして得られた半導体構成体４を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面方形状のベース板１を用意する。この場合、ベース板１の上面全体には銅箔からなるべたパターンのグラウンド層２が設けられ、その上面全体には導電性接着層３が設けられている。なお、図１０において、符号４１で示す領域は、ダイシングラインに対応する領域である。
次に、図１１に示すように、導電性接着層３の上面の所定の複数箇所にそれぞれ半導体構成体４のシリコン基板５の下面を接着する。次に、半導体構成体４の周囲における導電性接着層３の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層１５ａを形成する。絶縁層形成用層１５ａは、例えば、エポキシ系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものである。
次に、半導体構成体４および絶縁層形成用層１５ａの上面に上層絶縁膜形成用シート１６ａを配置する。上層絶縁膜形成用シート１６ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート１６ａとして、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１２に示すように、一対の加熱加圧板４２、４３を用いて上下から絶縁層形成用層１５ａおよび上層絶縁膜形成用シート１６ａを加熱加圧する。すると、半導体構成体４の周囲における導電性接着層３の上面に絶縁層１５が形成され、半導体構成体４および絶縁層１５の上面に上層絶縁膜１６が形成される。この場合、上層絶縁膜１６の上面は、上側の加熱加圧板４２の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１６の上面を平坦化するための研磨工程は不要である。
次に、図１３に示すように、レーザビームを照射するレーザ加工により、柱状電極１３の上面中央部に対応する部分における上層絶縁膜１６に開口部１７を形成する。また、図１３に示す状態における一部の底面図である図１４にも示すように、メカニカルドリルを用いて、ダイシングライン４１およびその両側に対応する領域において、上層絶縁膜１６、絶縁層１５、導電性接着層３、グラウンド層２およびベース板１の所定の箇所に、直径がダイシングライン４１の幅よりもある程度大きい円形状の貫通孔２６ａを形成する。次に、必要に応じて、開口部１７内および貫通孔２６ａ内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１５に示すように、開口部１７を介して露出された柱状電極１３の上面を含む上層絶縁膜１６の上面全体、ベース板１の下面全体および貫通孔２６ａの内壁面に、銅の無電解メッキにより、上層下地金属層１８、下層下地金属層２３および下地金属層２７ａを形成する。次に、上層下地金属層１８の上面にメッキレジスト膜４４をパターン形成する。この場合、上層配線１９形成領域に対応する部分におけるメッキレジスト膜４４には開口部４５が形成されている。
次に、下地金属層１８、２３、２７ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４４の開口部４５内の上層下地金属層１８の上面に上層配線１９を形成し、また、下層下地金属層２３の下面に下層配線２４を形成し、さらに、貫通孔２６ａ内の下地金属層２７ａの表面に銅層２７ｂを形成する。次に、メッキレジスト膜４４を剥離し、次いで、上層配線１９をマスクとして上層下地金属層１８の不要な部分をエッチングして除去すると、図１６に示すように、上層配線１９下にのみ上層下地金属層１８が残存される。また、この状態では、貫通孔２６ａ内に下地金属層２７ａと銅層２７ｂとからなる上下導通部２７が形成されている。
次に、図１７に示すように、スクリーン印刷法等により、上層配線１９を含む上層絶縁膜１６の上面全体にソルダーレジスト等からなる上層オーバーコート膜２０を形成し、また、下層配線２４の下面全体にソルダーレジスト等からなる下層オーバーコート膜２５を形成し、さらに、上下導通部２７内にソルダーレジスト等からなる側面絶縁膜２８を形成する。この場合、上層配線１９の接続パッド部に対応する部分における上層オーバーコート膜２０には開口部２１が形成されている。
次に、開口部２１内およびその上方に半田ボール２２を上層配線１９の接続パッド部に接続させて形成する。次に、図１８および図１９に示すように、ダイシングライン４１に沿って、すなわち、互いに隣接する半導体構成体４間において、上層オーバーコート膜２０、上層絶縁膜１６、絶縁層１５、導電性接着層３、グラウンド層２、ベース板１、下層オーバーコート膜２５、上下導通部２７および側面絶縁膜２８を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体４を配置し、複数の半導体構成体４に対して、上層配線２４、下層配線２４、上下導通部２７および半田ボール２２の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１２に示す製造工程以降では、ベース板１と共に複数の半導体構成体４を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図２０はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、下層下地金属層２３を含む下層配線２４をパターニングして通常の配線とし、下層配線２４の接続パッド部に対応する部分における下層オーバーコート膜２５に開口部５１を設け、下層オーバーコート膜２５下にコンデンサや抵抗等からなるチップ部品５２を下層配線２４の接続パッド部に半田等からなる導電材５３を介して接続させて搭載した点である。この場合、下層配線２４は通常の配線であるので、下層配線２４の少なくとも一部と上層配線１９の少なくとも一部とを接続するための上下導通部２７の本数はそれに応じた本数である。
（第３実施形態）
図２１はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図２０に示す場合と異なる点は、グラウンド層２および導電性接着層３を有せず、半導体構成体４のシリコン基板５の下面をダイボンド材からなる接着層５４を介してベース板１の上面に接着した点である。
次に、この半導体構成体の製造方法の一例の一部について説明する。図８に示す工程を経た後に、図２２に示すように、シリコン基板５の下面全体に接着層５４を接着する。接着層５４は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板５に固着する。次に、シリコン基板５に固着された接着層５４をダイシングテープ（図示せず）に貼り付け、図２３に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図２３の如く、シリコン基板５の下面に接着層５４を有する半導体構成体４が複数個得られる。
このようにして得られた半導体構成体４では、シリコン基板５の下面に接着層５４を有するため、ダイシング工程後に各半導体構成体４のシリコン基板５の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体４のシリコン基板５の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。そして、この半導体構成体４をベース板１上に配置する場合には、加熱加圧により、接着層５４を本硬化させればよい。
（その他の実施形態）
例えば、図２０では、上層絶縁膜１６上に設ける上層配線を１層とし、下層絶縁膜３７下に設ける下層配線を１層としているが、これに限らず、上層絶縁膜１６上に設ける上層配線を２層以上とし、また、下層絶縁膜３７下に設ける下層配線を２層以上としてもよい。また、下層オーバーコート膜２５下に搭載される電子部品は、チップ部品５３に限らず、例えば、ベアチップ、ＣＳＰ等であってもよい。
また、上記実施形態では、半導体構成体４として、外部接続用電極としての柱状電極１３を有するものとしたが、これに限らず、柱状電極を有せず、外部接続用電極としての接続パッド部を有する配線１２を有するものであってもよく、また、柱状電極および配線を有せず、外部接続用電極としての接続パッド６を有するものであってもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の一部を切り欠いた底面図。 図１および図２に示す半導体構成体の製造に際し、当初用意したものの断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図８に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に示す状態における一部の底面図。 図１３に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に示す状態における一部の一部を切り欠いた底面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。 図２１に示す半導体装置の製造に際し、所定の工程の断面図。 図２２に続く工程の断面図。
符号の説明
１ ベース板
２ グラウンド層
３ 導電性接着層
４ 半導体構成体
５ シリコン基板
６ 接続パッド
１２ 配線
１３ 柱状電極
１４ 封止膜
１５ 絶縁層
１６ 上層絶縁膜
１９ 上層配線
２０ 上層オーバーコート膜
２２ 半田ボール
２４ 下層配線
２５ 下層オーバーコート膜
２６ 溝
２７ 上下導通部

Claims (12)

  1. ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、接続パッド部を有する少なくとも１層の上層配線とを備えた半導体装置において、前記絶縁膜および前記ベース板の側面に上下導通部が前記上層配線の少なくとも一部に接続されて設けられていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記上下導通部は、前記絶縁膜および前記ベース板の側面に設けられた溝内に設けられていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記ベース板の上面にグラウンド層が前記上下導通部に接続されて設けられていることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記半導体構成体の半導体基板は前記グラウンド層に導電性接着層を介して接着されていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を有することを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記ベース板下に少なくとも１層の下層配線が設けられ、該下層配線の少なくとも一部は前記上下導通部に接続されていることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記最下層の下層配線の接続パッド部を除く部分を覆う下層オーバーコート膜を有することを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記下層オーバーコート膜下に電子部品が前記最下層の下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  10. 上面にグラウンド層を有するベース板上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
    前記半導体構成体および前記絶縁層上に少なくとも１層の上層配線を前記半導体構成体の前記外部接続用電極に接続させて形成する工程と、
    前記半導体構成体間におけるダイシングラインおよびその両側に対応する領域において、前記絶縁層および前記ベース板に形成された貫通孔内に前記グラウンド層と前記上層配線の一部とを接続する上下導通部を形成する工程と、
    前記ダイシングラインに沿って前記絶縁層、前記ベース板および前記上下導通部を切断して、側面に上下導通部を有する半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の発明において、前記ベース板上に前記半導体構成体を配置する工程は、前記グラウンド層上に設けられた導電性接着層上に前記半導体構成体の半導体基板を接着する工程であることを特徴とする半導体装置の製造方法。
  12. ベース板上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
    前記半導体構成体および前記絶縁層上に少なくとも１層の上層配線を前記半導体構成体の前記外部接続用電極に接続させて形成する工程と、
    前記ベース板下に少なくとも１層の下層配線を形成する工程と、
    前記半導体構成体間におけるダイシングラインおよびその両側に対応する領域において、前記絶縁層および前記ベース板に形成された貫通孔内に前記上層配線の少なくとも一部と前記下層配線の少なくとも一部とを接続する上下導通部を形成する工程と、
    前記ダイシングラインに沿って前記絶縁層、前記ベース板および前記上下導通部を切断して、側面に上下導通部を有する半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2004018537A 2004-01-27 2004-01-27 半導体装置の製造方法 Expired - Lifetime JP3945483B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004018537A JP3945483B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法
US11/040,593 US7352054B2 (en) 2004-01-27 2005-01-21 Semiconductor device having conducting portion of upper and lower conductive layers
KR1020050006928A KR100595889B1 (ko) 2004-01-27 2005-01-26 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
CNB2005100047738A CN100343965C (zh) 2004-01-27 2005-01-26 具有上下导电层的导通部的半导体装置及其制造方法
US11/860,970 US7582512B2 (en) 2004-01-27 2007-09-25 Method of fabricating semiconductor device having conducting portion of upper and lower conductive layers on a peripheral surface of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018537A JP3945483B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005216937A true JP2005216937A (ja) 2005-08-11
JP3945483B2 JP3945483B2 (ja) 2007-07-18

Family

ID=34792547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018537A Expired - Lifetime JP3945483B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7352054B2 (ja)
JP (1) JP3945483B2 (ja)
KR (1) KR100595889B1 (ja)
CN (1) CN100343965C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064879A (ja) * 2007-09-05 2009-03-26 Casio Comput Co Ltd 半導体装置およびその製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468719C (zh) 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
JP5177625B2 (ja) 2006-07-11 2013-04-03 独立行政法人産業技術総合研究所 半導体チップの電極接続構造および導電部材、並びに半導体装置およびその製造方法
KR100784388B1 (ko) * 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
TWI384595B (zh) * 2007-08-08 2013-02-01 Teramikros Inc 半導體裝置及其製造方法
TW200935572A (en) * 2008-02-01 2009-08-16 Yu-Nung Shen Semiconductor chip packaging body and its packaging method
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
TW201104809A (en) * 2009-07-24 2011-02-01 Harvatek Corp Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for manufacturing the same
TW201104934A (en) * 2009-07-24 2011-02-01 Harvatek Corp Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and manufacturing method thereof
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
EP2648218B1 (en) 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
CN105514086B (zh) * 2012-07-09 2018-05-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US9634053B2 (en) 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US9520372B1 (en) * 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
CN106653730A (zh) * 2015-10-28 2017-05-10 蔡亲佳 基于半导体芯片封装体的嵌入式封装结构及其封装方法
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226506A (ja) * 1992-02-18 1993-09-03 Mitsubishi Materials Corp 表面実装型複合部品及びその製造方法
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US5967852A (en) * 1998-01-15 1999-10-19 Adc Telecommunications, Inc. Repairable connector and method
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP2000332155A (ja) 1999-03-12 2000-11-30 Sony Corp 半導体装置及びその製造方法
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6600214B2 (en) 2000-05-15 2003-07-29 Hitachi Aic Inc. Electronic component device and method of manufacturing the same
JP2002093942A (ja) 2000-09-14 2002-03-29 Nec Corp 半導体装置およびその製造方法
JP4183375B2 (ja) 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP3433193B2 (ja) 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
JP2003007899A (ja) 2001-06-27 2003-01-10 Sony Corp 半導体装置及びその製造方法
JP3836367B2 (ja) * 2001-12-21 2006-10-25 アルプス電気株式会社 高周波モジュール
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064879A (ja) * 2007-09-05 2009-03-26 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7352054B2 (en) 2008-04-01
US20050161799A1 (en) 2005-07-28
KR100595889B1 (ko) 2006-06-30
US20080020513A1 (en) 2008-01-24
CN1649118A (zh) 2005-08-03
CN100343965C (zh) 2007-10-17
JP3945483B2 (ja) 2007-07-18
KR20050077270A (ko) 2005-08-01
US7582512B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
JP3945483B2 (ja) 半導体装置の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4012496B2 (ja) 半導体装置
JP4609317B2 (ja) 回路基板
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4851794B2 (ja) 半導体装置
JP2006173232A (ja) 半導体装置およびその製造方法
JP3925503B2 (ja) 半導体装置
JP4438389B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4513302B2 (ja) 半導体装置
JP5137320B2 (ja) 半導体装置およびその製造方法
JP4321758B2 (ja) 半導体装置
JP4241284B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP2007123941A (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP2006147835A (ja) 半導体装置
JP2005116714A (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070402

R150 Certificate of patent or registration of utility model

Ref document number: 3945483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term