JP4874005B2 - 半導体装置、その製造方法及びその実装方法 - Google Patents

半導体装置、その製造方法及びその実装方法 Download PDF

Info

Publication number
JP4874005B2
JP4874005B2 JP2006161128A JP2006161128A JP4874005B2 JP 4874005 B2 JP4874005 B2 JP 4874005B2 JP 2006161128 A JP2006161128 A JP 2006161128A JP 2006161128 A JP2006161128 A JP 2006161128A JP 4874005 B2 JP4874005 B2 JP 4874005B2
Authority
JP
Japan
Prior art keywords
wiring layer
semiconductor device
multilayer wiring
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006161128A
Other languages
English (en)
Other versions
JP2007329396A (ja
Inventor
隆司 埜本
浩久 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006161128A priority Critical patent/JP4874005B2/ja
Priority to US11/595,854 priority patent/US7863745B2/en
Priority to TW095141873A priority patent/TWI330392B/zh
Priority to CNB2006101639747A priority patent/CN100533711C/zh
Priority to KR1020060120597A priority patent/KR100867968B1/ko
Publication of JP2007329396A publication Critical patent/JP2007329396A/ja
Application granted granted Critical
Publication of JP4874005B2 publication Critical patent/JP4874005B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置、その製造方法、及びその実装方法に関し、特にウエハレベルチップサイズパッケージ型半導体装置、その製造方法及びその実装方法に関する。
従来、半導体装置のパッケージングは半導体チップごとに為されていたが、電子機器の小型化・軽量化に寄与する高密度実装パッケージとして、ウエハレベルチップサイズパッケージ技術が提案されている。
当該ウエハレベルチップサイズパッケージにあっては、半導体ウエハ状態のままアッセンブリプロセスを施し、複数のチップを一括して樹脂封止して、最後に単体パッケージにする。
かかるウエハレベルチップサイズパッケージでは、ベアチップとほぼ同等サイズでバンプピッチを微細化することができ、また、複数の半導体チップを一括してパッケージングするため、その製造工程、材料を簡略化することができる利点がある。
かかる従来のウエハレベルチップサイズパッケージ型半導体装置の製造方法を図１乃至図３に示す。尚、此処では、一枚の半導体基板に多数個形成される半導体素子（半導体装置）のうち、２個について例示している。
当該ウエハレベルチップサイズパッケージ型半導体装置の製造工程にあっては、所謂ウエハープロセスが適用されて、シリコン（Ｓｉ）板からなる半導体基板１の一方の主面に、トランジスタなどの能動素子、容量素子などの受動素子が形成され、更に当該半導体基板１の一方の主面上に、多層配線層２が形成される（図１−（ａ）参照）。前記能動素子、受動素子は当該多層配線層２を介して相互に接続され、所望の機能を有する電子回路を形成する。
図面上、詳細な構成は示していないが、当該多層配線層２は、アルミニウム（Ａｌ）又は銅（Ｃｕ）からなる配線が、層間絶縁層を介して複数層積層されて構成される。当該層間絶縁膜材料としては、誘電率の低い材料（所謂Ｌｏｗ−Ｋ材）が用いられ、配線間に形成される電気容量を低減し、電気信号の伝達の高速化が図られる。
当該多層配線層２上には、アルミニウム（Ａｌ）からなる外部接続用電極パッド３が複数個配設される。
そして、当該電極パッド３の外縁部及び多層配線層２上を覆って、例えば酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等からなる無機絶縁層（パッシベーション層）４が配設される。
次いで、半導体素子の表面の保護を図るべく、前記パッシベーション層４上、及び前記電極パッド３の上面であってパッシベーション層４の端部を覆って、例えばポリイミド（Ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）等の有機絶縁膜５が選択的に被覆される。
そして、露出している電極パッド３上から有機絶縁膜５上に延在して、銅（Ｃｕ）からなる配線層６が選択的に配設される。当該配線層６の延在部の端部近傍には、メッキ法などにより、銅（Ｃｕ）からなる外部接続用金属柱（ポスト）７が配設される（図１−（ｂ）参照）。
次いで、当該金属柱７の上端面より僅かに下の位置まで、エポキシ系樹脂等からなる封止用樹脂８を被覆し、更に当該封止用樹脂８の上端面から僅かに突出している金属柱７の上部には、外部接続用突起電極として略球状のはんだ（半田）バンプ９が配設される（図２−（ｃ）参照）。
しかる後、例えばダイシングブレード１０を用いて、封止樹脂８、多層配線層２及び半導体基板１をダイシング処理し、個片化された半導体装置１５を得る（図２−（ｄ）参照）。
この様にして、多層配線層２の上面に設けられた電極パッド３に接続された配線層６の端部近傍に金属柱７が設けられ、配線層６を含む有機絶縁膜５上に封止樹脂８が設けられ、金属柱７の上面が封止用樹脂８の上面から突出し、当該突出している金属柱７の上端面に外部接続用半田バンプ９が配設された半導体装置１５が形成される（図３参照）。
一方、半導体装置に於ける耐湿性を向上すべく、半導体基板に形成された活性領域を取り囲んで当該半導体基板に環状の溝を形成し、当該半導体基板を樹脂封止する際、前記溝内に封止用樹脂を埋設してなる半導体装置が提案されている（例えば、特許文献１参照）。
特開２０００−２７７４６３号公報
この様に、ウエハレベルチップサイズパッケージ型の半導体装置１５の製造工程にあっては、前記図２−（ｄ）に示す工程に於いて、ダイシングブレード１０を用い、多層配線層２、半導体基板１などを切断し、個片化された半導体装置１５を形成している。
ところが、かかるダイシング処理の際、低誘電率絶縁材料からなる層間絶縁層を含む多層配線層２が破壊されるおそれがある。このため、当該半導体装置１５にあっては、その使用環境下に於いて、多層配線層２部の破壊が更に進行し、破壊面から水分が浸入して、半導体素子の特性を劣化させ、半導体装置１５の信頼性を低下させる可能性がある。
かかる問題に対応すべく、前記特許文献１に記載された技術を、当該半導体装置１５に適用することも考えられる。
当該特許文献１に記載されている技術にあっては、半導体素子の活性領域を取り囲んで形成された環状の溝には、封止用の樹脂が充填されるが、かかる封止用樹脂は、シリコン（Ｓｉ）などの半導体基板との密着力が十分ではない。この為、半導体基板に形成された機能素子と共に電子回路を形成する配線領域（回路形成部）の周囲に於ける絶縁層に溝を形成し、当該溝内に封止用樹脂を充填しても、当該封止用樹脂は外力によって半導体基板との界面から剥離し易く、上記の問題を解決することができない。
本発明は、上記の点に鑑みてなされたものであって、所謂ウエハレベルチップサイズパッケージ型半導体装置等、多層配線構造を具備する半導体装置であって、当該多層配線構造部に於ける耐湿性を向上させることができる構造を備えた半導体装置、その製造方法及びその実装方法を提供することを目的とする。
本発明の一観点によれば、複数個の機能素子が形成された半導体基板と、
前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層と、を具備する半導体装置であって、前記配線層が形成された領域を囲繞して前記多層配線層を貫通する複数本の溝が配設され、前記複数本の溝の夫々に有機絶縁物材料が充填され、前記複数本の溝は、前記半導体基板と前記多層配線層の間に配設されている酸化シリコン層を貫通して前記半導体基板に達していることを特徴とする半導体装置が提供される。前記溝の幅は約２μｍ以上約５０μｍ以下であってもよい。
本発明の別の観点によれば、複数個の機能素子が形成された半導体基板と、前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層とを具備し、前記配線層が形成された領域を囲繞して前記多層配線層を貫通する複数本の溝が配設され、前記複数本の溝の夫々に有機絶縁物材料が充填され、前記複数本の溝は、前記半導体基板と前記多層配線層の間に配設されている酸化シリコン層を貫通して前記半導体基板に達しており、前記多層配線層上に樹脂は配設され、前記樹脂面に外部接続用突起電極が形成されている半導体装置の実装方法であって、当該半導体装置を回路基板に実装する際に、前記回路基板と前記半導体装置との間を充填するアンダーフィル樹脂を、前記半導体装置の側面に表出する前記多層配線層まで被覆することを特徴とする半導体装置の実装方法が提供される。
本発明の更に別の観点によれば、半導体基板の一方の主面に複数個の機能素子を形成する工程と、前記半導体基板の主面上に、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とからなる多層配線層を形成する工程と、前記多層配線層に、前記配線層が形成された領域を囲繞し、前記多層配線層を貫通し前記半導体基板と前記多層配線層の間に配設されている酸化シリコン層を貫通して前記半導体基板に達する複数本の溝を形成する工程と、前記複数の溝の夫々に有機絶縁物材料を充填する工程と、を具備することを特徴とする半導体装置の製造方法が提供される。前記複数本の溝を、レーザ照射により前記多層配線層に貫通形成してもよい。
本発明によれば、ウエハレベルチップサイズパッケージ型の半導体装置等、半導体基板に形成された複数個の機能素子を相互に接続して電子回路を形成する多層配線層を備えた半導体装置に於いて、特に当該多層配線部の耐湿性を高めることができる構造を具備した半導体装置、その製造方法、及びその実装方法が提供される。
以下、本発明の実施の形態について説明する。
まず、本発明による半導体装置の構造につき説明し、次いで当該半導体装置の製造方法について説明する。
１．半導体装置の実施の形態
本発明の実施の形態に係る参考例としての半導体装置の断面構造を図４に示す。図５は、図４に於いて点線により囲まれた部分を拡大して示す。
図４を参照するに、本発明の実施に係る参考例としての半導体装置１００は、ウエハレベルチップサイズパッケージ型の半導体装置であって、多層配線層を有する。
即ち、当該ウエハレベルチップサイズパッケージ型半導体装置１００にあっては、シリコン（Ｓｉ）からなる半導体基板２１に所謂ウエハープロセスが適用されて、その一方の主面にトランジスタなどの能動素子、及び容量素子などの受動素子が形成され（図示せず）、更に当該半導体基板２１の一方の主面上に、酸化シリコン（ＳｉＯ２）層３３（図５参照）等の絶縁層を介して多層配線層２２が配設されている。
かかる多層配線層２２は、図５に示すように、銅（Ｃｕ）等からなる配線３１が層間絶縁層３２を介して複数層積層され多層化されて形成されている。当該配線３１の厚さは、例えば約０．５μｍ程に設定され、層間接続部を介して上下の配線層間が適宜接続されている。
一方、層間絶縁層３２を構成する材料としては、例えば、ＳｉＯＣ等の誘電率の低い材料（所謂Ｌｏｗ−Ｋ材料）が用いられ、配線間容量を低減し、電気信号の高速化が図られる。
半導体基板２１に形成された能動素子、受動素子等の機能素子は、当該多層配線層２２を介して相互に接続され、所望の機能を有する電子回路が形成される。
当該多層配線層２２の上部には、アルミニウム（Ａｌ）からなる電極パッド２３が複数個選択的に配設され、多層配線層２２を構成する配線３１と適宜接続されている。
また当該多層配線層２２上には、前記電極パッド２３の中央部を表出するよう選択的に開口を有して、例えば酸化シリコン（ＳｉＯ２）或いは窒化シリコン（ＳｉＮ）等の無機絶縁材料からなるパッシベーション層２４が選択的に配設されている。
更に、半導体素子の表面の保護を図るべく、前記無機絶縁層２４の上面及び電極パッド２３の上に於ける無機絶縁層２４の端面を覆って有機絶縁膜２５が配設されている。
当該有機絶縁膜２５は、ポリイミド、ベンゾシクロブテン、フェノール樹脂、又はポリベンゾオキサゾール等の有機絶縁性材料から選択され、またその厚さは、後の樹脂封止工程に於いて損傷を受けることの無いよう、約２μｍ以上に設定される。
本発明の参考例に於ける特徴的構成として、前記多層配線層２２に於いて、前記機能素子と共に電子回路を形成する配線領域以外の領域、即ち電極パッド２３に接続される配線３１が形成されている領域の外側の領域に、当該機能素子と共に電子回路を形成する配線領域を囲むように、即ち、かかる配線領域を囲繞して連続する溝３０が配設されている。
当該溝３０は、前記半導体基板２１と多層配線層２２との間に配設されている酸化シリコン層３３をも貫通し、当該半導体基板２１の上面に達している。即ち、当該溝３０は、多層配線層２２を形成する積層された絶縁層を貫通する形態をなしている。
多層配線層２２に於いて、当該溝３０は、配線３１が配置されない、即ち複数の層間絶縁層のみが積層された領域に於いて配設される。
そして、当該溝３０内には、前記有機絶縁膜２５を構成する有機絶縁物材料が充填されている。
従って、当該有機絶縁膜２５は、多層配線層２２に於いて、能動素子、受動素子と共に電子回路を形成する配線領域上、及び配線領域を含む多層配線層２２の周囲側面部を被覆している。
尚、多層配線構造にあっては、機能素子と共に電子回路を形成する配線領域の周囲、電極パッドよりも外側に位置して、当該配線層材料等からなる帯状のパターンを積層して形成される所謂耐湿リング（図示せず）を配設することが行われる。当該耐湿リングは、多層配線層の形成工程に於いて同時に形成される。
本発明の参考例に於ける溝３０は、当該耐湿リングの外側、即ち半導体素子（半導体チップ）の外周縁部側に位置して配設される。
一方、露出している電極パッド２３表面から前記有機絶縁膜２５上に延在して、銅（Ｃｕ）からなる配線層２６が配設されている。
当該配線層２６の端部近傍には、例えば選択メッキ法により、銅（Ｃｕ）からなるコンタクト用の金属柱（ポスト）２７が配設される。当該金属柱２７の表面には、その表面よりニッケル（Ｎｉ）／金（Ａｕ）、或いはニッケル（Ｎｉ）／パラジウム（Ｐｄ）／金（Ａｕ）からなる被覆層が配設される。
更に、前記有機絶縁膜２５が配設されていない多層配線層２２の露出表面、有機絶縁膜２５の表面、配線層２６の表面、及び金属柱２７の側面は、当該金属柱２７の上面より僅かに下の位置までの高さ（厚さ）を有する封止用樹脂２８により被覆されている。
当該封止用樹脂２８としては、例えば、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂、ビスマレイミド樹脂又はエポキシ樹脂等を用いることができる。
更に、当該封止用樹脂２８の上面から僅かに突出している複数の金属柱２７の上端部には、それぞれ略球状の外部接続用突起電極２９が配設されている。当該外部接続用突起電極２９は、錫（Ｓｎ）−銀（Ａｇ）はんだ、或いは銅（Ｃｕ）を含む錫（Ｓｎ）−銀（Ａｇ）はんだなどから構成される。
この様に、本実施例に於ける参考例としての半導体装置１００にあっては、多層配線層２２に於いて、半導体基板に形成された機能素子と共に電子回路を形成する配線領域を囲むように、即ち当該配線領域を囲繞して、当該多層配線層２２を貫通する溝３０が配設・形成され、当該溝３０内に有機絶縁膜２５を構成する有機絶縁物材料が充填・配設されている。
従って、当該多層配線層２２に対するダイシング処理の際に、パッケージの端面に於ける多層配線層２２にクラックが生じても、当該溝３０内に配設された有機絶縁膜２５がダムの役割を果たし、当該クラックの伸延は阻止される。即ち、当該多層配線層２２に於いて、電子回路を形成している配線領域の破壊を防止することができる。
また、当該有機絶縁膜２５は、封止用樹脂２８よりも軟らかな材料であることから、半導体装置１００の環境試験や実際の使用環境下に於いて、熱応力及び／又は外部からの機械的応力を、効果的に吸収・緩和することができ、半導体装置１００の信頼性を高めることができる。
また、当該多層配線層２２に溝３０が形成され、当該溝３０内に有機絶縁膜２５を構成する有機絶縁物材料が充填されることにより、当該有機絶縁膜２５は多層配線層２２に対して大きな接触面積をもって接している。
この結果、前記多層配線層２２と封止用樹脂２８との界面から水分が浸入しても、浸入した水分は前記溝３０の内壁に沿って浸入することになり、その経路（図４の矢印参照）の距離、即ち沿面経路の長さは長い。
従って、当該半導体装置１００の機能素子部への水分の侵入は効果的に阻止され、半導体装置１００は高い信頼性を有する。
前記多層配線層２２に於ける溝３０は、例えばレーザを用いて形成することができる。レーザを用いて形成する際には、当該溝３０の幅は約２μｍ程に設定される。当該溝の幅は、レーザの出力に因るが、最大約５０μｍ程に設定することができる。
当該図４に示す実施例にあっては、パッケージの端面の近傍であって、多層配線層２２に於ける、前記半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域以外の領域に、当該電子回路を形成する配線領域を囲んで、１つの溝３０が配設され、当該溝３０中に有機絶縁膜２５が配設されている。
図６は、本発明の実施の形態にかかる半導体装置１１０を示す。なお、以下の説明にあっては、図４に示す構成に対応する構成には同じ番号を付して、その説明を省略する。
当該半導体装置１１０にあっては、多層配線層２２に於いて、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域以外の領域に、当該電子回路を形成する配線領域を囲んで、複数本の溝３０を多重に形成し、当該複数本の溝のそれぞれに有機絶縁膜２５を配設している。
即ち、当該半導体装置１１０にあっては、多層配線層２２に於いて、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域以外の領域に、当該回路形成領域を囲んで、３本の溝３０−１乃至３０−３が配設され、当該溝３０−１乃至３０−３のそれぞれに有機絶縁膜２５が充填・配設されている。
従って、ダイシング処理の際に、パッケージの端面に於ける多層配線層２２の面にクラックが発生しても、多重に配設された溝３０−１乃至３０−３内に配設された有機絶縁膜２５がクラックの進行に対するダムの役割を果たし、当該クラックの伸延は阻止される。即ち、多層配線層２２に於ける電子回路を形成する配線領域は有効に保護される。
また、当該溝３０−１乃至３０−３に配設された有機絶縁膜２５は、熱応力及び外部からの機械的応力を吸収・緩和する。
このように、本変形例にあっては、多層配線層２２に於いて、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域以外の領域に、３本の溝３０−１乃至３０−３が多重に形成され、それぞれの内部に有機絶縁膜２５を構成する有機絶縁物材料が配設されている。
従って、封止樹脂２８と多層配線層２２との界面から水分が浸入したとしても、当該水分は複数の溝３０−１乃至３０−３のそれぞれの内壁を順次経由して浸入することになり、その経路（図６の矢印参照）の長さは、前記半導体装置１００に比して更に長い。即ち、かかる構成によって、半導体装置は更なる信頼性の向上を図ることができる。
尚、前記図４及び図６に示される実施例にあっては、配線層２６の端部近傍に金属柱（ポスト）２７が配設され、当該金属柱２７の上面より僅かに下の位置まで封止用樹脂２８により被覆され、かかる封止用樹脂２８の上面から僅かに突出している夫々の金属柱２７の上部に、略球状の外部接続用突起電極２９が配設されている。
本発明はかかる外部接続端子構造に限られるものではなく、他の外部接続用端子構造を有するウエハレベルチップサイズパッケージ型の半導体装置にも適用することができる。
即ち、かかる外部接続端子構造として、例えば図７又は図８に示す構造とすることができる。
ここで、図７は、前記半導体装置１００の参考例としての第２の変形例にかかる半導体装置１２０を示し、また図８は、当該半導体装置１００の参考例としての第３の変形例にかかる半導体装置１３０を示す。尚、以下の説明では、図４又は図６を参照して説明した部位に対応する部位には同じ符号を付し、その説明を省略する。
図７に示す半導体装置１２０にあっても、多層配線層２２に於いて、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域を囲むように、即ち当該配線領域を囲繞して、当該多層配線層２２を貫通する溝３０が配設・形成され、当該溝３０内に有機絶縁膜２５を構成する有機絶縁物材料が充填・配設されている。
そして、配線層２６の端部近傍には、前記半導体装置１００に於ける金属柱２７に替えてはんだ（半田）をもって形成された外部接続用突起電極２９が配設されている。
即ち、前記有機絶縁膜２５に被覆されていない多層配線層２２の上面、当該有機絶縁層２５の表面、配線層２６の露出表面及び外部接続用突起電極２９の側面が封止用樹脂２８により被覆され、一端２９ａが前記配線層２６に接している外部接続用突起電極２９の略球状の頭部２９ｂが、当該封止用樹脂２８表面から突出している。
この様な実施形態にあっても、前記半導体装置１００と同様の効果を奏することができる。
勿論、前記半導体装置１１０と同様、本実施形態にあっても多層配線層２２の、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域外の領域に、当該電子回路を形成する配線領域を囲繞して複数の溝（貫通孔）を多重に配設し、当該複数の溝の中に有機絶縁物材料を充填・配設しても良い。
また、図８に示す半導体装置１３０は、外部接続端子構造が所謂ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）構造とされたウエハレベルチップサイズパッケージ型半導体装置である。
かかる半導体装置１３０にあっても、多層配線層２２に於いて、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域を囲むように、即ち当該配線領域を囲繞して、当該多層配線層２２を貫通する溝３０が配設・形成され、当該溝３０内に有機絶縁膜２５を構成する有機絶縁物材料が充填・配設されている。
そして、配線層２６の端部近傍には、封止用樹脂２８から突出しない高さをもって外部接続用柱状電極２７が配設されている。
この様な実施形態にあっても、前記半導体装置１００と同様の効果を奏することができる。
勿論、本実施形態にあっても、前記半導体装置１１０と同様、多層配線層２２の、電子回路を形成する配線領域外の領域に、当該電子回路を形成する配線領域を囲繞して複数の溝（貫通孔）を多重に配設し、当該複数の溝の中に有機絶縁物材料を充填・配設して良い。
なお、前記半導体装置１００乃至半導体装置１３０は、プリント配線基板上に、通常のフリップチップ接続法（フェイスダウン接続法）により実装される。
この時、プリント配線基板と当該半導体装置との間に、所謂アンダーフィル材を充填・硬化せしめ、両者の接続を強固なものとすることができる。
２．半導体装置の製造方法の実施の形態
図９乃至図１５を参照し、半導体装置１００の製造方法について説明する。
所謂ウエハープロセスが適用されて、一方の主面に能動素子及び受動素子が形成されたシリコン（Ｓｉ）半導体基板２１の、当該一方の主面上に、当該ウエハープロセスを適用して、酸化シリコン（ＳｉＯ２）層等（図示せず）を介して多層配線層２２を形成する（図９−（ａ）参照）。
当該多層配線層２２は、銅（Ｃｕ）等からなる配線３１が層間絶縁層を介して多層に形成される。当該配線３１の厚さは、例えば約０．５μｍとされる。また、層間絶縁層材料としては、誘電率の低い材料（所謂Ｌｏｗ−Ｋ材料）が用いられる。
当該多層配線層２２上には、アルミニウム（Ａｌ）からなる電極パッド２３が複数個選択的に配設される。当該電極パッド２３は多層配線層２２を構成する複数の配線３１（図５参照）と適宜接続されている。
また当該多層配線層２２上には、前記電極パッド２３の中央部及びスクライブ予定領域を表出するよう選択的に開口を有して、例えば酸化シリコン（ＳｉＯ２）或いは窒化シリコン（ＳｉＮ）等の無機絶縁材料からなるパッシベーション層２４が配設される。
次に、多層配線層２２の、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域外の領域、即ち、電極パッド２３に接続される配線３１が設けられている領域の外側の領域に、当該電子回路を形成する配線領域を囲繞するよう溝３０を形成する（図９−（ｂ）参照）。
当該溝３０の形成にあたっては、レーザ照射法を用いる。かかるレーザ照射によれば、ダイシング等に比して多層配線層２２に対して機械的損傷を与える可能性が低い。レーザの種類に特に限定はなく、例えばＹＡＧレーザを用いることができる。
多層配線層２２に於いて、レーザ光が照射された部位は溶融し除去されて、溝３０が形成される。当該溝３０は、多層配線層２２を貫通して形成される。
この時、当該溝３０の最小幅はレーザ光の照射寸法の最小値により決定され、最小約２μｍ程に設定され得る。また当該溝３０の幅は、レーザ光の出力を変更することにより、最大約５０μｍ程に設定することができる。
当該溝３０は、半導体基板２１と多層配線層２２との間に配設されている酸化シリコン層３２（図５参照）をも貫通し、半導体基板２１の上面にまで達するものとされる。従って、当該溝３０の深さは、多層配線層２２の厚さにより定まり、約０．１μｍ以上となる。
また、図６に示す半導体装置１１０の如く、多層配線層２２の、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域外の領域に、当該電子回路を形成する配線領域を囲繞して、複数本の溝３０−１乃至３０−３を多重に配設する場合には、レーザ光の照射位置を横方向（半導体基板の表面と並行な方向）に適宜異ならしめてレーザ光を照射する。
尚、当該溝３０の形成手段としては、上記レーザ光の選択的照射に限らず、例えばウエットエッチング等の化学的手法を適用することができる。
次いで、前記パッシベーション層２４の上面から電極パッド２３の上面であって当該パッシベーション層２４端部を覆って、有機絶縁膜２５を選択的に配設する（図１０−（ｃ）参照）。
当該有機絶縁膜２５を被着・形成するにあっては、パッシベーション層２４上、電極パッド２３上の当該パッシベーション層２４端部及び前記溝３０内に有機絶縁材料を被覆・充填し、所定の硬化温度で熱処理を行って当該有機絶縁材料を硬化させる。
当該有機絶縁材料としては、例えばベンゾシクロブテン、フェノール樹脂、又はポリベンゾオキサゾール等を用いることができ、これらの有機絶縁材料の場合には、３５０℃以下の温度で熱処理を行い、硬化せしめる。一方、有機絶縁材料としてポリイミドを用いる場合には、４００℃以下の温度で熱処理を行ない、硬化せしめる。
図１１は、かかる図１０−（ｃ）に示す工程がなされた状態に於ける、半導体基板２１の平面を示す。
図１１にあっては、当該半導体基板２１に多数個形成された半導体素子のうち、４個を表示している。当該４個の半導体素子は、後述する工程により、外周に沿うダイシングラインＤＬに沿ってダイシング処理され、個片化される。
ここで、個々の半導体素子２１Ａにあっては、多層配線層２２の、半導体基板２１に形成された機能素子と共に電子回路を形成する配線領域の外側の領域、即ち電極パッド２３に接続される配線３１（図５参照）が配設されている領域であって且つ耐湿リングよりも外側の領域に、当該電子回路を形成する配線領域を囲繞して、環状に連続する溝３０が配設されている。
そして、当該電子回路を形成する配線領域を含む多層配線層２２上並びに前記溝３０内に有機絶縁材料からなる有機絶縁膜２５が被覆されている。
尚、当該図１１では、明示されていないが、各電極パッド２３の中央部は当該有機絶縁膜２５によって被覆されておらず、当該電極パッド２３の表面が露出している（図１０−（ｃ）参照）。
前記図１０−（ｃ）に示す工程後、露出している電極パッド２３表面から前記有機絶縁膜２５上に延在して、銅（Ｃｕ）からなる配線層２６を選択的に配設する。当該銅（Ｃｕ）配線層２６は、周知のメッキ法、或いは周知の皮膜形成法とフォトプロセスを適用して形成することができる。
次いで、当該配線層２６の端部近傍に、選択メッキ法等により、銅（Ｃｕ）からなる金属柱（ポスト）２７を配設する。当該金属柱２７の表面には、当該金属柱２７の表面側よりニッケル（Ｎｉ）／金（Ａｕ）、或いはニッケル（Ｎｉ）／パラジウム（Ｐｄ）／金（Ａｕ）からなる被覆層（図示せず）が配設される（図１０−（ｄ）参照）。
次いで、前記有機絶縁膜２５が配設されていない多層配線層２２の露出表面、有機絶縁膜２５の露出表面、配線層２６の露出表面、及び金属柱２７の側面を覆って、当該金属柱２７の上面より僅かに下の位置までの高さ（厚さ）を有する封止用樹脂２８を被覆する（図１２−（ｅ）参照）。
当該封止用樹脂２８としては、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂、ビスマレイミド樹脂、或いはエポキシ樹脂を適用することができる。また、当該封止用樹脂２８の被覆方法としては、所謂トランスファモールド法を適用することができる。また、所謂コンプレッションモールド法を適用することも可能である。
そして、当該封止用樹脂２８の上面から僅かに突出している複数の金属柱２７の上端部に、それぞれ略半球状の外部接続用突起電極２９を配設する。
当該外部接続用突起電極２９は、錫（Ｓｎ）−銀（Ａｇ）はんだ、或いは銅（Ｃｕ）を含む錫（Ｓｎ）−銀（Ａｇ）はんだ等から構成され、所謂はんだディップ法により被着し、加熱することにより略球状の突起電極とすることができる。
しかる後、ダイシングブレード１０を適用し、前記ダイシングラインＤＬ（図１１参照）に沿って、半導体基板２１を、その表面に配設された封止樹脂２８、多層配線層２２等と共にダイシングし、図４に示すところの個片化された半導体装置１００を形成する（図１２−（ｆ）参照）。
かかるダイシング処理の際、多層配線層２２に損傷・クラックを生じても、当該多層配線層２２の表面、並びに当該多層配線層２２に配設された溝３０内へ充填・被覆された有機絶縁層２５によって、損傷・クラックの伸延は阻止され、当該多層配線層２２内の電子回路を形成する配線領域は保護される。
また、有機絶縁物２５は、封止用樹脂２８よりも軟らかい材料からなるため、半導体装置１００の環境試験及び／或いは実際の使用環境下に於いて、熱応力及び外部からの機械的応力を吸収・緩和することができ、当該半導体装置１００は高い信頼性を有する。
また、当該多層配線層２２に前記溝３０が形成され、当該溝３０内に前記有機絶縁膜２５を構成する有機絶縁物材料が充填されることにより、当該有機絶縁膜２５と多層配線層２２は大きな接触面積をもって接している。
この為、前記多層配線層２２と封止用樹脂２８との界面から水分が浸入しても、浸入した水分は前記溝３０の内壁に沿って浸入することになり、その経路（図４の矢印参照）の距離、即ち沿面経路の長さは長い。従って、当該半導体装置の機能素子部への水分の侵入は効果的に阻止され、かかる点に於いても当該半導体装置１００は高い信頼性を有する。
前述の方法により製造された半導体装置１００の、プリント基板等の実装基板への実装形態を、図１３に示す。
かかる実装形態にあっては、実装基板２００に対し当該半導体装置１００はフリップチップ（フェイスダウン）方式にて実装される。従って、当該実装基板２００上に配設された電極パッド２０１に対して半導体装置１００の外部接続用突起電極２９が接続され、当該半導体装置１００と実装基板２００との間には、所謂アンダーフィル材３００が充填される。
この時、当該アンダーフィル材３００は、半導体装置１００と実装基板２００との間に留まらず、当該半導体装置１００の側面に於いて半導体基板２１の側面部に接して（当該側面の一部を被覆して）配設される。かかる被覆形態により、封止用樹脂２８を介して多層配線部２２に応力が及ぶことを低減・防止することができる。
尚、前記図７に示す半導体装置１１０の製造にあっては、図１０−（ｄ）に示す工程に於いて、電極パッド２３上から有機絶縁層２５上に延在して配線層２６を配設した後に、多層配線層２２の表出部、有機絶縁層２５の表出、及び配線層２６の表出部を覆って封止用樹脂２８を被覆する。
次いで、当該封止用樹脂２８に対し、マスクを介してのプラズマ処理等、選択的なアッシング処理を施し、前記配線層２６の突起電極２９の配設箇所に、開口を形成する。
そして、当該開口内にはんだ材料を充填し、突起電極２９の基部２９ａが埋設し、基部２９ａに連続する略球状の頭部２９ｂが封止樹脂２８の上面に位置するように、突起電極２９を形成する。
しかる後、ダイシング工程を行い、半導体装置１１０を形成する。
また、前記図８に示す半導体装置１２０の製造にあっては、図１０−（ｄ）に示す工程に於いて、封止用樹脂２８を金属柱２７の上端面と同じ高さの位置まで充填する。
しかる後、ダイシング処理を行い、半導体装置１２０を形成する。
ここで、図１４及び図１５を参照して、多層配線層２２が形成された半導体基板２１上に、有機絶縁材料を被覆して有機絶縁膜２５を形成する工程を説明する。
図１４に示す例にあっては、有機絶縁膜２５を構成する有機絶縁材料として、感光性ポリイミドを用いる。
半導体基板２１上に配設された多層配線層２２、無機絶縁層２４、電極パッド２３、及び有機絶縁膜配設用溝３０上を覆って感光性ポリイミド２５Ａを塗布・被覆し、その後当該感光性ポリイミド層２５Ａに対してマスク５０を通じて紫外線等を選択的に照射する。
当該マスク５０には、後の工程で個片化される１つの半導体チップの端部、並びに電極パッド２３の略中央に相当する箇所以外の領域に、開口が配設されている。
そして当該マスク５０の開口を介して、感光性ポリイミド層２５Ａに選択的に紫外線を照射する。（図１４−（ａ）参照）
しかる後、感光性ポリイミド２５Ａを現像処理して、紫外線の非照射部分、即ち個片化される半導体チップの端部、及び電極パッド２３の略中央に相当する箇所に於ける感光性ポリイミドが除去される。（図１４−（ｂ）参照）
尚、有機絶縁膜２５を構成する有機絶縁材料として、非感光性ポリイミドを用いる場合には、フォトレジスト層を用いた選択エッチング法により、当該非感光性ポリイミドをパターニングする。
即ち、半導体基板上に配設された多層配線層２２、無機絶縁層２４、電極パッド２３、及び有機絶縁膜配設用溝３０上を覆って配設された非感光性ポリイミド層上に、ボジ型或いはネガ型のフォトレジスト層を形成し、当該フォトレジスト層に対してマスクを介して紫外線を照射する。
そして当該フォトレジスト層を現像して得られたパターンをマスクとして、非感光性ポリイミド層を選択エッチングし、所望のパターンを得る。
しかる後、当該フォトレジスト層は除去される。
また、有機絶縁膜２５を構成する有機絶縁材料として液状の材料を用いる場合には、印刷法を適用するこきもできる。
即ち、半導体基板上に配設された多層配線層２２、無機絶縁層２４、電極パッド２３、及び有機絶縁膜配設用溝３０上を覆ってマスク６５を配置し、スキージ６０を用いて液状の有機絶縁材料２５Ｂを印刷塗布する。（図１５参照）マスク６５は、例えばステンレス（ＳＵＳ）材等から形成される。
当該マスク６５には、個片化される半導体チップの端部及び電極パッド２３の中央部に相当する箇所以外に於いて、貫通孔が配設されている。
従って、前記半導体基板上に配設された皮膜の、当該マスク６５の貫通孔に対応する箇所に、液状の有機絶縁材料２５Ｂが印刷塗布される。かかる印刷塗布処理の後、マスク６５は除去される。
図１４、図１５に示す工程後、当該有機絶縁材料２５Ａ或いは２５Ｂに対し熱処理を施して硬化せしめ、前記図１０−（ｃ）に示す状態とする。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
（付記１） 複数個の機能素子が形成された半導体基板と、
前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層と、を具備する半導体装置であって、
前記配線層が形成された領域を囲繞して前記多層配線層を貫通する溝が配設され、
前記溝に有機絶縁物材料が充填されてなることを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置であって、
前記溝の幅は約２μｍ以上約５０μｍ以下であることを特徴とする半導体装置。
（付記３） 付記１又は２記載の半導体装置であって、
前記溝の前記多層配線層における貫通長さは、約０．１μｍ以上であることを特徴とする半導体装置。
（付記４） 付記１乃至３いずれか一項記載の半導体装置であって、
前記溝は、前記配線層が形成された領域を囲繞して前記多層配線層に複数本貫通して形成され、前記複数の溝の夫々に前記有機絶縁物材料が充填されてなることを特徴とする半導体装置。
（付記５） 付記１乃至４いずれか一項記載の半導体装置であって、
前記有機絶縁物材料は、ポリイミド、ベンゾシクロブテン、フェノール樹脂、及びポリベンゾオキサゾールから構成される群から選択される材料から成ることを特徴とする半導体装置。
（付記６） 付記１乃至５いずれか一項記載の半導体装置であって、
前記多層配線層上に形成された複数の電極パッドを開口し、前記多層配線層上に設けられた第１の絶縁層と、
前記電極パッドに接続され、前記第１の絶縁層上に設けられた第２の配線層と、
前記第２の配線上に設けられた金属柱と、
前記第１の絶縁層及び前記第２の配線層上に形成され前記金属柱の一端を露出する樹脂と、を具備することを特徴とする半導体装置。
（付記７）付記１乃至６いずれか一項記載の半導体装置であって、
前記金属柱の前記樹脂から露出する一端には外部接続用突起電極が形成されていることを特徴とする半導体装置。
（付記８） 付記６又は７記載の半導体装置であって、
前記樹脂は、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂、ビスマレイミド樹脂又はエポキシ樹脂から構成される群から選択される材料から成ることを特徴とする半導体装置。
（付記９）複数個の機能素子が形成された半導体基板と、
前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層とを具備し、
前記配線層が形成された領域を囲繞して前記多層配線層を貫通する溝が配設され、前記溝に有機絶縁物材料が充填され、
前記多層配線層上に樹脂は配設され、前記樹脂面に外部接続用突起電極が形成されている半導体装置の実装方法であって、
当該半導体装置を回路基板に実装する際に、前記回路基板と前記半導体装置との間を充填するアンダーフィル樹脂を、前記半導体装置の側面に表出する前記多層配線層まで被覆することを特徴とする半導体装置の実装方法。
（付記１０） 半導体基板の一方の主面に複数個の機能素子を形成する工程と、
前記半導体基板の主面上に、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とからなる多層配線層を形成する工程と、
前記多層配線層に、前記配線層が形成された領域を囲繞し、前記多層配線層を貫通する溝を形成する工程と、
前記溝内に有機絶縁物材料を充填する工程と、
を具備することを特徴とする半導体装置の製造方法。
（付記１１） 付記１０記載の半導体装置の製造方法であって、
前記溝を、レーザ照射により前記多層配線層に貫通形成することを特徴とする半導体装置の製造方法。
（付記１２） 付記１０又は１１記載の半導体装置の製造方法であって、
前記溝を複数本形成し、前記複数の溝の夫々に前記有機絶縁物材料を充填することを特徴とする半導体装置の製造方法。
（付記１３） 付記１０乃至１２いずれか一項記載の半導体装置の製造方法であって、
当該有機絶縁物材料を前記溝に充填し、
約４００℃以下の温度で熱処理を行って当該有機絶縁膜の材料を硬化させることにより、前記溝に前記有機絶縁膜を配設することを特徴とする半導体装置の製造方法。
（付記１４） 付記１３記載の半導体装置の製造方法であって、
前記有機絶縁物材料は、ベンゾシクロブテン、フェノール樹脂、及びポリベンゾオキサゾールから構成される群から選択される材料であって、
前記熱処理を、約３５０℃以下の温度で行うことを特徴とする半導体装置の製造方法。
（付記１５） 付記１３又は１４記載の半導体装置の製造方法であって、
前記溝及び前記多層配線層の上方に設けられた前記有機絶縁物材料にマスクを介して光を照射して現像処理を行い、所定の箇所における前記有機絶縁物材料を除去した後に、前記熱処理を行うことを特徴とする半導体装置の製造方法。
（付記１６） 付記１３又は１４記載の半導体装置の製造方法であって、
前記有機絶縁物材料は液状であり、
マスクを介して前記溝及び前記多層配線層の上方の所定の箇所に前記有機絶縁物材料を印刷塗布した後に、前記熱処理を行うことを特徴とする半導体装置の製造方法。
（付記１７） 付記１３乃至１６記載の半導体装置の製造方法であって、
前記溝に有機絶縁膜を充填し、前記多層配線層の前記配線領域の上方を前記有機絶縁膜により被覆した後に、
前記多層配線中に設けられた配線に接続された電極パッドであって前記多層配線層の上面に設けられた電極パッドに、配線層を介して金属柱を接続し、
前記金属柱の上部を除いて樹脂封止をし、
前記金属柱の上部に外部接続用突起電極を形成し、
前記封止樹脂、前記多層配線層、及び前記多層配線層が設けられた基板を切断することを特徴とする半導体装置の製造方法。
（付記１８） 付記１０乃至１７記載の半導体装置の製造方法であって、
前記溝に有機絶縁物材料を充填し、前記多層配線層の前記配線層形成領域の上方を前記有機絶縁膜により被覆した後に、
前記多層配線中に設けられた配線層に接続され前記多層配線層の上面に設けられた電極パッドに第２の配線層を接続して樹脂封止をし、
前記樹脂封止にアッシングにより穴を形成して、当該穴に、上部が前記封止樹脂よりも上方に位置するように金属柱を形成し、
前記封止樹脂、前記多層配線層、及び前記多層半導体基板を切断することを特徴とする半導体装置の製造方法。
従来のウエハレベルチップサイズパッケージ型半導体装置の製造方法を示す断面図（その１）である。 従来のウエハレベルチップサイズパッケージ型半導体装置の製造方法を示す断面図（その２）である。 従来のウエハレベルチップサイズパッケージ型半導体装置の製造方法を示す断面図（その３）である。 本発明によるウエハレベルチップサイズパッケージ型半導体装置の参考例としての断面図である。 図４に於いて点線により囲んだ部位の拡大図である。 図４に示す半導体装置の本発明の実施の形態にかかる半導体装置の断面図である。 図４に示す半導体装置の参考例としての第２の変形例にかかる半導体装置の断面図である。 図４に示す半導体装置の参考例としての第３の変形例にかかる半導体装置の断面図である。 図４に示す半導体装置の製造方法を説明するための図（その１）である。 図４に示す半導体装置製造方法を説明するための図（その２）である。 図１０−（ｃ）に示す状態に於ける当該半導体装置の平面図である。 図４に示す半導体装置製造方法を説明するための図（その３）である。 図４に示す半導体装置の基板への実装形態を示す断面図である。 半導体基板上に有機絶縁膜を構成する材料を被覆する工程の第１の例を示す断面図である。 半導体基板上に有機絶縁膜を構成する材料を被覆する工程の第２の例を示す断面図である。
符号の説明
１、２１ 半導体基板
２、２２ 多層配線層
３、２３、２０１ 電極パッド
４、２４ 無機絶縁膜
５、２５ 有機絶縁膜
６、２６ 配線層
７、２７ 金属柱
８、２８ 封止樹脂
９、２９ 外部接続用突起電極
１０ ダイシングブレード
１５、１００、１１０、１２０、１３０ 半導体装置
３０ 溝
２００ 実装基板
３００ アンダーフィル

Claims (8)

  1. 複数個の機能素子が形成された半導体基板と、
    前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層と、を具備する半導体装置であって、
    前記配線層が形成された領域を囲繞して前記多層配線層を貫通する複数本の溝が配設され、
    前記複数本の溝の夫々に有機絶縁物材料が充填され、
    前記複数本の溝は、前記半導体基板と前記多層配線層の間に配設されている酸化シリコン層を貫通して前記半導体基板に達していることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記複数本の溝の幅は約２μｍ以上約５０μｍ以下であることを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置であって、
    前記有機絶縁物材料は、ポリイミド、ベンゾシクロブテン、フェノール樹脂、及びポリベンゾオキサゾールから構成される群から選択される材料から成ることを特徴とする半導体装置。
  4. 請求項１乃至３いずれか一項記載の半導体装置であって、
    前記多層配線層上に形成された複数の電極パッドを開口し、前記多層配線層上に設けられた第１の絶縁層と、
    前記電極パッドに接続され、前記第１の絶縁層上に設けられた第２の配線層と、
    前記第２の配線上に設けられた金属柱と、
    前記第１の絶縁層及び前記第２の配線層上に形成され前記金属柱の一端を露出する樹脂と、を具備することを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記金属柱の前記樹脂から露出する一端には外部接続用突起電極が形成されていることを特徴とする半導体装置。
  6. 複数個の機能素子が形成された半導体基板と、
    前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層とを具備し、
    前記配線層が形成された領域を囲繞して前記多層配線層を貫通する複数本の溝が配設され、前記複数本の溝の夫々に有機絶縁物材料が充填され、前記複数本の溝は、前記半導体基板と前記多層配線層の間に配設されている酸化シリコン層を貫通して前記半導体基板に達しており、
    前記多層配線層上に樹脂は配設され、前記樹脂面に外部接続用突起電極が形成されている半導体装置の実装方法であって、
    当該半導体装置を回路基板に実装する際に、前記回路基板と前記半導体装置との間を充填するアンダーフィル樹脂を、前記半導体装置の側面に表出する前記多層配線層まで被覆することを特徴とする半導体装置の実装方法。
  7. 半導体基板の一方の主面に複数個の機能素子を形成する工程と、
    前記半導体基板の主面上に、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とからなる多層配線層を形成する工程と、
    前記多層配線層に、前記配線層が形成された領域を囲繞し、前記多層配線層を貫通し前記半導体基板と前記多層配線層の間に配設されている酸化シリコン層を貫通して前記半導体基板に達する複数本の溝を形成する工程と、
    前記複数の溝の夫々に有機絶縁物材料を充填する工程と、を具備することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法であって、
    前記複数本の溝を、レーザ照射により前記多層配線層に貫通形成することを特徴とする半導体装置の製造方法。
JP2006161128A 2006-06-09 2006-06-09 半導体装置、その製造方法及びその実装方法 Expired - Fee Related JP4874005B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006161128A JP4874005B2 (ja) 2006-06-09 2006-06-09 半導体装置、その製造方法及びその実装方法
US11/595,854 US7863745B2 (en) 2006-06-09 2006-11-13 Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
TW095141873A TWI330392B (en) 2006-06-09 2006-11-13 Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
CNB2006101639747A CN100533711C (zh) 2006-06-09 2006-12-01 半导体器件以及半导体器件的制造方法和安装方法
KR1020060120597A KR100867968B1 (ko) 2006-06-09 2006-12-01 반도체 장치, 그의 제조 방법 및 그의 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161128A JP4874005B2 (ja) 2006-06-09 2006-06-09 半導体装置、その製造方法及びその実装方法

Publications (2)

Publication Number Publication Date
JP2007329396A JP2007329396A (ja) 2007-12-20
JP4874005B2 true JP4874005B2 (ja) 2012-02-08

Family

ID=38821069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161128A Expired - Fee Related JP4874005B2 (ja) 2006-06-09 2006-06-09 半導体装置、その製造方法及びその実装方法

Country Status (5)

Country Link
US (1) US7863745B2 (ja)
JP (1) JP4874005B2 (ja)
KR (1) KR100867968B1 (ja)
CN (1) CN100533711C (ja)
TW (1) TWI330392B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP5135835B2 (ja) 2007-03-16 2013-02-06 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4588091B2 (ja) * 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5058144B2 (ja) * 2008-12-25 2012-10-24 新光電気工業株式会社 半導体素子の樹脂封止方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP5475363B2 (ja) * 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN101996900B (zh) * 2009-08-25 2012-09-26 中芯国际集成电路制造(上海)有限公司 再分布结构的形成方法
US20120204931A1 (en) * 2009-10-29 2012-08-16 Takahiro Seike Method for manufacturing organic thin film solar cell module
JP5532870B2 (ja) * 2009-12-01 2014-06-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5325834B2 (ja) 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP5337106B2 (ja) 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5758605B2 (ja) 2010-09-30 2015-08-05 株式会社テラプローブ 半導体装置及びその製造方法
KR101238212B1 (ko) * 2010-12-23 2013-02-28 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
TWI408781B (zh) * 2011-01-25 2013-09-11 Omnivision Tech Inc 形成保護膜於晶片級封裝上之裝置及其形成方法
US8508035B2 (en) * 2011-12-02 2013-08-13 Nxp B.V. Circuit connector apparatus and method therefor
JP5656889B2 (ja) * 2012-01-24 2015-01-21 三菱電機株式会社 半導体装置及びこれを備えた半導体モジュール
EP2648218B1 (en) 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
US9653336B2 (en) 2015-03-18 2017-05-16 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2017139316A (ja) * 2016-02-03 2017-08-10 ソニー株式会社 半導体装置および製造方法、並びに電子機器
KR102422460B1 (ko) * 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
JP7319808B2 (ja) * 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ
JP7319075B2 (ja) * 2019-03-29 2023-08-01 ローム株式会社 半導体装置および半導体パッケージ
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943557A (ja) 1982-09-06 1984-03-10 Hitachi Ltd 半導体装置
JPH04283950A (ja) * 1991-03-13 1992-10-08 Hitachi Ltd 樹脂封止型半導体装置
JP2000277463A (ja) 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置
JP2002289740A (ja) 2001-03-23 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US6617655B1 (en) * 2002-04-05 2003-09-09 Fairchild Semiconductor Corporation MOSFET device with multiple gate contacts offset from gate contact area and over source area
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004349610A (ja) 2003-05-26 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
US7489032B2 (en) 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4265997B2 (ja) * 2004-07-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7714448B2 (en) * 2004-11-16 2010-05-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN100533711C (zh) 2009-08-26
KR100867968B1 (ko) 2008-11-11
JP2007329396A (ja) 2007-12-20
TWI330392B (en) 2010-09-11
TW200746323A (en) 2007-12-16
KR20070117986A (ko) 2007-12-13
US20070284755A1 (en) 2007-12-13
CN101086979A (zh) 2007-12-12
US7863745B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP4874005B2 (ja) 半導体装置、その製造方法及びその実装方法
KR101890535B1 (ko) 반도체 장치 및 제조 방법
KR100979497B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP4666028B2 (ja) 半導体装置
JP4193897B2 (ja) 半導体装置およびその製造方法
JP4596001B2 (ja) 半導体装置の製造方法
KR101095409B1 (ko) 반도체 장치
KR101308100B1 (ko) 강화층을 구비한 반도체칩
US8871627B2 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR102351676B1 (ko) 반도체 패키지 및 그 제조 방법
US8324714B2 (en) Semiconductor device and method for making the same
EP2076922B1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
US10014240B1 (en) Embedded component package and fabrication method
TW202027245A (zh) 半導體封裝體
US20090079072A1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP5006026B2 (ja) 半導体装置
JP5065669B2 (ja) 半導体装置
KR20230048196A (ko) 반도체 패키지 및 그 제조 방법
JP4133782B2 (ja) 電子部品実装構造及びその製造方法
JP5226640B2 (ja) 半導体装置および半導体装置の製造方法
CN113035831A (zh) 晶圆级芯片封装结构及其制作方法和电子设备
US20100327426A1 (en) Semiconductor chip package and method of manufacturing the same
KR20090120216A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4874005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees