JP4133782B2 - 電子部品実装構造及びその製造方法 - Google Patents
電子部品実装構造及びその製造方法 Download PDFInfo
- Publication number
- JP4133782B2 JP4133782B2 JP2003415390A JP2003415390A JP4133782B2 JP 4133782 B2 JP4133782 B2 JP 4133782B2 JP 2003415390 A JP2003415390 A JP 2003415390A JP 2003415390 A JP2003415390 A JP 2003415390A JP 4133782 B2 JP4133782 B2 JP 4133782B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating film
- wiring pattern
- pattern
- crack prevention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図2〜図5は本発明の第1実施形態の電子部品実装構造の製造方法を示す断面図である。図2(a)に示すように、まず、ビルドアップ配線基板を製造するためのベース基板10を用意する。このベース基板10は樹脂などの絶縁性材料から構成されている。ベース基板10にはスルーホール10xが設けられていて、その内面にはスルーホールめっき層11aが形成されている。また、ベース基板10上には第1配線パターン12が形成されており、第1配線パターン12はスルーホールめっき層11aに繋がっている。さらに、スルーホール10xの孔には樹脂体11bが充填されている。
図6〜図9は本発明の第2実施形態の電子部品実装構造の製造方法を示す断面図である。第2実施形態が第1実施形態と異なる点は、半導体チップをフェイスダウンで実装すること、及びクラック防御用パターンを無機絶縁膜により形成することである。第1実施形態と同様な工程及び同一要素についてはその詳しい説明を省略する。
Claims (18)
- 配線基板と、
前記配線基板の上に実装され、外周に角部を有する電子部品と、
前記配線基板上における前記電子部品の外周のうちの少なくとも前記角部の外側近傍に形成されたクラック防御用パターンと、
前記電子部品及び前記クラック防御用パターンを被覆する絶縁膜とを有することを特徴とする電子部品実装構造。 - 前記電子部品の形状は四角形であり、前記クラック防御用パターンは前記電子部品の4つの角部の外側近傍に相互に分離された状態でそれぞれ形成されていることを特徴とする請求項1に記載の電子部品実装構造。
- 前記クラック防御用パターンは、前記電子部品の外周に沿った外側近傍に、前記電子部品を取り囲んで形成されていることを特徴とする請求項1に記載の電子部品実装構造。
- 前記配線基板は、絶縁膜上に配線パターンが形成された構造を有し、前記電子部品は、前記配線基板の前記絶縁膜上における前記配線パターンが配置されていない実装領域に、接続パッドが形成された面が上側になった状態で実装されており、かつ、前記クラック防御用パターンは、前記配線パターンと同一材料により形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品実装構造。
- 前記電子部品の接続パッド及び配線パターン上の絶縁膜の部分にそれぞれ形成されたビアホールと、
前記電子部品を被覆する絶縁膜上に形成され、前記ビアホールを介して前記電子部品の接続パッド及び前記配線パターンにそれぞれ接続された上側配線パターンとをさらに有することを特徴とする請求項4に記載の電子部品実装構造。 - 前記配線基板は、絶縁膜上に配線パターンが形成された構造を有し、前記電子部品は、該電子部品のバンプが前記配線基板の配線パターンにフリップチップ接続されており、かつ、前記クラック防御用パターンが無機絶縁膜により形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品実装構造。
- 前記配線パターン上の前記絶縁膜の部分に形成されたビアホールと、
前記電子部品を被覆する絶縁膜上に形成され、前記ビアホールを介して前記配線パターンに接続された上側配線パターンとをさらに有することを特徴とする請求項6に記載の電子部品実装構造。 - 前記上側配線パターンに上側電子部品のバンプがフリップチップ接続されていることを特徴とする請求項5又は7に記載の電子部品実装構造。
- 前記電子部品は、厚みが150μm以下の半導体チップであることを特徴とする請求項1乃至8のいずれか一項に記載の電子部品実装構造。
- 外周に角部を有する電子部品に対応する実装領域を備えた配線基板を用意する工程と、
前記配線基板の前記実装領域における前記電子部品の角部が配置される部分の外側近傍にクラック防御用パターンを形成する工程と、
前記配線基板の前記実装領域に前記電子部品を実装する工程と、
前記電子部品及び前記クラック防御用パターンを被覆する絶縁膜を形成する工程とを有することを特徴とする電子部品実装構造の製造方法。 - 前記電子部品の形状は四角形であり、かつ、
前記クラック防御用パターンを形成する工程において、前記実装領域における前記電子部品の4つの角部が配置される部分の外側近傍に、相互に分離された前記クラック防御用パターンをそれぞれ形成することを特徴とする請求項10に記載の電子部品実装構造の製造方法。 - 前記クラック防御用パターンを形成する工程において、前記クラック防御用パターンを、前記電子部品の外周に沿った外側近傍に、前記電子部品を取り囲んで形成することを特徴とする請求項10に記載の電子部品実装構造の製造方法。
- 前記クラック防御用パターンを形成する工程は、前記配線基板の絶縁膜上の前記実装領域を除く部分に配線パターンを形成することを含み、前記クラック防御用パターンが配線パターンと同一材料で同時に形成され、
前記電子部品を実装する工程において、前記電子部品の接続パッドを上側にした状態で前記電子部品を前記配線基板の絶縁膜上に実装することを特徴とする請求項10に記載の電子部品実装構造の製造方法。 - 前記絶縁膜を形成する工程の後に、
前記電子部品の接続パッド及び前記配線パターン上の前記絶縁膜の部分にビアホールをそれぞれ形成する工程と、
前記ビアホールを介して前記電子部品の接続パッド及び前記配線パターンにそれぞれ接続される上側配線パターンを前記絶縁膜上に形成する工程とをさらに有することを特徴とする請求項13に記載の電子部品実装構造の製造方法。 - 前記配線基板の前記実装領域には配線パターンが配置されており、かつ、前記クラック防御用パターンを形成する工程は、
前記配線基板上に無機絶縁膜をパターニングすることにより前記クラック防御用パターンを得る工程であり、
前記電子部品を実装する工程において、該電子部品のバンプを前記配線パターンにフリップチップ接続することを特徴とする請求項10に記載の電子部品実装構造の製造方法。 - 前記絶縁膜を形成する工程の後に、
前記配線パターン上の前記絶縁膜の部分にビアホールを形成する工程と、
前記ビアホールを介して前記配線パターンに接続される上側配線パターンを前記絶縁膜上に形成する工程とをさらに有することを特徴とする請求項15に記載の電子部品実装構造の製造方法。 - 前記上側配線パターンを形成する工程の後に、前記上側配線パターンに上側電子部品のバンプをフリップチップ接続する工程をさらに有することを特徴とする請求項14又は16に記載の電子部品実装構造の製造方法。
- 前記電子部品は、厚みが150μm以下の半導体チップであることを特徴とする請求項10乃至17のいずれか一項に記載の電子部品実装構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003415390A JP4133782B2 (ja) | 2003-12-12 | 2003-12-12 | 電子部品実装構造及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003415390A JP4133782B2 (ja) | 2003-12-12 | 2003-12-12 | 電子部品実装構造及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175304A JP2005175304A (ja) | 2005-06-30 |
JP4133782B2 true JP4133782B2 (ja) | 2008-08-13 |
Family
ID=34734900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003415390A Expired - Fee Related JP4133782B2 (ja) | 2003-12-12 | 2003-12-12 | 電子部品実装構造及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4133782B2 (ja) |
-
2003
- 2003-12-12 JP JP2003415390A patent/JP4133782B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005175304A (ja) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101071761B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101041011B1 (ko) | 전자 부품 실장 구조 및 그 제조 방법 | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP4251421B2 (ja) | 半導体装置の製造方法 | |
JP3813402B2 (ja) | 半導体装置の製造方法 | |
JP4198566B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP2010034403A (ja) | 配線基板及び電子部品装置 | |
JPH10313074A (ja) | 半導体装置およびその製造方法 | |
US20230033515A1 (en) | Semiconductor device package and method for manufacturing the same | |
US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
TWI636536B (zh) | 半導體封裝 | |
TWI768874B (zh) | 封裝結構及其製作方法 | |
JP2008047732A (ja) | 半導体装置及びその製造方法 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP4133782B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP5006026B2 (ja) | 半導体装置 | |
JP4528018B2 (ja) | 半導体装置及びその製造方法 | |
JP2004193274A (ja) | 電子部品実装構造及びその製造方法 | |
KR102556703B1 (ko) | 패키지 기판 및 그 제조방법 | |
JP5065669B2 (ja) | 半導体装置 | |
KR100596797B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
CN114023708A (zh) | 半导体封装结构 | |
JP4927146B2 (ja) | 電子部品実装構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |