KR100596797B1 - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

웨이퍼 레벨 패키지의 제조방법 Download PDF

Info

Publication number
KR100596797B1
KR100596797B1 KR1020040113819A KR20040113819A KR100596797B1 KR 100596797 B1 KR100596797 B1 KR 100596797B1 KR 1020040113819 A KR1020040113819 A KR 1020040113819A KR 20040113819 A KR20040113819 A KR 20040113819A KR 100596797 B1 KR100596797 B1 KR 100596797B1
Authority
KR
South Korea
Prior art keywords
wafer
metal pattern
solder
forming
layer
Prior art date
Application number
KR1020040113819A
Other languages
English (en)
Other versions
KR20060074707A (ko
Inventor
박창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113819A priority Critical patent/KR100596797B1/ko
Publication of KR20060074707A publication Critical patent/KR20060074707A/ko
Application granted granted Critical
Publication of KR100596797B1 publication Critical patent/KR100596797B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

본 발명은 웨이퍼 레벨 패키지의 제조방법에 관해 개시한 것으로서, 다수개의 본딩패드 및 스크라이브라인이 구비된 웨이퍼를 제공하는 단계와, 웨이퍼 상의 소자가 형성된 제 1면 및 그 이면인 제 2면에 각각 제 1및 제 2폴리머층을 코팅하는 단계와, 제 1폴리머층을 선택 식각하여 상기 스크라이브라인 및 본딩패드를 노출시키는 단계와, 스크라이브라인을 식각하여 상기 제 2폴리머층을 노출시키는 단계와, 상기 결과의 웨이퍼 제 1면 위에 상기 노출된 본딩패드 및 스크라이브라인 부위를 덮는 제 1금속패턴을 형성하는 단계와, 제 1금속패턴이 구비된 웨이퍼 제 1면 위에 제 1솔더마스크층을 형성하는 단계와, 제 2폴리머층을 선택 식각하여 스크라이브라인 부위에 해당되는 제 1금속패턴을 노출시키는 단계와, 상기 결과의 웨이퍼 제 2면 위에 노출된 상기 제 1금속패턴과 연결되는 제 2금속패턴을 형성하는 단계와, 제 2금속패턴이 구비된 웨이퍼 제 2면 위에 제 2솔더마스크층을 형성하는 단계와, 제 1및 제 2솔더마스크층을 선택 식각하여 제 1및 제 2금속패턴의 연장된 일부위를 노출시키는 각각의 제 1및 제 2솔더마스크를 형성하는 단계와, 제 1솔더마스크에 의해 노출된 제 1금속패턴에 베리어금속층을 개재시켜 솔더범프를 형성하는 단계와, 솔더범프를 리플로우시켜 솔더 볼을 형성하는 단계와, 솔더 볼이 구비된 웨이퍼 제 1면에 언더필 공정을 진행하여 단품의 웨이퍼 레벨 패키지를 제조하는 단계와, 단품의 웨이퍼레벨 패키지들을 수직방향 적층하여 정렬시키는 단계와, 적층된 단품의 웨이퍼 레벨 패키지들에 마운트테이프를 접착하여 고정시키는 단계와, 고정된 결과물에서 스크라이브라인에 해당되는 부위를 쏘잉하는 단계를 포함한다.

Description

웨이퍼 레벨 패키지의 제조방법{method for forming wafer level package}
도 1 내지 도 4는 일반적인 패키지의 단면도.
도 5a 내지 도 5l은 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정별 단면도.
본 발명은 반도체 패키지의 제조방법에 관한 것으로서, 보다 구체적으로는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.
오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다. 칩 스케일 패키지(또는 칩 사이즈 패키지)는 근간에 개발되어 제안되고 있는 새로운 패키지 유형으로서, 전형적인 플라스틱 패키지에 비하여 많은 장점들을 가지고 있다. 칩 스케일 패키지의 가장 큰 장점은 바로 패키지의 크기이다.
도 1 내지 도 4는 일반적인 칩 스케일 패키지의 단면도로서, 이하에서 도면을 참고로 하여 패키지의 여러 유형 및 그에 대한 문제점을 설명하기로 한다.
BGA(Ball Grid Array)타입 적층 패키지는, 도 1에 도시된 바와 같이, 솔더 볼이 구비된 상부,하부 패키지를 테이프를 이용하여 적층시켜 상하의 솔더 볼을 전기적으로 도통시키는 구조를 가진다. 그러나, 상술한 BGA타입 적층 패키지는 테이프를 구부려서 상부, 하부 패키지를 연결시켜야 하기때문에 자동화 공정을 진행해야 하는 등 공정 진행에 따른 어려움이 있으며, 테이프의 탄성때문에 솔더 조인트(solder joing)의 신뢰성이 악화되는 단점이 있다. 또한, 솔더 볼이 패키지 몸체에 존재하기 때문에 외부로 트레이스(trace)를 연결해야 하는 문제점이 있다.
Dense PAC타입 적층 패키지는, 도 2에 도시된 바와 같이, 먼저 기판에 패키지를 마운팅하고 언더필(underfill)을 실시하여 상부 패키지를 제작한 후, 동일한 방법으로 하부 패키지를 제작한다. 이어, 마운팅된 상부 패키지와 하부 패키지를 솔더를 이용하여 적층 패키지를 구현한다.
그러나, 상술한 PAC타입 적층 패키지는 2개의 기판을 사용하고 또한 매개층과의 솔더링 공정을 진행해야 하므로 공정이 복잡하고, 많은 비용이 소요된다. 또한, 사이드(side)쪽으로 매개층이 차지하는 면적이 커짐으로써, 패키지의 단면적을 증가시키고, 솔더 볼 마운팅공정을 4회 이상 진행하여 언더필을 실시한 위치에서도 솔더 볼과 볼랜드 간의 화합물이 증가하게 되어 솔더 조인트의 신뢰성을 약화시키는 문제점이 있다.
TESSERA 적층 패키지는, 도 3에 도시된 바와 같이, 패키지나 반도체 칩의 두께를 얇게 한 후, 상부 패키지와 하부 패키지를 솔더볼을 이용하여 전기적으로 도통시키는 구조를 가진다. 그러나, TESSERA 적층 패키지는 기존 단품으로 구성된 패 키지에 대하여 적용하기가 어렵고, 새로운 구조의 패키지를 적층용으로 별도로 제작해야만 하고, 반도체 칩과 패키지를 상당히 얇은 두께로 제조해야 하므로, 공정이 까다로운 문제점이 있다.
도 4는 개량된 BGA패키지로서, 고용량의 고밀도를 요구하는 현 상황에 대응하고자, 멀티칩(multi chip package)방식의 칩을 적층한 것이다. 개량된 BGA패키지는, 도 4에 도시된 바와 같이, 별도의 테이프사용없이 센터패드를 가진 반도체 칩들을 기판 상에 적층하고 센터패드를 반도체 칩의 외곽으로 연결하는 배선을 형성한 후, 기판 하부에 솔더 볼을 부착시킨 구조를 가진다. 그러나, 상술한 개량된 BGA타입 패키지는 반도체 칩들 사이에 기판을 개재시킴으로써, 몰드 플로우가 좋지 않아 제대로 충진되지 않거나 보이드(void)가 발생하며, 또한 센터패드와 기판을 연결시키는 본딩와이어로 인해 패키지 두께가 두꺼워지고 공정이 복잡해지는 문제점이 있다.
그러나, 칩 스케일 패키지가 크기 면에서 절대적인 이점을 가지고 있는 반면, 상술한 바와 같이, 아직까지는 기존의 플라스틱 패키지에 비하여 여러모로 단점들을 안고 있는 것도 사실이다. 그 중의 하나는 신뢰성의 확보가 어렵다는 점이며, 다른 하나는 칩 스케일 패키지의 제조에 추가로 투입되는 제조 설비 및 소요되는 원부자재가 많고 제조 단가가 높아 가격 경쟁력이 떨어진다는 점이다.
이와 같은 문제점을 해결할 수 있는 방안으로 웨이퍼 레벨(wafer level)에서의 칩 스케일 패키지가 대두되고 있다. 즉, 통상적인 웨이퍼 제조 공정을 통하여 반도체 웨이퍼(semiconductor wafer)가 제조되면 웨이퍼로부터 개별 칩을 분리하여 패키지 조립 공정을 거치게 된다. 패키지 조립 공정은 웨이퍼 제조 공정과는 다른 설비와 원부자재를 필요로 하는 전혀 별개의 공정이지만, 웨이퍼 레벨에서, 즉 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있다. 그리고 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조설비, 공정들을 그대로 이용할 수 있다. 이는 패키지를 제조하기 위하여 추가로 소요되는 원부자재를 최소활 수 있음을 의미하기도 한다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 웨이퍼 레벨에서 플립칩 본딩 기술을 이용하여 적층 패키지를 구현함으로써, 와이어본딩 공정에서 불가능한 패드 재배열 및 패키지의 경박단소화가 가능한 웨이퍼 레벨 패키지의 제조방법을 제공하려는 것이다.
본 발명의 다른 목적은 패키지 공정을 단축하고 그에 따른 공정단가를 절감할 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은 다수개의 본딩패드 및 스크라이브라인이 구비된 웨이퍼를 제공하는 단계와, 웨이퍼 상의 소자가 형성된 제 1면 및 그 이면인 제 2면에 각각 제 1및 제 2폴리머층을 코팅하는 단계와, 제 1폴리머층을 선택 식각하여 상기 스크라이브라인 및 본딩패드를 노출시키는 단계와, 스크라이브라인을 식각하여 상기 제 2폴리머층을 노출시키는 단계와, 상기 결과의 웨이퍼 제 1면 위에 상기 노출된 본딩패드 및 스크라이브라인 부위를 덮는 제 1금속패턴을 형성하는 단계와, 제 1금속패턴이 구비된 웨이퍼 제 1면 위에 제 1솔더마스크층을 형성하는 단계와, 제 2폴리머층을 선택 식각하여 스크라이브라인 부위에 해당되는 제 1금속패턴을 노출시키는 단계와, 상기 결과의 웨이퍼 제 2면 위에 노출된 상기 제 1금속패턴과 연결되는 제 2금속패턴을 형성하는 단계와, 제 2금속패턴이 구비된 웨이퍼 제 2면 위에 제 2솔더마스크층을 형성하는 단계와, 제 1및 제 2솔더마스크층을 선택 식각하여 제 1및 제 2금속패턴의 연장된 일부위를 노출시키는 각각의 제 1및 제 2솔더마스크를 형성하는 단계와, 제 1솔더마스크에 의해 노출된 제 1금속패턴에 베리어금속층을 개재시켜 솔더범프를 형성하는 단계와, 솔더범프를 리플로우시켜 솔더 볼을 형성하는 단계와, 솔더 볼이 구비된 웨이퍼 제 1면에 언더필 공정을 진행하여 단품의 웨이퍼 레벨 패키지를 제조하는 단계와, 단품의 웨이퍼레벨 패키지들을 수직방향 적층하여 정렬시키는 단계와, 적층된 단품의 웨이퍼 레벨 패키지들에 마운트테이프를 접착하여 고정시키는 단계와, 고정된 결과물에서 스크라이브라인에 해당되는 부위를 쏘잉하는 단계를 포함한 것을 특징으로 한다.
상기 제 1및 제 2솔더마스크층은 폴리머층을 이용한다.
상기 제 1금속패턴 및 제 2금속패턴은 씨드금속층을 증착 및 패터닝하여 형성한다.
상기 언더필 공정은 비전도성 타입의 플레이트를 스프레이 및 스핀코팅 중 어느 하나의 방식으로 공급한다.
상기 쏘잉공정은 브레이드 및 레이저 중 어느 하나를 이용한다.
상기 제 1솔더마스크에 의해 노출된 제 1금속패턴에 베리어금속층을 개재시켜 솔더범프를 형성하는 단계는, 제 1솔더마스크가 구비된 웨이퍼 제 1면 위에 베리어금속막 및 제 1금속패턴의 연장된 일부위와 대응되는 소정 영역를 노출시키는 감광막패턴을 형성하는 단계와, 감광막패턴에 의해 노출된 베리어금속층에 솔더범프를 형성하는 단계와, 감광막패턴을 제거하는 단계와, 베리어금속막을 선택 식각하여 상기 솔더범프의 하부에 잔류되도록 하는 단계를 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 5a 내지 도 5l은 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은, 도 5a에 도시된 바와 같이, 다수개의 본딩패드(11a) 및 스크라이브라인(11b)이 구비된 웨이퍼(11)를 제공한다. 여기서, 웨이퍼(11) 상의 소자가 형성된 면을 제 1면이라 하고, 그 이면을 제 2면으로 설명하기로 한다.
이어, 웨이퍼(11)의 제 2면을 그라인딩(grinding)한 후, 제 1면 및 제 2면에 탄성계수가 높은 폴리머층을 코팅하여 각각 제 1및 제 2폴리머층(13)(15)를 형성한다.
도 5b에 도시된 바와 같이, 제 1폴리머층을 식각하여 스크라이브라인(11b) 및 본딩패드(11a)를 노출시킨 다음, 스크라이브라인을 선택 식각하여 웨이퍼(11)이 면의 제 2폴리머층(15)을 노출시킨다.
도 5c에 도시된 바와 같이, 상기 결과의 웨이퍼(11) 제 1면 위에 제 1씨드금속층(미도시)을 스퍼터링 또는 증착한 다음, 감광막(미도시)을 이용하여 제 1씨드금속층을 식각하여 제 1폴리머층(13)에 의해 노출된 본딩패드(11a) 및 스크라이브라인 부위를 덮는 제 1금속패턴(17)을 형성한다.
도 5d에 도시된 바와 같이, 제 1금속패턴(17)이 구비된 웨이퍼 제 1면 위에 제 1솔더마스크층(19)을 형성한다. 이때, 제 1솔더마스크층(19)은 제 1금속패턴을 보호하고 솔더마스크 역할을 하는 것으로서, 폴리머를 코팅처리한 것을 이용한다. 이어, 제 2폴리머층(15)을 식각하여 스크라이브라인 부위에 해당되는 제1금속패턴(17)을 노출시킨다.
도 5e에 도시된 바와 같이, 웨이퍼 결과물의 제 2면 위에 제 2씨드금속층9미도시)을 스퍼터링(또는 증착) 및 식각하여 노출된 제 1금속패턴(17)과 연결되는 제 2금속패턴(21)을 형성한다. 그런다음, 제 2금속패턴(21)이 구비된 웨이퍼 제 2면 전면에 제 2솔더마스크층(23)을 형성한다. 이때, 제 2솔더마스크층(23)은 제 1솔더마스크층(19)와 마찬가지로 폴리머를 코팅처리한 것을 이용한다.
도 5f에 도시된 바와 같이, 제 1및 제 2솔더마스크층을 선택 식각하여 제 1및 제 2금속패턴의 연장된 일부위를 노출시키는 각각의 제 1및 제 2솔더마스크(20)(24)를 형성한다. 이때, 노출된 제 1및 제 2금속패턴의 연장된 일부위는 솔더범프 형성영역에 해당된다. 한편, 웨이퍼 레벨 패키지를 구현하지 않을 경우, 즉 단품의 웨이퍼 레벨 패키지를 제작할 시에는 제 2솔더마스크층을 식각하지 않는다.
도 5g에 도시된 바와 같이, 제 1솔더마스크(20)가 구비된 웨이퍼 제 1면 위에 베리어금속층(25)을 형성하고 나서, 베리어금속층(25) 위에 제 1금속패턴의 연장된 일부위와 대응되는 영역을 노출시키는 감광막패턴(27)을 형성한다. 이때, 베리어금속층(25)은 UBM(Under Bump Metal)에 해당된다.
도 5h에 도시된 바와 같이, 감광막패턴(27)에 의해 노출된 베리어금속층(25)에 솔더범프(29)를 형성한다. 이때, 솔더 범프 대신 Cu범프 또는 Au 범프를 사용할 수도 있다.
이어, 감광막패턴을 제거한 다음, 도 5i에 도시된 바와 같이, 베리어금속층을 선택 식각하여 솔더범프(29)의 하부에만 잔류되도록 한다. 그 다음, 솔더범프(29)를 리플로우하여 볼 형상의 솔더 볼(31)을 형성한다. 한편, 도 5i에서 미설명된 도면부호 29a는 식각 후 잔류된 베리어금속층을 나타낸 것이다.
도 5j에 도시된 바와 같이, 솔더 볼(31)이 구비된 웨이퍼 제 1면에 언더필 공정 또는 필름 내부에 전도성 알갱이가 불균일하게 포함되어 있고 필름 표면에는 점착성 물질이 도포된 ACF(Anisotropic Conductive dhesive Film)를 열압착하여 단품의 웨이퍼 레벨 패키지 제조를 완료한다. 이때, 언더필 공정은 비전도성 타입의 플레이트를 스프레이 및 스핀코팅 중 어느 하나의 방식으로 공급한다.
도 5k에 도시된 바와 같이, 도 5j의 단품 웨이퍼 레벨 패키지들을 수직방향 적층하여 정렬시키고 나서, 적층된 단품의 웨이퍼 레벨 패키지들에 마운트테이프(미도시)를 접착하여 고정시킨다.
이어, 고정된 결과물에서 스크라이브라인에 해당되는 부위를 쏘잉하고 마운 트테이프를 제거하여, 도 5l에 도시된 바와 같은 웨이퍼 레벨 패키지 제조를 완료한다. 이때, 쏘잉공정은 브레이드(blade)(35) 및 레이저(laser) 중 어느 하나를 이용한다.
한편, 본 발명에서는 2개의 단품 웨이퍼 레벨 패키지들을 적층한 것을 예로 하여 설명하였지만, 2개 이상의 다층 적층 구조로의 구현이 가능하다.
이상에서 설명한 바와 같이, 본 발명은 웨이퍼 레벨에서 범프를 형성하고 웨이퍼 적층까지 구현이 가능하여 패키지 공정을 단축할 수 있으며, 그에 따른 공정단가를 절감할 수 있다.
또한, 본 발명은 웨이퍼 양면에 탄성계수가 높은 폴리머를 형성함으로써, 웨이퍼 또는 패키지의 튀틀림(warpage)현상을 최소화할 수 있다. 따라서, 웨이퍼 적층 시의 공정 안정성 확보 및 솔더 조인트의 신뢰성을 향상시킬 수 있다.
한편, 웨이퍼 레벨에서 플립칩 본딩 기술을 이용한 적층 패키지를 구현함으로써, 와이어본딩 공정에서 불가능한 패드 재배열 및 패키지의 경박단소화가 가능하며, 또한 다핀, 고용량화가 가능하다.

Claims (6)

  1. 다수개의 본딩패드 및 스크라이브라인이 각각 구비된 웨이퍼를 제공하는 단계와,
    상기 웨이퍼 상의 소자가 형성된 제 1면 및 그 이면인 제 2면에 각각 제 1및 제 2폴리머층을 코팅하는 단계와,
    상기 제 1폴리머층을 선택 식각하여 상기 스크라이브라인 및 본딩패드를 각각 노출시키는 단계와,
    상기 웨이퍼의 스크라이브라인을 식각하여 상기 제 2폴리머층을 노출시키는 단계와,
    상기 결과의 웨이퍼 제 1면 위에 상기 노출된 본딩패드 및 스크라이브라인 부위를 덮는 제 1금속패턴을 형성하는 단계와,
    상기 제 1금속패턴이 구비된 웨이퍼 제 1면 위에 제 1솔더마스크층을 형성하는 단계와,
    상기 제 2폴리머층을 선택 식각하여 스크라이브라인 부위에 해당되는 제 1금속패턴을 노출시키는 단계와,
    상기 결과의 웨이퍼 제 2면 위에 노출된 상기 제 1금속패턴과 연결되는 제 2금속패턴을 형성하는 단계와,
    상기 제 2금속패턴이 구비된 웨이퍼 제 2면 위에 제 2솔더마스크층을 형성하는 단계와,
    상기 제 1및 제 2솔더마스크층을 선택 식각하여 제 1및 제 2금속패턴의 연장된 일부위를 노출시키는 각각의 제 1및 제 2솔더마스크를 형성하는 단계와,
    상기 제 1솔더마스크에 의해 노출된 제 1금속패턴에 베리어금속층을 개재시켜 솔더범프를 형성하는 단계와,
    상기 솔더범프를 리플로우시켜 솔더 볼을 형성하는 단계와,
    상기 솔더 볼이 구비된 웨이퍼 제 1면에 언더필 공정을 진행하여 단품의 웨이퍼 레벨 패키지를 제조하는 단계와,
    상기 단품의 웨이퍼레벨 패키지들을 수직방향 적층하여 정렬시키는 단계와,
    상기 적층된 단품의 웨이퍼 레벨 패키지들에 마운트테이프를 접착하여 고정시키는 단계와,
    상기 고정된 결과물에서 스크라이브라인에 해당되는 부위를 쏘잉하는 단계를 포함한 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  2. 제 1항에 있어서, 상기 제 1및 제 2솔더마스크층은 폴리머층을 이용하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  3. 제 1항에 있어서, 상기 제 1금속패턴 및 제 2금속패턴은 씨드금속층을 증착 및 패터닝하여 형성한 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  4. 제 1항에 있어서, 상기 언더필 공정은 비전도성 타입의 플레이트를 스프레이 및 스핀코팅 중 어느 하나의 방식으로 공급하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  5. 제 1항에 있어서, 상기 쏘잉공정은 브레이드 및 레이저 중 어느 하나를 이용하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  6. 제 1항에 있어서, 상기 제 1솔더마스크에 의해 노출된 제 1금속패턴에 베리어금속층을 개재시켜 솔더범프를 형성하는 단계는,
    제 1솔더마스크가 구비된 웨이퍼 제 1면 위에 베리어금속막 및 제 1금속패턴의 연장된 일부위와 대응되는 소정 영역를 노출시키는 감광막패턴을 형성하는 단계와,
    상기 감광막패턴에 의해 노출된 베리어금속층에 솔더범프를 형성하는 단계와,
    상기 감광막패턴을 제거하는 단계와,
    상기 베리어금속막을 선택 식각하여 상기 솔더범프의 하부에 잔류되도록 하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
KR1020040113819A 2004-12-28 2004-12-28 웨이퍼 레벨 패키지의 제조방법 KR100596797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113819A KR100596797B1 (ko) 2004-12-28 2004-12-28 웨이퍼 레벨 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113819A KR100596797B1 (ko) 2004-12-28 2004-12-28 웨이퍼 레벨 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20060074707A KR20060074707A (ko) 2006-07-03
KR100596797B1 true KR100596797B1 (ko) 2006-07-04

Family

ID=37167442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113819A KR100596797B1 (ko) 2004-12-28 2004-12-28 웨이퍼 레벨 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100596797B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084359B2 (en) 2006-10-31 2011-12-27 Samsung Electronics Co., Ltd. Semiconductor package and methods of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984848B1 (ko) * 2008-12-09 2010-10-04 재단법인 서울테크노파크 웨이퍼 에지를 보호하는 웨이퍼 스택 제작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000763U (ko) * 1999-06-18 2001-01-15 김영환 웨이퍼 레벨 패키지
KR20010031276A (ko) * 1997-10-20 2001-04-16 추후보정 큰 연성을 가진 땜납 볼을 사용한 칩 스케일 패키지
KR20010061801A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지의 제조 방법
JP2003174118A (ja) 2001-12-07 2003-06-20 Hitachi Ltd 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010031276A (ko) * 1997-10-20 2001-04-16 추후보정 큰 연성을 가진 땜납 볼을 사용한 칩 스케일 패키지
KR20010000763U (ko) * 1999-06-18 2001-01-15 김영환 웨이퍼 레벨 패키지
KR20010061801A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지의 제조 방법
JP2003174118A (ja) 2001-12-07 2003-06-20 Hitachi Ltd 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084359B2 (en) 2006-10-31 2011-12-27 Samsung Electronics Co., Ltd. Semiconductor package and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20060074707A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
CN110957281B (zh) 集成电路封装件和方法
CN107689333B (zh) 半导体封装件及其形成方法
CN109786266B (zh) 半导体封装件及其形成方法
KR101803612B1 (ko) 3ｄ 패키지 구조 및 그 형성 방법
US10283473B1 (en) Package structure and manufacturing method thereof
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
TWI754839B (zh) 封裝結構及其形成方法
TWI754359B (zh) 半導體封裝體及其製造方法
US20200343184A1 (en) Semiconductor package and manufacturing method thereof
US11848265B2 (en) Semiconductor package with improved interposer structure
TW202117869A (zh) 封裝結構及其形成方法
US20230352389A1 (en) Semiconductor structure and manufacturing method thereof
KR20200135758A (ko) 반도체 패키지 및 그 형성 방법
US20230369249A1 (en) Semiconductor Device and Method of Manufacture
KR20210083830A (ko) 반도체 패키지 및 그의 제조 방법
US7763977B2 (en) Semiconductor device and manufacturing method therefor
KR20060041453A (ko) 비전도성 접착제를 사용하는 플립 칩 본딩 구조 및 그제조 방법
KR100596797B1 (ko) 웨이퍼 레벨 패키지의 제조방법
US11894318B2 (en) Semiconductor device and method of manufacture
CN114628259A (zh) 半导体器件及其形成方法
US11133283B2 (en) Integrated fan-out device
US11569137B2 (en) Semiconductor packages
JP7338114B2 (ja) パッケージ基板及びその製造方法
US20240061037A1 (en) Package structure and manufacturing method thereof
US20230290702A1 (en) Semiconductor die package with multi-lid structures and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee