JP2003174118A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2003174118A
JP2003174118A JP2001373505A JP2001373505A JP2003174118A JP 2003174118 A JP2003174118 A JP 2003174118A JP 2001373505 A JP2001373505 A JP 2001373505A JP 2001373505 A JP2001373505 A JP 2001373505A JP 2003174118 A JP2003174118 A JP 2003174118A
Authority
JP
Japan
Prior art keywords
semiconductor
connection terminal
wiring
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001373505A
Other languages
English (en)
Other versions
JP4068838B2 (ja
Inventor
Yoshihide Yamaguchi
欣秀 山口
Hiroyuki Tenmyo
浩之 天明
Hiroyuki Hozoji
裕之 宝蔵寺
Naoya Isada
尚哉 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001373505A priority Critical patent/JP4068838B2/ja
Priority to TW091116833A priority patent/TW579559B/zh
Priority to KR10-2002-0044893A priority patent/KR100477908B1/ko
Priority to US10/207,083 priority patent/US6780748B2/en
Publication of JP2003174118A publication Critical patent/JP2003174118A/ja
Application granted granted Critical
Publication of JP4068838B2 publication Critical patent/JP4068838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 ＷＬＣＳＰにおいて、再配線の接続変更を簡
便かつ柔軟に達成することにより、顧客の要求する性能
を有する半導体装置を短期間に提供することができる技
術を提供する。 【解決手段】 ＷＬＣＳＰであって、再配線形成工程で
は、半導体チップのボンディングパッド１とバンプパッ
ド２とを接続する再配線３の少なくとも一部をフォトマ
スクを使用しないフォトリソグラフィ技術を用いて形成
する。この再配線形成工程において、標準的な部分はフ
ォトマスク露光→現像の順に処理して形成し、顧客の仕
様に対応させる部分については、最終段階で、マスクレ
ス追加露光→追加現像の順に処理して、（ａ）のように
１ａと２ｄを３ｄ、１ｂと２ｃを３ｃで結線し、または
（ｂ）のように１ａと２ｃを３ｄ’、１ｂと２ｄを３
ｃ’で結線して、再配線の結線を容易に作り分けること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
続を目的とする半導体装置およびその製造技術に関し、
特にウェハプロセスを経て半導体ウェハに形成された複
数の半導体チップに対して、半導体ウェハの状態のまま
一括してパッケージ・プロセスを施すウェハレベルパッ
ケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）と
いう、技術を用いた半導体装置およびその製造方法に適
用して有効な技術に関する。
【０００２】
【従来の技術】本発明者が検討したところによれば、半
導体装置およびその製造方法に関しては、以下のような
技術が考えられる。一般に、半導体装置の多くは積層構
造となっており、各層の間には絶縁層が配置されている
場合が多い。この絶縁層には開口部が設けられており、
その開口部を通して下層の端子と上層の端子とを接続す
る配線が形成されている。
【０００３】前記のような絶縁層の形成方法としては、
以下の方法が採用されている。つまり、感光性絶縁材料
を半導体装置上にスピンコート法により塗布し、露光お
よび現像を実施することで絶縁層の開口部を形成する。
また、下層の端子と上層の端子とを接続する金属配線
は、第２の感光性材料を絶縁層の上層に塗布し、これに
対して露光および現像を行うことでマスクを形成し、こ
れとめっき、スパッタ、ＣＶＤ、蒸着等のプロセスを併
用することで絶縁層下層の端子と上層との端子をつなぐ
金属配線を形成する。マスクとして使用した感光性絶縁
材料は、不要となった後、これを除去する。以上の工程
により、絶縁層の下層にある端子と上層にある端子とを
接続する配線が形成可能となる。
【０００４】例えば、ウェハレベルパッケージ技術を用
いた半導体装置においては、アルミニウムなどからなる
ボンディングパッドが絶縁層の下層の端子となってお
り、バンプパッドが絶縁層の上層の端子となっている。
そして、半導体チップが形成された半導体ウェハ上に絶
縁層を形成し、この絶縁層はボンディングパッド上に開
口部が設けられている。また、ボンディングパッドか
ら、絶縁層の上層のバンプパッドまで金属配線が形成さ
れている。バンプパッドにはバンプが形成されている。
なお、このようにボンディングパッドからバンプパッド
までの配線を形成することは再配線と呼ばれている。ま
た、この際の絶縁層の厚さは金属配線の厚さとほぼ同等
となっている。
【０００５】以上の工程は、半導体ウェハの状態で複数
の半導体チップに対して一括に処理されるため、組立工
程のコストを低減できる特徴がある。また、組立工程の
終了後に各個片へ分割した後の各半導体装置の大きさが
チップサイズと同一（チップサイズパッケージ：ＣＳ
Ｐ）になる。これらの２つの特徴から、上記のような工
程はウェハレベルチップサイズパッケージング、上記工
程によって形成された半導体装置はウェハレベルチップ
サイズパッケージと呼ばれ、ウェハレベルチップサイズ
パッケージを提供する技術をウェハレベルチップサイズ
パッケージング技術と称することがある。また、ウェハ
レベルチップサイズパッケージング、ウェハレベルチッ
プサイズパッケージング技術、ウェハレベルチップサイ
ズパッケージのいずれの用語もＷＬＣＳＰと略記される
場合がある。
【０００６】このような工程を経て製造された半導体装
置をプリント配線板のような回路基板上に実装して接続
する形態の１つにフリップチップ接続がある。半導体装
置と回路基板との接続は、半導体装置のバンプパッド上
に設けられたバンプが回路基板上で溶融後に再度固体化
することで実現されている。半導体装置と回路基板との
間隙は高剛性の樹脂で充填されている。なお、この高剛
性の樹脂からなる充填材は、アンダーフィルと呼ばれ、
接続部を補強する効果がある。このアンダーフィルを実
施したフリップチップ接続の半導体装置の例としては、
例えば特開平１１−１１１７６８号公報などに記載され
ている。
【０００７】
【発明が解決しようとする課題】ところで、前記のよう
な半導体装置およびその製造方法について、本発明者が
検討した結果、以下のようなことが明らかとなった。一
般に、半導体装置は、そのワード・ビット構成を変更し
たり、あるいは入出力のバス幅を変更したり、さらには
半導体素子の動作速度毎に選別したりなどの処理を施し
た後に出荷することがしばしば行われる。例えば、ＤＲ
ＡＭ等のメモリ素子の場合には、ビット幅の広い半導体
記憶装置を構成するために、ボンディングワイヤと接続
する外部接続端子の位置を変更する、いわゆるボンディ
ングオプションなどの方法が採られる場合がある。
【０００８】しかしながら、前記のようなＷＬＣＳＰで
は、ワイヤボンディング技術を使用していないため、上
記のような方法によって個々の再配線と接続するパッド
位置を変更することは困難であるという課題がある。例
えば、図１８はＷＬＣＳＰにおける再配線構造の一例の
要部概略図であるが、ボンディングパッド１とバンプパ
ッド２とを電気的につないでいる再配線３はフォトリソ
グラフィ技術によって複数本が一括で形成される。従っ
て、ボンディングパッド１とバンプパッド２との接続回
路を変更するためには、再配線３を形成するフォトリソ
グラフィ工程で使用するフォトマスクを変更する必要が
あり、時間やコストの面で課題が生じ、柔軟に対応する
ことができない。
【０００９】また、前記のようなＷＬＣＳＰにおいて
は、ボンディングパッドとバンプパッドとの接続を変更
可能とするために、予めボンディングパッドとバンプパ
ッドとの接続部分にヒューズ回路を組み込んでおき、こ
のヒューズ回路のヒューズをレーザなどで切断すること
により、顧客の要求する性能に対応することも可能であ
る。しかし、この方法では、レーザによってヒューズを
切断する際に熱が発生することや、切断工程が余分に必
要になるなど、信頼性と時間の面で課題が生じ、良好に
適用することができない。
【００１０】そこで、本発明の目的は、ＷＬＣＳＰにお
いて、再配線の接続変更に対して柔軟に対応することが
できる技術を提供することにある。さらに言えば、再配
線の接続変更を簡便かつ柔軟に達成することにより、顧
客の要求する性能を有する半導体装置を短期間に提供す
るための技術を提供することである。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、本発明による半導体装置
およびその製造方法は、ＷＬＣＳＰにおいて、少なくと
も一部をフォトマスクを使用しない（フォトマスクを必
要としない）フォトリソグラフィ技術を用いて、一部が
ボンディングパッドのような第１の接続端子に接続し、
他の一部がバンプパッドのような第２の接続端子となる
再配線のような配線層を形成する工程を有するものであ
る。これにより、再配線のような配線層によって相互に
接続されている、ボンディングパッドのような第１の接
続端子と、バンプパッドのような第２の接続端子との接
続の組み合わせを簡便かつ短期間に組み替えることがで
き、その結果として、顧客の要求する性能を有する半導
体装置を短期間に提供することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一部材には同一の符号を付
し、その繰り返しの説明は省略する。また、説明を容易
にするために、各部材の数量や寸法比などは各図面間で
異なる場合があり、さらに実際のものとは変えて示して
いる。
【００１３】まず、図１〜図４により、本発明の一実施
の形態の半導体装置の製造方法によって実現される再配
線の結線構造の概念の一例を説明する。図１（ａ），
（ｂ）は半導体装置における再配線の結線構造を示す結
線図、図２（ａ），（ｂ）はそれぞれ図１（ａ），
（ｂ）に対応した再配線の結線構造を示す斜視図、図３
（ａ），（ｂ）は別の再配線の結線構造を示す斜視図、
図４（ａ），（ｂ）は半導体装置におけるワード・ビッ
ト構成変更の概念を示す結線図である。
【００１４】本実施の形態の技術によって実現される半
導体装置においては、再配線の結線を図１（ａ）と図１
（ｂ）のように容易に作り分けることが可能である。す
なわち、半導体チップの主面上に配置されるボンディン
グパッド１（第１の接続端子）とバンプパッド２（第２
の接続端子）の間は再配線３（配線層）により電気的に
接続されるが、図１（ａ）ではボンディングパッド１の
１ａとバンプパッド２の２ｄとの間が再配線３の３ｄで
結線され、同様に、１ｂと２ｃが３ｃ、１ｃと２ｂが３
ｂ、１ｄと２ａが３ａでそれぞれ結線されている。これ
に対して、図１（ｂ）では、ボンディングパッド１の１
ａ，１ｂとバンプパッド２の２ｃ，２ｄとの間は、１ａ
と２ｃが３ｄ’、１ｂと２ｄが３ｃ’でそれぞれ結線さ
れている。
【００１５】具体的には、図２（ａ）のように、図１
（ａ）に対応してボンディングパッド１とバンプパッド
２との間を再配線３を結線している配線パターンをレイ
アウトしている場合に対して、図２（ｂ）のように、図
１（ｂ）に対応して再配線３の引き回し経路を変えるこ
とでボンディングパッド１とバンプパッド２との接続を
変更して配線パターンをレイアウトすることができる。
【００１６】また、図３（ａ），（ｂ）は、ボンディン
グパッド１がバンプパッド２よりも多めに設けられてお
り、余分のボンディングパッド１が再配線３によってバ
ンプパッド２と接続されていない場合の配線パターンの
レイアウトの例である。この例でも、図３（ａ）におい
て、ボンディングパッド１の１ａ，１ｂとバンプパッド
２の２ｄ，２ｃとの間がそれぞれ再配線３の３ｄ，３ｃ
で結線され、１ｃが未結線となっている場合に対して、
図３（ｂ）のように、未配線だったボンディングパッド
１の１ｃを再配線３の３ｃ’でバンプパッド２の２ｃと
結線し、１ｂは未配線として、配線パターンのレイアウ
トを変更することができる。
【００１７】このような再配線３の結線構造は、後述す
る再配線形成工程の最終段階で、ボンディングオプショ
ンとして実施することができる。例えば、図４の例で
は、ボンディングパッド１ａ，１ｃ，１ｅが高電位
（Ｈ）側の電源配線に、ボンディングパッド１ｂ，１ｄ
が低電位（Ｌ）側の電源配線にそれぞれ電気的に接続さ
れている場合に、ボンディングオプションにより、図４
（ａ）ではバンプパッド２ａを再配線３ａによりボンデ
ィングパッド１ｄに接続して低電位（Ｌ）に固定し、図
４（ｂ）ではバンプパッド２ａを再配線３ａ’によりボ
ンディングパッド１ｅに接続して高電位（Ｈ）に固定す
ることができる。
【００１８】このように、ボンディングオプションによ
りバンプパッド２を高電位または低電位のいずれかに固
定することにより、例えばＤＲＡＭ等であればそのワー
ド・ビット構成を変更することができる。以上のような
再配線３の結線構造の変更は、前記のように半導体装置
のワード・ビット構成を変更したり、さらには入出力の
バス幅を変更したり、または半導体素子の動作速度毎に
選別したり、などの処理が必要となる場合に良好に適用
することができる。
【００１９】次に、図５〜図７により、本実施の形態の
ＷＬＣＳＰ技術を用いた半導体装置の製造方法の一例を
説明する。図５（ａ）〜（ｅ）はＷＬＣＳＰ技術を用い
た半導体装置の製造工程の概略を示す説明図、図６はセ
ンターパッド配置構造の半導体装置を示す平面図、図７
は四辺パッド配置構造の半導体装置の角部を示す平面
図、図１９はマルチチップモジュール構造の半導体装置
の他の例を示す断面図である。
【００２０】図５（ａ）は、ウェハ・プロセス工程後の
半導体ウェハ１０の平面図を模式的に示している。ここ
でウェハ・プロセスは、前工程ともいわれ、鏡面研磨を
施した半導体ウェハ１０の主面上に半導体素子を形成
し、配線層を形成し、表面保護膜を形成した後、半導体
ウェハ１０に形成された複数の半導体チップ１１の各々
の電気的試験をプローブ等により行える状態にするまで
の工程をいう。
【００２１】半導体ウェハ１０は、例えば平面略円形状
のｐ型のシリコン単結晶等からなり、その主面には、例
えば長方形状の複数の半導体チップ１１が図５（ａ）に
おいて上下左右方向に規則的に並んで配置されている。
各半導体チップ１１の幅方向中央には、複数のボンディ
ングパッド１が半導体チップ１１の長手方向に沿って並
んで配置されている（センターパッド配置の例）。この
ボンディングパッド１は、外部端子ともいわれ、半導体
チップ１１に形成された半導体素子や回路等の電極を外
部に引き出すための電極である。上記プローブ等がボン
ディングパッド１に接触した状態で当てられて各半導体
チップ１１の電気的試験が行われる。
【００２２】続く図５（ｂ）は、再配線形成工程後の半
導体ウェハ１０の平面図を模式的に示している。再配線
３は、半導体チップ１１のボンディングパッド１と、半
導体チップ１１を所定の回路基板上に実装するためのバ
ンプ等が搭載されるバンプパッド２とを電気的に接続す
る配線であって、ウェハ・プロセスの寸法に律則される
ボンディングパッド１と、パッケージ・プロセスの寸法
に律則されるバンプパッド２との寸法上の整合をとるた
めの配線である。
【００２３】すなわち、バンプパッド２の寸法（バンプ
パッド自体の寸法および隣接間隔等）は、回路基板側の
寸法に律則されるため、ボンディングパッド１の寸法
（ボンディングパッド自体の寸法および隣接間隔等）よ
りも相対的に大きな寸法が必要となる。このため、ウェ
ハ・プロセスに律則される微細なボンディングパッド１
をそのままバンプパッド２に使用することはできない。
そこで、相対的に大きな寸法のバンプパッド２は、半導
体チップ１１の比較的広い空き領域に配置し、そのバン
プパッド２とボンディングパッド１とを再配線３によっ
て電気的に接続する構造となっている。
【００２４】この再配線形成工程では、詳細は後述する
が、顧客の要求する性能を有する半導体装置を製造する
ために、半導体チップ１１のボンディングパッド１とバ
ンプパッド２とを接続する再配線３の少なくとも一部を
フォトマスクが不要なフォトリソグラフィ技術を用いた
ボンディングオプションにより形成することが可能とな
っている。すなわち、標準的な部分（第１の部分）の再
配線３は事前に形成しておき、顧客の仕様に対応させる
部分（第２の部分）については、再配線形成工程の最終
段階で、ボンディングパッド１とバンプパッド２との接
続の組み合わせを変更して配線パターンを形成する。
【００２５】続く図５（ｃ）は、バンプ形成工程後の半
導体ウェハ１０の平面図を模式的に示している。バンプ
１２は、バンプパッド２上に搭載され、例えばＳｎ−Ａ
ｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系
はんだ等であり、そのうち高接続信頼性の観点から望ま
しい、Ｓｎ−（３重量％）Ａｇ−（０．５重量％）Ｃｕ
系はんだからなる断面突状の電極であり、上記再配線３
を覆う絶縁膜上に形成され、その絶縁膜に形成された開
口部を通じて再配線３と電気的に接続され、さらにボン
ディングパッド１と電気的に接続されている。
【００２６】続く図５（ｄ）は、ダイシング工程後の半
導体チップ１１の平面図を示している。ダイシング工程
は、半導体ウェハ１０から半導体チップ１１を個別に切
り出す工程である。半導体チップ１１は、半導体ウェハ
１０から切り出された段階で既にＣＳＰ構造となってい
る。例えば、図６に示すようなセンターパッド配置構造
の半導体装置では、ボンディングパッド１が半導体チッ
プ１１の中央に直線上に並んで配置され、再配線３を通
じてバンプパッド２、このバンプパッド２上に搭載され
たバンプ１２と電気的に接続されている。
【００２７】また、例えば図７に示すような、四辺パッ
ド配置構造の半導体装置の場合には、ボンディングパッ
ド１は、半導体チップ１１の四辺近傍にその四辺に沿っ
て複数個並んで配置されている。各ボンディングパッド
１は、半導体チップ１１の主面上に配置されたバンプパ
ッド２、さらにこのバンプパッド２上に搭載されたバン
プ１２と再配線３を通じて電気的に接続されている。
【００２８】続く図５（ｅ）は、半導体チップ実装工程
後の半導体装置の断面図を示している。これは、例えば
マルチチップモジュール構造の半導体装置を示したもの
で、特に限定されるものではないが、回路基板１３の主
面上には、複数の半導体チップ１１（ＣＳＰ）が、半導
体チップ１１の主面と回路基板１３の主面との間に充填
材（アンダーフィル）１４を介在させ、半導体チップ１
１のバンプ１２を回路基板１３の配線に接続させた状態
で実装されている。充填材１４は、例えば低温加熱硬化
型エポキシ系樹脂からなる。
【００２９】なお、マルチチップモジュール構造の半導
体装置には、充填材１４を介在させない構造や、図５
（ｅ）のように同一種類の半導体装置を複数個搭載する
場合の他に、複数種類の半導体装置を搭載した構造とす
ることも可能である。例えば図１９は、３種類の半導体
チップ１１ａ，１１ｂ，１１ｃを回路基板１３上に実装
した例である。半導体チップ１１ａは前記と同様に充填
材１４を介在させたフリップチップボンディング方式、
半導体チップ１１ｂは応力緩和層１５が形成され、充填
材１４なしのフリップチップボンディング方式、半導体
チップ１１ｃは接着剤１６（銀ペースト）を介したダイ
ボンディングと、ワイヤ１７によるワイヤボンディング
方式を組み合わせたものである。
【００３０】次に、図８〜図１８により、本実施の形態
の半導体装置の製造工程を詳細に説明する。図８は第１
工程、図９は第２工程、図１０（ａ）〜（ｃ）は第３工
程をそれぞれ示す半導体装置の要部断面図、図１１
（ａ），（ｂ）はフォトマスクのパターンを示す説明
図、図１２（ａ），（ｂ）および図１３（ａ），（ｂ）
はマスクレス露光を示す説明図、図１４（ａ）〜（ｃ）
は別の第３工程を示す半導体装置の要部断面図、図１５
（ａ）〜（ｄ）はさらに別の第３工程を示す半導体装置
の要部断面図、図１６は第４工程、図１７は第５工程を
それぞれ示す半導体装置の要部断面図である。
【００３１】図８は、第１工程を示し、ウェハ・プロセ
ス工程後の半導体装置の部分断面構造の一例を示してい
る。この第１工程として、外部接続用のボンディングパ
ッド１が形成済みである半導体チップ１１が形成された
半導体ウェハ１０を従来の半導体装置と同様に、いわゆ
る前工程にて製造する。
【００３２】すなわち、前工程では、半導体ウェハ１０
の主面に所定の半導体素子が形成されている。また、半
導体ウェハ１０の主面上には、配線層と層間絶縁層とが
交互に積み重ねられて各層が形成されている。図では、
絶縁層２１上に形成された最上の配線層のボンディング
パッド１のみを示している。このボンディングパッド１
は、例えばアルミニウム等から形成される。また、絶縁
層２１上には絶縁膜２２ａからなる表面保護膜が形成さ
れるが、これについては第２工程での保護膜２２（第１
の絶縁層）の形成と合わせて説明する。このボンディン
グパッド１は、絶縁層２１上に形成される絶縁膜２２ａ
が開口されて上面の一部が露出されている。
【００３３】続く図９は、第２工程を示し、保護膜形成
後の半導体装置の部分断面構造の一例を示している。こ
の第２工程として、前記半導体ウェハ１０上に保護膜２
２を形成する。なお、この保護膜２２は、いわゆる前工
程である第１工程において既に形成されている場合もあ
り、その場合には本工程は省略することができ、この保
護膜２２の形成は第１工程で行われる。
【００３４】本実施の形態においては、保護膜２２は半
導体装置の製造工程における、いわゆる前工程で形成さ
れた無機材料からなる絶縁膜２２ａ、例えばＣＶＤ法等
で形成した窒化珪素、テトラエトキシシラン等によって
形成された二酸化珪素、あるいはそれらの複合膜からな
る絶縁膜２２ａの上に、有機材料からなる絶縁膜２２ｂ
である感光性ポリイミド等を塗布し、これを感光、現
像、硬化することで厚さが６μｍ程度の保護膜２２を形
成する。しかし、これに限らず、公知慣用の保護膜２２
を使用することに特段の問題はない。
【００３５】この保護膜２２は、上記の通り絶縁膜であ
るから、以下、本実施の形態では第１の絶縁層と表現す
ることもある。なお、第１の絶縁層には複数の開口部が
設けられており、少なくともその一部は半導体チップ１
１のボンディングパッド１上に位置している。
【００３６】続く、第３工程は、再配線３（配線層）を
形成する工程であるが、この第３工程として好適な実施
の形態は幾通りかのバリエーションが存在する。ここで
は、第１、第２、第３の３つの実施の形態について順に
説明する。この再配線３は、配線パターンからなるもの
であるから、本実施の形態においては配線層と表現する
場合もある。
【００３７】図１０（ａ）〜（ｃ）は、第３工程の第１
の実施の形態を示し、再配線３の形成が終了するまでの
各工程の半導体装置の部分断面構造の一例を示してい
る。この第３工程として、再配線３を形成する。まず、
図１０（ａ）に示すように、上記第２工程を経た半導体
ウェハ１０の表面に導電膜２３ａを形成する。この導電
膜２３ａは、ＷＬＣＳＰの再配線３として使用される公
知慣用の導体であれば特段の問題はないが、例えば銅等
が特に好適である。また、第３工程で形成される再配線
３の接続信頼性や密着信頼性の観点から、導電膜２３ａ
の形成にはスパッタ法を用いることが有利である。
【００３８】より具体的に記載すると、スパッタエッチ
ングした後に、再配線３と第１の絶縁層の保護膜２２
（２２ｂ）との密着性を確保するための層と配線の導体
となる層を連続成膜する。上記密着を確保するための層
として、クロム、チタン、タングステン等が使用できる
が、本実施の形態では膜厚が７５ｎｍ程度のクロム層と
し、その密着層上部に配線となる導体、具体的には銅、
銅−ニッケル合金等を連続成膜する。本実施の形態で
は、導体金属として銅を用い、さらにその上部に上層と
の密着性とバリア性のあるクロムを成膜した３層構造か
らなる導電膜２３ａとしている。
【００３９】続いて、図１０（ｂ）に示すように、前記
導電膜２３ａ上にエッチングレジスト２４ｅを成膜し、
フォトマスクを用いたフォトリソグラフィ技術によって
レジスト２４ｅをパターニングする。その際、バンプパ
ッド２が少なくとも２個以上のボンディングパッド１と
接続するように像形成された箇所が少なくとも１箇所以
上設けられたフォトマスクを使用する。図１１は、バン
プパッド２が２個のボンディングパッド１と接続するよ
うなフォトマスクの一例を例示したもので、前記レジス
ト２４ｅがポジ型の場合に使用するフォトマスク上に形
成されている像の一部を拡大して示している。図１１
（ａ）のマスクパターン例では、ボンディングパッド１
ａがバンプパッド２ｃを経てボンディングパッド１ｂに
接続されており、図１１（ｂ）のマスクパターン例では
バンプパッド２ｃから延伸された再配線３が２本に分岐
して、それぞれボンディングパッド１ａと１ｂに接続さ
れている。ポジ型レジストを使用するとマスクで遮光さ
れていない部分のレジスト２４ｅが光分解されるので、
図１１に例示したフォトマスクを通して露光した時に形
成されるレジストパターンはエッチングレジストとな
る。
【００４０】以上のように、第３工程の第１の実施の形
態では、図１１に部分構造を例示したフォトマスクを通
して露光し、しかる後に現像することによってレジスト
２４ｅをパターニングするが、エッチングに先立って、
図１２（ａ），（ｂ）の１ａ−Ｘ部あるいは１ｂ−Ｘ部
に相当する箇所に対してマスクレス露光機を用いて追加
露光し、再度現像を行うことにより、レジスト２４ｅは
例えば図１３（ａ），（ｂ）に例示するような形状にな
る。例えば、配線救済を行う場合は、検査を行って不良
がでた配線（配線パッド）などを検出し、その後、マス
クレス露光をすることにより配線パターンを変更させる
ので、マスクレス露光の前に検査する工程を設けてもよ
い。同様に、半導体素子の動作速度を変更したりする場
合も、マスクレス露光する前に動作速度などの検査工程
を行った後、マスクレス露光により配線を形成すること
になる。なお、図１３（ａ）は図１２（ａ）の１ａ−Ｘ
部を追加露光したときに得られる形状であり、図１３
（ｂ）は図１２（ａ）の１ｂ−Ｘ部を追加露光したとき
に得られる形状である。
【００４１】このような追加露光の処理を行うことによ
り、ＷＬＣＳＰでもボンディングオプションを達成でき
るが、本実施の形態の特徴はこの追加露光の段階でマス
クレス露光機を使用する点にある。このマスクレス露光
機を使用した追加露光により、フォトマスクを使用する
必要が無く、従って、ボンディングオプションに対して
柔軟に対応することができる。
【００４２】なお、上記マスクレス露光機の概要は、Ｄ
ＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｅｒ Ｄｅ
ｖｉｃｅ）プロジェクタを用いて露光を行う装置であ
る。このＤＭＤプロジェクタのＤＭＤは、例えば１０〜
２０μｍ角程度の微少なミラーが敷き詰められたデバイ
スであり、各ミラーのＯＮ／ＯＦＦをデジタル制御する
ことができる。これらの各微少ミラーのＯＮ／ＯＦＦに
よって画像を形成したデバイスに光を当てて、その画像
を反射・投影することにより、マスクレスにより露光を
行うことができる。このマスクレス露光においても、フ
ォトマスクを用いた露光と同様に縮小投影露光なども可
能である。
【００４３】また、上記工程ではフォトマスク露光→現
像→マスクレス追加露光→追加現像という順に処理して
いるが、フォトマスク露光→マスクレス追加露光→現像
としても構わない。このような工程にすることにより、
現像工程が１回省略できるので、ボンディングオプショ
ンをさらに短期間に達成することができる。
【００４４】ここまで説明したような工程によって、エ
ッチングレジスト２４ｅをパターニングした後、そのパ
ターンをマスクにして前記導電膜２３ａをエッチングす
る。この後、このエッチングレジスト２４ｅを除去する
ことによって、図１０（ｃ）に示すような所望の回路パ
ターンを有する再配線３を得ることができる。
【００４５】上記第３工程の第１の実施の形態では、ポ
ジ型レジストを用いた工程例を記述したが、透明領域と
非透明領域とを反転させたフォトマスクを使用すればネ
ガ型レジストを用いることも可能である。その場合、追
加露光する領域も適宜調整するとよい。
【００４６】次に、第３工程の第２の実施の形態につい
て説明する。図１４（ａ）〜（ｃ）は、第３工程の第２
の実施の形態を示し、再配線３の形成が終了するまでの
各工程の半導体装置の部分断面構造の一例を示してい
る。この第２の実施の形態における最初の処理は、図１
４（ａ）に示すように、上記第２工程を経た半導体ウェ
ハ１０の表面への導電膜２３ｂの形成である。なお、第
２の実施の形態では再配線３をめっきによって形成する
ため、半導体ウェハ１０の表面に形成する導電膜２３ｂ
はめっきの給電膜として使用可能な層構成・膜厚でよ
い。ここでは公知慣用のめっき給電膜が使用可能である
が、本実施の形態では膜厚が７５ｎｍ程度のクロム層と
膜厚が５００ｎｍ程度の銅からなる給電膜を使用する。
【００４７】続いて、図１４（ｂ）に示すように、前記
導電膜２３ｂ上に再配線３の逆パターンとなるめっきレ
ジスト２４ｐを成膜し、このめっきレジスト２４ｐをパ
ターニングした後に、めっきによって配線を形成する。
この後、このめっきレジスト２４ｐを除去し、パターン
を分離することによって、図１４（ｃ）に示すような所
望の回路パターンを有する再配線３を形成することがで
きる。
【００４８】その際に、上記第１の実施の形態と同様
に、フォトマスクを用いたフォトリソグラフィ技術とマ
スクレス露光技術とを適宜組み合わせることによって所
望の回路パターンを有するレジストパターニングが達成
できる。なお、その際、図１１に例示したフォトマスク
を用い、図１２に例示した（ａ）の１ａ−Ｘ部あるいは
１ｂ−Ｘ部を追加露光する場合には、ネガ型レジストを
用いることにより、それぞれ図１３（ａ）あるいは図１
３（ｂ）の配線形状となる。
【００４９】次に、第３工程の第３の実施の形態につい
て説明する。図１５（ａ）〜（ｄ）は、第３工程の第３
の実施の形態を示し、再配線３の形成が終了するまでの
各工程の半導体装置の部分断面構造の一例を示してい
る。この第３の実施の形態では、上記第２の実施の形態
と同様に、再配線３はめっきによって形成するが、図１
５（ａ）に示すように、再配線３と第１の絶縁層の保護
膜２２（２２ｂ）との間に絶縁層２５（応力緩和層）を
形成する。なお、この絶縁層２５が再配線３に作用する
応力を緩和する機能を有するので、この絶縁層６を応力
緩和層と呼ぶ場合もある。より具体的には、上記第１の
実施の形態や第２の実施の形態で最初に行った導電膜２
３ｂの形成の処理に先立って、応力緩和層を半導体ウェ
ハ１０上に形成する。この応力緩和層の絶縁層２５は、
第１の絶縁層の保護膜２２に設けた開口部の少なくとも
一部を避けて成膜することが望ましい。
【００５０】続いて、応力緩和層の絶縁層２５を形成し
た後は、上記第２の実施の形態と同様に、図１５（ｂ）
の導電膜２３ｂの形成、（ｃ）のめっきレジスト２４ｐ
の成膜およびレジストパターニングの工程を経て、めっ
き、レジスト剥離、パターン分離を行うことにより、図
１５（ｄ）に示すような所望の回路パターンを有する再
配線３を形成することができる。このような工程順で処
理することにより、ボンディングオプションに対して柔
軟に対応することができる。
【００５１】以上のようにして、第１、第２、第３の実
施の形態の実行により、第３工程における再配線３の形
成工程が終了する。上述のように、第３工程においてレ
ジストパターニングの際にフォトマスクを使用しないマ
スクレス露光技術を適用することにより、ＣＳＰを低コ
ストで製造できるＷＬＣＳＰにおいて、ボンディングオ
プションに対応した製造技術を提供することができる。
これにより、市場の需要変動に応じた生産品種変更が可
能となり、また顧客からの低コスト化と短納期化の要求
に対しても柔軟な対応ができるようになる。
【００５２】なお、前記第３工程における再配線形成工
程では、追加露光のボンディングオプションにマスクレ
ス露光技術を適用する場合を説明したが、ボンディング
オプションを含めた全ての再配線３をマスクレス露光→
現像という順に処理することも可能である。すなわち、
再配線形成工程において、ボンディングオプションの配
線パターンはマスクレス露光技術を用いるが、ボンディ
ングオプションを除く他の再配線３の配線パターンの形
成には、フォトマスクを用いて露光を行う場合、フォト
マスクを用いないでマスクレスで露光を行う場合、フォ
トマスクを用いかつマスクレスを組み合わせて露光を行
う場合を所望に応じて実行することができる。
【００５３】（１）ボンディングオプションを除く配線
パターンの形成をマスク露光で形成する場合には、ボン
ディングオプションとならない部分をマスク露光で一括
して形成することにより、ボンディングオプションとな
らない部分の形成を簡便かつ効率的に達成できる。
【００５４】（２）ボンディングオプションを除く配線
パターンの形成もマスクレス露光で形成する場合には、
２種類の露光光学設備を準備する必要がないため、量産
するための設備投資が少なくてよい。また、一般に、マ
スクレス露光設備はマスク露光設備より小さくなるた
め、設備を設置する建屋を小さくでき、従ってこの点で
も設備投資・設備運転コストを低減できる。
【００５５】（３）ボンディングオプションを除く配線
パターンをさらにマスクレス露光で形成する部分とマス
ク露光で形成する部分に分ける場合には、マスク露光と
マスクレス露光を併用することにより、半導体装置の共
通部分はマスク露光を用いて、半導体装置の種類および
ユーザからの要望に応じて配線パターンの変更が多い箇
所、またはマスクを用いて配線パターンを露光（配線を
形成）するのが困難な箇所についてはマスクレス露光を
用いることで、少量多品種の半導体装置を効率よく生産
できる。
【００５６】続く図１６は、第４工程を示し、上記第３
の実施の形態で第４工程が終了した状態の半導体装置の
部分断面構造の一例を示している。この第４工程とし
て、絶縁膜からなる第２の絶縁層２６を形成する。この
第２の絶縁層２６は、バンプパッド２の上部の少なくと
も一部を開口するように形成されており、少なくとも上
記第１の絶縁層２２、ボンディングパッド１、応力緩和
層２５、再配線３の上部を被覆するように成膜する。こ
の第２の絶縁層２６は、通常、フォトマスクを使用して
形成するが、半導体装置の最表面保護層となるため、例
えばダミーバンプ用などを考慮して、パターニングの際
にフォトマスクを使用しないマスクレス露光技術を適用
することも可能である。
【００５７】なお、上記第３工程の第１の実施の形態あ
るいは第２の実施の形態では、応力緩和層２５の形成は
省略されているので、第４工程が終了した状態の半導体
装置は図１６に対して応力緩和層２５がない部分断面構
造となる。この第１の実施の形態あるいは第２の実施の
形態においても、第２の絶縁層２６を形成する際に、第
３の実施の形態と同様にマスクレス露光技術を用いても
よいことは言うまでもない。
【００５８】続く図１７は、第５工程を示し、バンプ形
成後の半導体装置の部分断面構造の一例を示している
（上記第３の実施の形態の例）。この第５工程として、
バンプパッド２にはんだボールを接続し、外部接続端子
となるバンプ１２を形成する。
【００５９】最後に、半導体装置が形成された半導体ウ
ェハ１０をウェハダイシング技術により個々の半導体装
置に切断する。これにより、フリップチップ接続を目的
とするＷＬＣＳＰの半導体装置を完成することができ
る。
【００６０】従って、本実施の形態の半導体装置および
その製造方法によれば、ボンディングパッド１とバンプ
パッド２とを電気的に接続するための再配線３の少なく
とも一部をフォトマスクが不要なフォトリソグラフィ技
術を用いて形成することにより、再配線３によって相互
に接続されているボンディングパッド１とバンプパッド
２との接続の組み合わせを簡便かつ短期間に組み替える
ことができ、その結果として、顧客の要求する性能を有
する半導体装置を短期間に提供することができる。
【００６１】また、第３の実施の形態のように、厚膜の
絶縁層である応力緩和層（緩衝層）を有する半導体装置
を、マスクを用いずＤＭＤを用いて露光することによ
り、次のようなメリットがある。応力緩和層の傾斜部に
配線を形成するため、斜面部を露光する場合、光が斜め
から照射されるために、面積当たりの照射量は平面部へ
の露光の照射量よりも小さくなる。そのため、めっきあ
るいはエッチングのためのレジストをパターニングする
に際し、平面部に適正な露光量を照射すると斜面部では
露光量が不足、斜面部が適正露光量となるように照射す
ると平面部には過剰露光になるという問題が発生する場
合がある。このような問題を解決する手段として応力緩
和層の斜面部のみを追加露光するという方法があるが、
フォトマスクを用いたフォトリソグラフィ技術では、斜
面部の形状に合致するように露光量を調整することは必
ずしも簡便に達成できるものではない。例えば、斜面部
の頂部と裾部とで傾斜具合が異なる場合、頂部と裾部と
で照射条件を変える必要があり、従って、複数回の追加
露光が必要になる可能性があり、その場合には追加露光
用のフォトマスクも複数枚用意する必要が生じる。一
方、本願発明によるマスクを用いないフォトリソグラフ
ィ技術によれば、傾斜部の形状に合わせて柔軟に露光量
を変化させることができ、追加露光の工程やそのための
フォトマスクは不要となる。
【００６２】傾斜部の形状に合わせて露光量を変化させ
るためには、例えば、上記微小鏡（ミラー）のＯＮ／Ｏ
ＦＦの時間比率を変えるなどの手法が使用できる。微小
鏡のＯＮ／ＯＦＦの時間比率を調整することにより、擬
似的に「階調的マスクパターン」と同等の光学効果が得
られるからである。
【００６３】微小鏡による変調光学素子を用いたフォト
リソグラフィ技術においては、上記のような擬似階調的
マスクパターン発生技術を活用することによって、立体
的パターン形状のみならず、多種多様のパターンのフォ
トリソグラフィを簡便かつ迅速に達成できる。このよう
な特徴から、顧客ニーズに応じた少量多品種、変量生産
に対応した電子機器の製造ラインを構築できる。
【００６４】以上、本発明の実施の形態を具体的に説明
したが、本発明は前記実施の形態に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことはいうまでもない。たとえば、ＤＲＡＭ等のような
半導体装置に限らず、メモリ回路と論理回路とを同一半
導体基板上に形成している混載型の半導体装置等にも適
用することができる。
【００６５】本願において開示される実施の形態の概要
を整理すると、次のとおりである。
【００６６】（１）（ａ）半導体ウェハに複数の半導体
チップを形成する工程、（ｂ）前記複数の半導体チップ
に対して、半導体ウェハの状態のまま一括してパッケー
ジ・プロセスを施す工程を有し、前記（ａ）工程は、
（ａ１）前記半導体ウェハの複数の半導体チップに半導
体素子を形成する工程、（ａ２）前記複数の半導体チッ
プ上に配線層を形成する工程、（ａ３）前記複数の半導
体チップ上に、前記配線層の最上の配線層に形成された
第１の接続端子の上面を開口して第１の絶縁層を形成す
る工程を有し、前記（ｂ）工程は、（ｂ１）前記第１の
絶縁層上に、少なくとも一部をフォトマスクを使用しな
い（フォトマスクを必要としない）フォトリソグラフィ
技術を用いて、一部が前記第１の接続端子に接続し、他
の一部が第２の接続端子となる配線層を形成する工程、
（ｂ２）前記配線層上に、前記第２の接続端子の上面を
開口して第２の絶縁層を形成する工程を有することを特
徴とする半導体装置の製造方法。
【００６７】（２）前記（１）記載の半導体装置の製造
方法において、前記（ｂ１）工程は、前記配線層の第１
の部分の配線をフォトマスクを使用する（フォトマスク
を必要とする）フォトリソグラフィ技術を用いて形成
し、第２の部分の配線をフォトマスクを使用しない（フ
ォトマスクを必要としない）フォトリソグラフィ技術を
用いて形成することを特徴とする半導体装置の製造方
法。
【００６８】（３）前記（１）記載の半導体装置の製造
方法において、前記（ｂ１）工程は、前記配線層の第１
の部分の配線をフォトマスクを使用しない（フォトマス
クを必要としない）フォトリソグラフィ技術を用いて形
成し、第２の部分の配線をフォトマスクを使用しない
（フォトマスクを必要としない）フォトリソグラフィ技
術を用いて形成することを特徴とする半導体装置の製造
方法。
【００６９】（４）前記（１）記載の半導体装置の製造
方法において、前記（ｂ１）工程は、前記配線層の第１
の部分の配線をフォトマスクを使用する（フォトマスク
を必要とする）フォトリソグラフィ技術とフォトマスク
を使用しない（フォトマスクを必要としない）フォトリ
ソグラフィ技術とを用いて形成し、第２の部分の配線を
フォトマスクを使用しない（フォトマスクを必要としな
い）フォトリソグラフィ技術を用いて形成することを特
徴とする半導体装置の製造方法。
【００７０】（５）前記（１）記載の半導体装置の製造
方法において、前記（ｂ２）工程は、前記第２の絶縁層
の第１の部分の開口をフォトマスクを使用しない（フォ
トマスクを必要としない）フォトリソグラフィ技術を用
いて形成することを特徴とする半導体装置の製造方法。
【００７１】（６）（ａ）半導体ウェハに複数の半導体
チップを形成する工程、（ｂ）前記複数の半導体チップ
に対して、半導体ウェハの状態のまま一括してパッケー
ジ・プロセスを施す工程を有し、前記（ａ）工程は、
（ａ１）前記半導体ウェハの複数の半導体チップに半導
体素子を形成する工程、（ａ２）前記複数の半導体チッ
プ上に配線層を形成する工程、（ａ３）前記複数の半導
体チップ上に、前記配線層の最上の配線層に形成された
第１の接続端子の上面を開口して第１の絶縁層を形成す
る工程を有し、前記（ｂ）工程は、（ｂ１）前記第１の
絶縁層上に、前記第１の接続端子の上面を開口して応力
緩和層を形成する工程、（ｂ２）前記応力緩和層上に、
少なくとも一部をフォトマスクを使用しない（フォトマ
スクを必要としない）フォトリソグラフィ技術を用い
て、一部が前記第１の接続端子に接続し、他の一部が第
２の接続端子となる配線層を形成する工程、（ｂ３）前
記配線層上に、前記第２の接続端子の上面を開口して第
２の絶縁層を形成する工程を有することを特徴とする半
導体装置の製造方法。
【００７２】（７）前記（６）記載の半導体装置の製造
方法において、前記（ｂ２）工程は、前記配線層の第１
の部分の配線をフォトマスクを使用する（フォトマスク
を必要とする）フォトリソグラフィ技術を用いて形成
し、第２の部分の配線をフォトマスクを使用しない（フ
ォトマスクを必要としない）フォトリソグラフィ技術を
用いて形成することを特徴とする半導体装置の製造方
法。
【００７３】（８）前記（６）記載の半導体装置の製造
方法において、前記（ｂ２）工程は、前記配線層の第１
の部分の配線をフォトマスクを使用しない（フォトマス
クを必要としない）フォトリソグラフィ技術を用いて形
成し、第２の部分の配線をフォトマスクを使用しない
（フォトマスクを必要としない）フォトリソグラフィ技
術を用いて形成することを特徴とする半導体装置の製造
方法。
【００７４】（９）前記（６）記載の半導体装置の製造
方法において、前記（ｂ２）工程は、前記配線層の第１
の部分の配線をフォトマスクを使用する（フォトマスク
を必要とする）フォトリソグラフィ技術とフォトマスク
を使用しない（フォトマスクを必要としない）フォトリ
ソグラフィ技術とを用いて形成し、第２の部分の配線を
フォトマスクを使用しない（フォトマスクを必要としな
い）フォトリソグラフィ技術を用いて形成することを特
徴とする半導体装置の製造方法。
【００７５】（１０）前記（１）記載の半導体装置の製
造方法において、前記（ｂ３）工程は、前記第２の絶縁
層の第１の部分の開口をフォトマスクを使用しない（フ
ォトマスクを必要としない）フォトリソグラフィ技術を
用いて形成することを特徴とする半導体装置の製造方
法。
【００７６】（１１）前記（１）または（６）記載の半
導体装置の製造方法において、前記（ｂ）工程後、
（ｃ）前記第２の接続端子上に外部接続端子を形成する
工程、（ｄ）前記半導体ウェハから複数の半導体チップ
を個別に切り出す工程を有することを特徴とする半導体
装置の製造方法。
【００７７】（１２）前記（１１）記載の半導体装置の
製造方法において、前記（ｄ）工程後、（ｅ）前記半導
体チップ上の外部接続端子と回路基板との間に充填材を
介在させた状態で、前記半導体チップを前記外部接続端
子を介して前記回路基板上に実装する工程を有すること
を特徴とする半導体装置の製造方法。なお、この実装す
る工程においては、充填材なしで実装することも可能で
ある。
【００７８】（１３）半導体ウェハに形成された複数の
半導体チップに対して、半導体ウェハの状態のまま一括
してパッケージ・プロセスを施した後、前記複数の半導
体チップを個別に切り出すことで形成された半導体装置
であって、（ａ）前記複数の半導体チップ上の最上の配
線層に形成された第１の接続端子と、（ｂ）前記複数の
半導体チップ上に、前記第１の接続端子の上面を開口し
て形成された第１の絶縁層と、（ｃ）前記第１の絶縁層
上に、少なくとも一部をフォトマスクを使用しない（フ
ォトマスクを必要としない）フォトリソグラフィ技術を
用いて形成され、一部が前記第１の接続端子に接続する
配線層と、（ｄ）前記配線層の他の一部からなる第２の
接続端子と、（ｅ）前記配線層上に、前記第２の接続端
子の上面を開口して形成された第２の絶縁層とを有する
ことを特徴とする半導体装置。
【００７９】（１４）半導体ウェハに形成された複数の
半導体チップに対して、半導体ウェハの状態のまま一括
してパッケージ・プロセスを施した後、前記複数の半導
体チップを個別に切り出すことで形成された半導体装置
であって、（ａ）前記複数の半導体チップ上の最上の配
線層に形成された第１の接続端子と、（ｂ）前記複数の
半導体チップ上に、前記第１の接続端子の上面を開口し
て形成された第１の絶縁層と、（ｃ）前記第１の絶縁層
上に、前記第１の接続端子の上面を開口して形成された
応力緩和層と、（ｄ）前記応力緩和層上に、少なくとも
一部をフォトマスクを使用しない（フォトマスクを必要
としない）フォトリソグラフィ技術を用いて形成され、
一部が前記第１の接続端子に接続する配線層と、（ｅ）
前記配線層の他の一部からなる第２の接続端子と、
（ｆ）前記配線層上に、前記第２の接続端子の上面を開
口して形成された第２の絶縁層とを有することを特徴と
する半導体装置。
【００８０】（１５）（ａ）半導体ウェハに複数の半導
体チップを形成する工程、（ｂ）前記複数の半導体チッ
プに対して、半導体ウェハの状態のまま一括してパッケ
ージ・プロセスを施す工程を有し、前記（ａ）工程は、
（ａ１）前記半導体ウェハの複数の半導体チップに半導
体素子を形成する工程、（ａ２）前記複数の半導体チッ
プ上に配線層を形成する工程、（ａ３）前記複数の半導
体チップ上に、前記配線層の最上の配線層に形成された
第１の接続端子の上面を開口して第１の絶縁層を形成す
る工程を有し、前記（ｂ）工程は、（ｂ１）前記第１の
絶縁層上に、少なくとも一部を、光源からの光を微小の
可動可能なミラーを複数有する装置に照射し、この装置
のミラーを予め設定されたパターンに応じて操作するこ
とにより、反射させた光を用いて配線を露光させて、一
部が前記第１の接続端子に接続し、他の一部が第２の接
続端子となる配線層を形成する工程、（ｂ２）前記配線
層上に、前記第２の接続端子の上面を開口して第２の絶
縁層を形成する工程を有することを特徴とする半導体装
置の製造方法。
【００８１】（１６）（ａ）半導体ウェハに複数の半導
体チップを形成する工程、（ｂ）前記複数の半導体チッ
プに対して、半導体ウェハの状態のまま一括してパッケ
ージ・プロセスを施す工程を有し、前記（ａ）工程は、
（ａ１）前記半導体ウェハの複数の半導体チップに半導
体素子を形成する工程、（ａ２）前記複数の半導体チッ
プ上に配線層を形成する工程、（ａ３）前記複数の半導
体チップ上に、前記配線層の最上の配線層に形成された
第１の接続端子の上面を開口して第１の絶縁層を形成す
る工程を有し、前記（ｂ）工程は、（ｂ１）前記第１の
絶縁層上に、前記第１の接続端子の上面を開口して応力
緩和層を形成する工程、（ｂ２）前記応力緩和層上に、
少なくとも一部を、光源からの光を微小の可動可能なミ
ラーを複数有する装置に照射し、この装置のミラーを予
め設定されたパターンに応じて操作することにより、反
射させた光を用いて配線を露光させて、一部が前記第１
の接続端子に接続し、他の一部が第２の接続端子となる
配線層を形成する工程、（ｂ３）前記配線層上に、前記
第２の接続端子の上面を開口して第２の絶縁層を形成す
る工程を有することを特徴とする半導体装置の製造方
法。
【００８２】（１７）半導体ウェハに形成された複数の
半導体チップに対して、半導体ウェハの状態のまま一括
してパッケージ・プロセスを施した後、前記複数の半導
体チップを個別に切り出すことで形成された半導体装置
であって、（ａ）前記複数の半導体チップ上の最上の配
線層に形成された第１の接続端子と、（ｂ）前記複数の
半導体チップ上に、前記第１の接続端子の上面を開口し
て形成された第１の絶縁層と、（ｃ）前記第１の絶縁層
上に、少なくとも一部を、光源からの光を微小の可動可
能なミラーを複数有する装置に照射し、この装置のミラ
ーを予め設定されたパターンに応じて操作することによ
り、反射させた光を用いて配線を露光させて形成され、
一部が前記第１の接続端子に接続する配線層と、（ｄ）
前記配線層の他の一部からなる第２の接続端子と、
（ｅ）前記配線層上に、前記第２の接続端子の上面を開
口して形成された第２の絶縁層とを有することを特徴と
する半導体装置。
【００８３】（１８）半導体ウェハに形成された複数の
半導体チップに対して、半導体ウェハの状態のまま一括
してパッケージ・プロセスを施した後、前記複数の半導
体チップを個別に切り出すことで形成された半導体装置
であって、（ａ）前記複数の半導体チップ上の最上の配
線層に形成された第１の接続端子と、（ｂ）前記複数の
半導体チップ上に、前記第１の接続端子の上面を開口し
て形成された第１の絶縁層と、（ｃ）前記第１の絶縁層
上に、前記第１の接続端子の上面を開口して形成された
応力緩和層と、（ｄ）前記応力緩和層上に、少なくとも
一部を、光源からの光を微小の可動可能なミラーを複数
有する装置に照射し、この装置のミラーを予め設定され
たパターンに応じて操作することにより、反射させた光
を用いて配線を露光させて形成され、一部が前記第１の
接続端子に接続する配線層と、（ｅ）前記配線層の他の
一部からなる第２の接続端子と、（ｆ）前記配線層上
に、前記第２の接続端子の上面を開口して形成された第
２の絶縁層とを有することを特徴とする半導体装置。
【００８４】
【発明の効果】以上説明したように、本発明によれば、
接続信頼性が向上した半導体装置でバンピングオプショ
ンを提供することができる。その結果、再配線の接続変
更に対して柔軟に対応することができるので、顧客の要
求する性能を有する半導体装置を短期間に提供すること
ができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の一実施の形態の半導
体装置における再配線の結線構造を示す結線図である。
【図２】（ａ），（ｂ）は本発明の一実施の形態におい
て、それぞれ図１（ａ），（ｂ）に対応した再配線の結
線構造を示す斜視図である。
【図３】（ａ），（ｂ）は本発明の一実施の形態におい
て、別の再配線の結線構造を示す斜視図である。
【図４】（ａ），（ｂ）は本発明の一実施の形態におい
て、半導体装置におけるワード・ビット構成変更の概念
を示す結線図である。
【図５】（ａ）〜（ｅ）は本発明の一実施の形態におい
て、半導体装置の製造工程の概略を示す説明図である。
【図６】本発明の一実施の形態において、センターパッ
ド配置構造の半導体装置を示す平面図である。
【図７】本発明の一実施の形態において、四辺パッド配
置構造の半導体装置の角部を示す平面図である。
【図８】本発明の一実施の形態の半導体装置の製造工程
において、第１工程を示す半導体装置の要部断面図であ
る。
【図９】本発明の一実施の形態の半導体装置の製造工程
において、第２工程を示す半導体装置の要部断面図であ
る。
【図１０】（ａ）〜（ｃ）は本発明の一実施の形態の半
導体装置の製造工程において、第３工程を示す半導体装
置の要部断面図である。
【図１１】（ａ），（ｂ）は本発明の一実施の形態の半
導体装置の製造工程において、フォトマスクのパターン
を示す説明図である。
【図１２】（ａ），（ｂ）は本発明の一実施の形態の半
導体装置の製造工程において、マスクレス露光を示す説
明図である。
【図１３】（ａ），（ｂ）は本発明の一実施の形態の半
導体装置の製造工程において、マスクレス露光を示す説
明図である。
【図１４】（ａ）〜（ｃ）は本発明の一実施の形態の半
導体装置の製造工程において、別の第３工程を示す半導
体装置の要部断面図である。
【図１５】（ａ）〜（ｄ）は本発明の一実施の形態の半
導体装置の製造工程において、さらに別の第３工程を示
す半導体装置の要部断面図である。
【図１６】本発明の一実施の形態の半導体装置の製造工
程において、第４工程を示す半導体装置の要部断面図で
ある。
【図１７】本発明の一実施の形態の半導体装置の製造工
程において、第５工程を示す半導体装置の要部断面図で
ある。
【図１８】本発明の前提として検討した半導体装置にお
いて、再配線の結線構造を示す斜視図である。
【図１９】本発明の一実施の形態において、マルチチッ
プモジュール構造の半導体装置の他の例を示す断面図で
ある。
【符号の説明】
１…ボンディングパッド、２…バンプパッド、３…再配
線、１０…半導体ウェハ、１１，１１ａ，１１ｂ，１１
ｃ…半導体チップ、１２…バンプ、１３…回路基板、１
４…充填材、１５…応力緩和層、１６…接着剤、１７…
ワイヤ、２１…絶縁層、２２…保護膜、２２ａ，２２ｂ
…絶縁膜、２３ａ，２３ｂ…導電膜、２４ｅ，２４ｐ…
レジスト、２５…絶縁層、２６…絶縁層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 諫田 尚哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5F033 HH11 HH12 HH17 HH18 HH19 JJ01 JJ11 JJ12 JJ17 JJ18 JJ19 KK08 MM08 MM13 NN06 NN07 PP15 PP27 PP28 PP33 QQ08 QQ09 QQ14 QQ37 RR04 RR06 RR22 RR27 SS04 VV07 VV16 XX00 XX14 XX19 XX28 XX34 5F038 BE04 BE07 CA10 CD15 DF05 EZ20

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体ウェハに複数の半導体チッ
    プを形成する工程、（ｂ）前記複数の半導体チップに対
    して、半導体ウェハの状態のまま一括してパッケージ・
    プロセスを施す工程を有し、 前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の
    半導体チップに半導体素子を形成する工程、（ａ２）前
    記複数の半導体チップ上に配線層を形成する工程、（ａ
    ３）前記複数の半導体チップ上に、前記配線層の最上の
    配線層に形成された第１の接続端子の上面を開口して第
    １の絶縁層を形成する工程を有し、 前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、少
    なくとも一部をフォトマスクを使用しないフォトリソグ
    ラフィ技術を用いて、一部が前記第１の接続端子に接続
    し、他の一部が第２の接続端子となる配線層を形成する
    工程、（ｂ２）前記配線層上に、前記第２の接続端子の
    上面を開口して第２の絶縁層を形成する工程を有するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記（ｂ１）工程は、前記配線層の第１の部分の配線を
    フォトマスクを使用するフォトリソグラフィ技術を用い
    て形成し、第２の部分の配線をフォトマスクを使用しな
    いフォトリソグラフィ技術を用いて形成することを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記（ｂ１）工程は、前記配線層の第１の部分の配線を
    フォトマスクを使用しないフォトリソグラフィ技術を用
    いて形成し、第２の部分の配線をフォトマスクを使用し
    ないフォトリソグラフィ技術を用いて形成することを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体装置の製造方法に
    おいて、 前記（ｂ１）工程は、前記配線層の第１の部分の配線を
    フォトマスクを使用するフォトリソグラフィ技術とフォ
    トマスクを使用しないフォトリソグラフィ技術とを用い
    て形成し、第２の部分の配線をフォトマスクを使用しな
    いフォトリソグラフィ技術を用いて形成することを特徴
    とする半導体装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体装置の製造方法に
    おいて、 前記（ｂ２）工程は、前記第２の絶縁層の第１の部分の
    開口をフォトマスクを使用しないフォトリソグラフィ技
    術を用いて形成することを特徴とする半導体装置の製造
    方法。
  6. 【請求項６】 （ａ）半導体ウェハに複数の半導体チッ
    プを形成する工程、（ｂ）前記複数の半導体チップに対
    して、半導体ウェハの状態のまま一括してパッケージ・
    プロセスを施す工程を有し、 前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の
    半導体チップに半導体素子を形成する工程、（ａ２）前
    記複数の半導体チップ上に配線層を形成する工程、（ａ
    ３）前記複数の半導体チップ上に、前記配線層の最上の
    配線層に形成された第１の接続端子の上面を開口して第
    １の絶縁層を形成する工程を有し、 前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、前
    記第１の接続端子の上面を開口して応力緩和層を形成す
    る工程、（ｂ２）前記応力緩和層上に、少なくとも一部
    をフォトマスクを使用しないフォトリソグラフィ技術を
    用いて、一部が前記第１の接続端子に接続し、他の一部
    が第２の接続端子となる配線層を形成する工程、（ｂ
    ３）前記配線層上に、前記第２の接続端子の上面を開口
    して第２の絶縁層を形成する工程を有することを特徴と
    する半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、 前記（ｂ２）工程は、前記配線層の第１の部分の配線を
    フォトマスクを使用するフォトリソグラフィ技術を用い
    て形成し、第２の部分の配線をフォトマスクを使用しな
    いフォトリソグラフィ技術を用いて形成することを特徴
    とする半導体装置の製造方法。
  8. 【請求項８】 請求項６記載の半導体装置の製造方法に
    おいて、 前記（ｂ２）工程は、前記配線層の第１の部分の配線を
    フォトマスクを使用しないフォトリソグラフィ技術を用
    いて形成し、第２の部分の配線をフォトマスクを使用し
    ないフォトリソグラフィ技術を用いて形成することを特
    徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項６記載の半導体装置の製造方法に
    おいて、 前記（ｂ２）工程は、前記配線層の第１の部分の配線を
    フォトマスクを使用するフォトリソグラフィ技術とフォ
    トマスクを使用しないフォトリソグラフィ技術とを用い
    て形成し、第２の部分の配線をフォトマスクを使用しな
    いフォトリソグラフィ技術を用いて形成することを特徴
    とする半導体装置の製造方法。
  10. 【請求項１０】 請求項１記載の半導体装置の製造方法
    において、 前記（ｂ３）工程は、前記第２の絶縁層の第１の部分の
    開口をフォトマスクを使用しないフォトリソグラフィ技
    術を用いて形成することを特徴とする半導体装置の製造
    方法。
  11. 【請求項１１】 請求項１または６記載の半導体装置の
    製造方法において、 前記（ｂ）工程後、 （ｃ）前記第２の接続端子上に外部接続端子を形成する
    工程、 （ｄ）前記半導体ウェハから複数の半導体チップを個別
    に切り出す工程を有することを特徴とする半導体装置の
    製造方法。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、 前記（ｄ）工程後、 （ｅ）前記半導体チップ上の外部接続端子と回路基板と
    の間に充填材を介在させた状態で、前記半導体チップを
    前記外部接続端子を介して前記回路基板上に実装する工
    程を有することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 半導体ウェハに形成された複数の半導
    体チップに対して、半導体ウェハの状態のまま一括して
    パッケージ・プロセスを施した後、前記複数の半導体チ
    ップを個別に切り出すことで形成された半導体装置であ
    って、 （ａ）前記複数の半導体チップ上の最上の配線層に形成
    された第１の接続端子と、 （ｂ）前記複数の半導体チップ上に、前記第１の接続端
    子の上面を開口して形成された第１の絶縁層と、 （ｃ）前記第１の絶縁層上に、少なくとも一部をフォト
    マスクを使用しないフォトリソグラフィ技術を用いて形
    成され、一部が前記第１の接続端子に接続する配線層
    と、 （ｄ）前記配線層の他の一部からなる第２の接続端子
    と、 （ｅ）前記配線層上に、前記第２の接続端子の上面を開
    口して形成された第２の絶縁層とを有することを特徴と
    する半導体装置。
  14. 【請求項１４】 半導体ウェハに形成された複数の半導
    体チップに対して、半導体ウェハの状態のまま一括して
    パッケージ・プロセスを施した後、前記複数の半導体チ
    ップを個別に切り出すことで形成された半導体装置であ
    って、 （ａ）前記複数の半導体チップ上の最上の配線層に形成
    された第１の接続端子と、 （ｂ）前記複数の半導体チップ上に、前記第１の接続端
    子の上面を開口して形成された第１の絶縁層と、 （ｃ）前記第１の絶縁層上に、前記第１の接続端子の上
    面を開口して形成された応力緩和層と、 （ｄ）前記応力緩和層上に、少なくとも一部をフォトマ
    スクを使用しないフォトリソグラフィ技術を用いて形成
    され、一部が前記第１の接続端子に接続する配線層と、 （ｅ）前記配線層の他の一部からなる第２の接続端子
    と、 （ｆ）前記配線層上に、前記第２の接続端子の上面を開
    口して形成された第２の絶縁層とを有することを特徴と
    する半導体装置。
  15. 【請求項１５】 （ａ）半導体ウェハに複数の半導体チ
    ップを形成する工程、（ｂ）前記複数の半導体チップに
    対して、半導体ウェハの状態のまま一括してパッケージ
    ・プロセスを施す工程を有し、 前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の
    半導体チップに半導体素子を形成する工程、（ａ２）前
    記複数の半導体チップ上に配線層を形成する工程、（ａ
    ３）前記複数の半導体チップ上に、前記配線層の最上の
    配線層に形成された第１の接続端子の上面を開口して第
    １の絶縁層を形成する工程を有し、 前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、少
    なくとも一部を、光源からの光を微小の可動可能なミラ
    ーを複数有する装置に照射し、この装置のミラーを予め
    設定されたパターンに応じて操作することにより、反射
    させた光を用いて配線を露光させて、一部が前記第１の
    接続端子に接続し、他の一部が第２の接続端子となる配
    線層を形成する工程、（ｂ２）前記配線層上に、前記第
    ２の接続端子の上面を開口して第２の絶縁層を形成する
    工程を有することを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 （ａ）半導体ウェハに複数の半導体チ
    ップを形成する工程、（ｂ）前記複数の半導体チップに
    対して、半導体ウェハの状態のまま一括してパッケージ
    ・プロセスを施す工程を有し、 前記（ａ）工程は、（ａ１）前記半導体ウェハの複数の
    半導体チップに半導体素子を形成する工程、（ａ２）前
    記複数の半導体チップ上に配線層を形成する工程、（ａ
    ３）前記複数の半導体チップ上に、前記配線層の最上の
    配線層に形成された第１の接続端子の上面を開口して第
    １の絶縁層を形成する工程を有し、 前記（ｂ）工程は、（ｂ１）前記第１の絶縁層上に、前
    記第１の接続端子の上面を開口して応力緩和層を形成す
    る工程、（ｂ２）前記応力緩和層上に、少なくとも一部
    を、光源からの光を微小の可動可能なミラーを複数有す
    る装置に照射し、この装置のミラーを予め設定されたパ
    ターンに応じて操作することにより、反射させた光を用
    いて配線を露光させて、一部が前記第１の接続端子に接
    続し、他の一部が第２の接続端子となる配線層を形成す
    る工程、（ｂ３）前記配線層上に、前記第２の接続端子
    の上面を開口して第２の絶縁層を形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 半導体ウェハに形成された複数の半導
    体チップに対して、半導体ウェハの状態のまま一括して
    パッケージ・プロセスを施した後、前記複数の半導体チ
    ップを個別に切り出すことで形成された半導体装置であ
    って、 （ａ）前記複数の半導体チップ上の最上の配線層に形成
    された第１の接続端子と、 （ｂ）前記複数の半導体チップ上に、前記第１の接続端
    子の上面を開口して形成された第１の絶縁層と、 （ｃ）前記第１の絶縁層上に、少なくとも一部を、光源
    からの光を微小の可動可能なミラーを複数有する装置に
    照射し、この装置のミラーを予め設定されたパターンに
    応じて操作することにより、反射させた光を用いて配線
    を露光させて形成され、一部が前記第１の接続端子に接
    続する配線層と、 （ｄ）前記配線層の他の一部からなる第２の接続端子
    と、 （ｅ）前記配線層上に、前記第２の接続端子の上面を開
    口して形成された第２の絶縁層とを有することを特徴と
    する半導体装置。
  18. 【請求項１８】 半導体ウェハに形成された複数の半導
    体チップに対して、半導体ウェハの状態のまま一括して
    パッケージ・プロセスを施した後、前記複数の半導体チ
    ップを個別に切り出すことで形成された半導体装置であ
    って、 （ａ）前記複数の半導体チップ上の最上の配線層に形成
    された第１の接続端子と、 （ｂ）前記複数の半導体チップ上に、前記第１の接続端
    子の上面を開口して形成された第１の絶縁層と、 （ｃ）前記第１の絶縁層上に、前記第１の接続端子の上
    面を開口して形成された応力緩和層と、 （ｄ）前記応力緩和層上に、少なくとも一部を、光源か
    らの光を微小の可動可能なミラーを複数有する装置に照
    射し、この装置のミラーを予め設定されたパターンに応
    じて操作することにより、反射させた光を用いて配線を
    露光させて形成され、一部が前記第１の接続端子に接続
    する配線層と、 （ｅ）前記配線層の他の一部からなる第２の接続端子
    と、 （ｆ）前記配線層上に、前記第２の接続端子の上面を開
    口して形成された第２の絶縁層とを有することを特徴と
    する半導体装置。
JP2001373505A 2001-12-07 2001-12-07 半導体装置の製造方法 Expired - Fee Related JP4068838B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001373505A JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法
TW091116833A TW579559B (en) 2001-12-07 2002-07-29 Semiconductor device manufacturing method and semiconductor device
KR10-2002-0044893A KR100477908B1 (ko) 2001-12-07 2002-07-30 반도체 장치의 제조 방법 및 반도체 장치
US10/207,083 US6780748B2 (en) 2001-12-07 2002-07-30 Method of fabricating a wafer level chip size package utilizing a maskless exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373505A JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003174118A true JP2003174118A (ja) 2003-06-20
JP4068838B2 JP4068838B2 (ja) 2008-03-26

Family

ID=19182217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373505A Expired - Fee Related JP4068838B2 (ja) 2001-12-07 2001-12-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6780748B2 (ja)
JP (1) JP4068838B2 (ja)
KR (1) KR100477908B1 (ja)
TW (1) TW579559B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019810A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006073838A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100596797B1 (ko) 2004-12-28 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
US7230326B2 (en) 2004-09-03 2007-06-12 Yamaha Corporation Semiconductor device and wire bonding chip size package therefor
WO2008044537A1 (en) 2006-10-05 2008-04-17 Nec Corporation Semiconductor package and method for producing semiconductor package
JP2009152421A (ja) * 2007-12-21 2009-07-09 Oki Semiconductor Co Ltd 半導体素子、半導体装置、及びその製造方法
JP2011040719A (ja) * 2009-07-13 2011-02-24 Rohm Co Ltd 半導体デバイス

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2004134709A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI223882B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Bumping process
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8169084B2 (en) * 2006-11-13 2012-05-01 Nxp B.V. Bond pad structure and method for producing same
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
JP6356450B2 (ja) 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
KR102372355B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10277587B2 (en) 2015-10-08 2019-04-30 Apple Inc. Instantiation of multiple electronic subscriber identity module (eSIM) instances
KR102437687B1 (ko) 2015-11-10 2022-08-26 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
CN108461411B (zh) * 2017-02-21 2020-10-27 华邦电子股份有限公司 封装结构
US10770427B1 (en) * 2019-06-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221294A (ja) 1985-07-22 1987-01-29 キヤノン株式会社 プリント基板焼付装置
CA2075026A1 (en) * 1991-08-08 1993-02-09 William E. Nelson Method and apparatus for patterning an imaging member
JPH1032159A (ja) 1996-07-17 1998-02-03 Canon Inc 露光装置、反射マスク、およびデバイスの製造方法
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JPH11111768A (ja) 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP2000305279A (ja) 1999-04-19 2000-11-02 Ricoh Microelectronics Co Ltd リソグラフィ装置および電子機器
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019810A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7230326B2 (en) 2004-09-03 2007-06-12 Yamaha Corporation Semiconductor device and wire bonding chip size package therefor
JP2006073838A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100596797B1 (ko) 2004-12-28 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
JPWO2007046173A1 (ja) * 2005-10-18 2009-04-23 株式会社村田製作所 薄膜キャパシタ
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
US7898792B2 (en) 2005-10-18 2011-03-01 Murata Manufacturing Co., Ltd Thin-film capacitor
JP2011054979A (ja) * 2005-10-18 2011-03-17 Murata Mfg Co Ltd 薄膜キャパシタ
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
WO2008044537A1 (en) 2006-10-05 2008-04-17 Nec Corporation Semiconductor package and method for producing semiconductor package
US7964963B2 (en) 2006-10-05 2011-06-21 Nec Corporation Semiconductor package and method for manufacturing semiconductor package
JP2009152421A (ja) * 2007-12-21 2009-07-09 Oki Semiconductor Co Ltd 半導体素子、半導体装置、及びその製造方法
US8395258B2 (en) 2007-12-21 2013-03-12 Oki Semiconductor Co., Ltd. Semiconductor element, semiconductor device, and fabrication method thereof
JP2011040719A (ja) * 2009-07-13 2011-02-24 Rohm Co Ltd 半導体デバイス

Also Published As

Publication number Publication date
US20030109079A1 (en) 2003-06-12
JP4068838B2 (ja) 2008-03-26
KR100477908B1 (ko) 2005-03-22
KR20030047682A (ko) 2003-06-18
US6780748B2 (en) 2004-08-24
TW579559B (en) 2004-03-11

Similar Documents

Publication Publication Date Title
JP4068838B2 (ja) 半導体装置の製造方法
JP3649993B2 (ja) 半導体装置及び半導体装置の製造方法
CN109786266A (zh) 半导体封装件及其形成方法
TWI745926B (zh) 電子電路裝置及電子電路裝置的製造方法
CN107818974A (zh) 具有伪连接件的半导体封装件及其形成方法
JP5654067B2 (ja) アンダーバンプ配線層の方法および装置
US6462427B2 (en) Semiconductor chip, set of semiconductor chips and multichip module
JP5764256B2 (ja) 支持端子パッドを有する半導体チップ
US7135378B2 (en) Process for fabricating a semiconductor device having a plurality of encrusted semiconductor chips
JP2008141061A (ja) 半導体装置
CN110970381B (zh) 半导体器件和形成半导体器件的方法
CN107768344B (zh) 半导体封装系统整合装置及其制造方法
WO2020000933A1 (zh) 一种控制形变的扇出封装结构及其制造方法
TW202044429A (zh) 電子電路裝置及電子電路裝置的製造方法
JPH08340002A (ja) 半導体装置の製造方法
JP7044653B2 (ja) 半導体装置および半導体装置の製造方法
US20080203569A1 (en) Semiconductor device and manufacturing method thereof
JP2002353272A (ja) はんだバンプの形成方法および半導体装置
JPH11354578A (ja) 半導体装置及びその製造方法
WO2024047872A1 (ja) 電子部品装置を製造する方法
US20070218675A1 (en) Method for manufacturing bump of wafer level package
TWI757639B (zh) 半導體元件及其形成方法
JP7137674B1 (ja) 半導体装置およびその製造方法
JP2007123426A (ja) 半導体装置及びその製造方法
TW201537646A (zh) 半導體封裝及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees