JPH04283950A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH04283950A
JPH04283950A JP3048019A JP4801991A JPH04283950A JP H04283950 A JPH04283950 A JP H04283950A JP 3048019 A JP3048019 A JP 3048019A JP 4801991 A JP4801991 A JP 4801991A JP H04283950 A JPH04283950 A JP H04283950A
Authority
JP
Japan
Prior art keywords
resin
protective film
final protective
sealed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3048019A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Sumio Okada
澄夫 岡田
Akiro Hoshi
星 彰郎
Taiji Hamada
泰治 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3048019A priority Critical patent/JPH04283950A/ja
Publication of JPH04283950A publication Critical patent/JPH04283950A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に関し、特に、樹脂封止型半導体装置の耐湿性改善技術
に適用して有効な技術に関するものである。
【0002】
【従来の技術】ビデオカメラ、ビデオテープレコーダ等
に組込まれる民生用リニアICとして、MSP構造、Q
FP構造等の所謂面実装型の樹脂封止型半導体装置が使
用される。この種の樹脂封止型半導体装置は、小型でか
つ薄型であり、しかも量産に適しているので安価である
特徴を有する。
【0003】前記樹脂封止型半導体装置の基本的な構造
はタブ吊りリードで支持されるタブの表面上に裏面を対
向し搭載された半導体ペレット(半導体チップ)の外部
端子(ボンディングパッド)にリードのインナーリード
を電気的に接続する。半導体ペレットの外部端子、イン
ナーリードの夫々の接続はワイヤボンディングで行われ
る。前記半導体ペレット、タブ吊りリード、タブ及びイ
ンナーリードは樹脂封止体で封止される。樹脂封止体と
しては、一般的にエポキシ系樹脂が使用され、トランス
ファモールド法において成型される。リードのアウター
リードは、インナーリードに一体に構成され、樹脂封止
体の外部に突出される。
【0004】前記樹脂封止型半導体装置に搭載される半
導体ペレットは単結晶珪素基板を主体に構成され、この
単結晶珪素基板の素子形成面の中央部分には例えばビデ
オ信号を処理する回路が搭載される。この回路は単結晶
珪素基板の主面に配置された複数個の半導体素子例えば
バイポーラトランジスタで構成され、この半導体素子を
被覆する単結晶珪素基板の素子形成面上には半導体素子
間若しくは回路間を結線する配線層が構成される。
【0005】民生用リニアICは、通常、配線占有面積
の縮小化による高集積化若しくは配線長の縮小による高
速動作化を目的として、単結晶珪素基板の素子形成面上
に2層構造の配線層が構成される。2層構造の配線層の
夫々にはいずれも低抵抗値配線材料としてのアルミニウ
ム合金配線が配置される。前記半導体素子と第1層目配
線層との間、第1層目配線層と第2層目配線層との間の
夫々は双方を絶縁する層間絶縁膜(パッシベーション膜
)が構成される。半導体素子と第1層目配線との間の電
気的接続、第1層目配線と第2層目配線との間の電気的
接続の夫々は各層間絶縁膜に形成される接続孔を通して
行われる。また、第2層目配線は最終保護膜(ファイナ
ルパッシベーション膜)で被覆され、この第2層目配線
を含む半導体ペレットは外部環境から保護される。
【0006】民生用リニアICはその需要が多く低価格
化が要求されているので、前述の半導体ペレットに構成
される層間絶縁膜、最終保護膜の夫々はポリイミド系樹
脂膜等の有機膜が使用される。ポリイミド系樹脂膜は、
半導体ペレットの製造プロセス(ウエーハプロセス)に
おいて1回の塗布工程で成膜でき、しかもポリイミド系
樹脂膜自体が安価であるので、半導体ペレットの製造価
格を低減できる。
【0007】前記半導体ペレットの外部端子は、2層構
造の配線層を有する場合、通常、最上層の配線層である
第2層目配線層に形成され、半導体ペレットの周辺の領
域に配置される。つまり、外部端子はアルミニウム合金
膜で形成される。この外部端子は、最終保護膜に形成さ
れたボンディング開口を通してボンディングワイヤが接
続され、このボンディングワイヤを通してインナーリー
ドに接続される。
【0008】なお、この種の樹脂封止型半導体装置につ
いては、例えば、特公昭63−31932号公報、特公
昭63−31939号公報等に記載されている。
【0009】
【発明が解決しようとする課題】しかしながら、本発明
者は、前述の樹脂封止型半導体装置において、下記の問
題点を見出した。
【0010】前記樹脂封止型半導体装置において、樹脂
封止体とインナーリード、ボンディングワイヤの夫々と
は、樹脂と金属との接着であるので、基本的に接着力が
低い。つまり、インナーリード、ボンディングワイヤの
夫々と樹脂封止体との間の界面に極く微小な剥離が発生
し、この剥離は樹脂封止体の外部からインナーリード、
ボンディングワイヤの夫々を介在し半導体ペレットの外
部端子に達する水分の浸入経路を形成する。この水分の
浸入経路を通して浸入する水は、外部端子に達すると、
この外部端子若しくはその近傍に延在する第2層目の配
線を腐食してしまうが、外部端子に達する水分の量とし
て微量であり、樹脂封止型半導体装置を不良品とする腐
食には至らない。
【0011】一方、樹脂封止型半導体装置は、その組立
プロセスにおけるトランスファモールド工程或いは半田
浸漬工程、実装工程における赤外線リフロー或いは熱風
リフロー、加速試験における高温度雰囲気等、樹脂封止
体に熱応力が発生する。前記樹脂封止型半導体装置の半
導体ペレットの素子形成面の周辺領域は素子形成面の中
央部分に比べて熱応力が最大となり、最終保護膜の周辺
領域と樹脂封止体との間の界面に最大の剪断応力が発生
し、この最終保護膜と樹脂封止体との間の界面に剥離が
発生する。この剥離は、樹脂封止体の外部からこの樹脂
封止体とタブ吊りリード、タブの夫々との間の水分の浸
入経路を通して浸入した水分が(半導体ペレットの最外
周囲から)半導体ペレットの周辺領域に配置された外部
端子まで達する水分の浸入経路を形成する。このため、
この水分の浸入経路を通して外部端子に達する水分は、
前述のインナーリード及びボンディングワイヤを通して
外部端子に達する水分の量を加速的に増加し、外部端子
若しくはその近傍の第2層目配線を急激に腐食し、樹脂
封止型半導体装置の耐湿性を著しく劣化させる。
【0012】特に、この樹脂封止型半導体装置の耐湿性
の著しい劣化に基づく不良は、半導体ペレットのサイズ
の増加、例えば5×5[mm2 ]若しくはそれ以上に
なると一義的に発生率が増加する。この現象は、本発明
者によれば、半導体ペレットのサイズの増加は半導体ペ
レットの周辺領域の剪断応力の増加になるものであるか
らと考察している。また、この現象は、樹脂封止体の占
有面積のうち半導体ペレットの占有面積が占める割合が
大きくなり、樹脂封止体の外部から半導体ペレットの外
部端子までの水分の浸入経路が短縮されるからと考察し
ている。
【0013】本発明の目的は、樹脂封止型半導体装置に
おいて、半導体ペレットの周辺領域と樹脂封止体との間
の界面の剥離を防止することが可能な技術を提供するこ
とにある。
【0014】本発明の他の目的は、樹脂封止型半導体装
置において、半導体ペレットの周辺領域に配置される外
部端子の腐食を防止し、耐湿性を向上することが可能な
技術を提供することにある。
【0015】本発明の他の目的は、前記目的或いは他の
目的を達成するための形成工程数を削減することが可能
な技術を提供することにある。
【0016】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0017】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【0018】(1)素子形成面を最終保護膜で被覆する
半導体ペレットが樹脂封止体で封止される樹脂封止型半
導体装置において、前記半導体ペレットの最終保護膜の
周辺の領域であってこの最終保護膜の最外周囲よりも内
側の領域に、前記樹脂封止体が埋込まれる溝若しくは孔
を構成する。
【0019】(2)素子形成面を配線層間の層間絶縁膜
を介在して最終保護膜で被覆する半導体ペレットが樹脂
封止体で封止される樹脂封止型半導体装置において、前
記半導体ペレットの最終保護膜下の層間絶縁膜の周辺の
領域であってこの層間絶縁膜の最外周囲よりも内側の領
域に、前記最終保護膜が埋込まれかつこの最終保護膜が
埋込まれた表面に溝若しくは孔が形成される溝若しくは
孔を構成する。
【0020】(3)素子形成面を配線層間の層間絶縁膜
を介在して最終保護膜で被覆する半導体ペレットが樹脂
封止体で封止される樹脂封止型半導体装置において、前
記半導体ペレットの最終保護膜、層間絶縁膜の夫々の周
辺の領域であってこの最終保護膜、層間絶縁膜の夫々の
最外周囲よりも内側の領域に、前記樹脂封止体が埋込ま
れる溝若しくは孔を構成する。
【0021】(4)前記手段(1)若しくは(2)の最
終保護膜の周辺の領域の溝若しくは孔は前記最終保護膜
に形成されるボンディング開口を形成する工程において
形成される、又は前記手段(2)若しくは(3)の層間
絶縁膜の周辺の領域の溝若しくは孔は層間絶縁膜に配線
層間を接続する接続孔を形成する工程において形成され
る。
【0022】
【作用】上述した手段(1)によれば、(A)前記半導
体ペレットの最終保護膜の周辺領域において、前記最終
保護膜の溝又は孔内に樹脂封止体の一部を食い込ませ、
最終保護膜と樹脂封止体との間の線膨張係数差に基づき
発生する応力(剪断応力)に対する抗力を生成できるの
で、前記最終保護膜と樹脂封止体との間の剥離を防止で
きる。
【0023】また、(B)前記半導体ペレットの最終保
護膜の周辺領域において、前記最終保護膜の溝又は孔の
内壁に樹脂封止体が沿う分、この最終保護膜と樹脂封止
体との間の接着面積を増加できるので、前記最終保護膜
と樹脂封止体との間の剥離を防止できる。
【0024】また、(C)前記半導体ペレットの最終保
護膜の周辺領域において、前記最終保護膜の溝又は孔の
内壁に樹脂封止体が沿う分、この最終保護膜と樹脂封止
体との間の界面に発生する水分の浸入の経路を長くでき
る。
【0025】この結果、前記半導体ペレットの最外周領
域からその内側、特に半導体ペレットの素子形成面の周
辺領域に配置された外部端子(ボンディングパッド)ま
での間の水分の浸入経路を遮断し若しくは水分の浸入を
抑え、外部端子若しくはその近傍に延在する配線の腐食
を防止し、樹脂封止型半導体装置の耐湿性を向上できる
【0026】上述した手段(2)又は(3)によれば、
前記手段(1)の作用効果と同様の効果が得られる。
【0027】上述した手段(4)によれば、最終保護膜
にボンディング開口を形成する工程で溝若しくは孔を形
成できるので、又は層間絶縁膜に接続孔を形成する工程
で溝若しくは孔を形成できるので、この溝若しくは孔を
形成する工程に相当する分、樹脂封止型半導体装置の製
造プロセス(半導体ウエーハの製造プロセス)の工程数
を削減できる。
【0028】以下、本発明の構成について、民生用リニ
アICを構成する、QFI(Quad Flat I−
type read)構造を採用する樹脂封止型半導体
装置に本発明を適用した一実施例とともに説明する。
【0029】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0030】
【実施例】(実 施 例 1)本発明の実施例1である
民生用リニアICを構成する、QFI構造を採用する樹
脂封止型半導体装置の構成を図1(要部断面図)で示す
【0031】図1に示すように、QFI構造を採用する
樹脂封止型半導体装置1はタブ吊りリード2Bで支持さ
れたタブ2Aの表面上に半導体ペレット(半導体チップ
)4を搭載する。タブ2Aの表面上、半導体ペレット4
の裏面(素子形成面と対向する面)の夫々は、接着層3
を介在し、相互に固着される。接着層3は例えば絶縁性
のAgペーストを使用する。半導体ペレットの外周囲に
沿った領域にはこの周囲に沿って複数本のインナーリー
ド2Cが配列される。インナーリード2Cは、その一端
側がボンディングワイヤ5を介在して半導体ペレット4
の外部端子(ボンディングパッド)45Pに接続され、
他端側がアウターリード2Dに一体に構成される(電気
的に接続される)。この樹脂封止型半導体装置1は半導
体ペレット4、タブ2A、タブ吊りリード2B、インナ
ーリード2Cの夫々を樹脂封止体6で気密封止する。ア
ウターリード2Dは、樹脂封止体6の外周囲から突出し
、この外周囲に沿って複数本配列される。
【0032】前記樹脂封止型半導体装置1のインナーリ
ード2C、アウターリード2D、タブ吊りリード2B、
タブ2Aの夫々は1枚のリードフレームから切断され成
型される。このリードフレームは例えばCu、Cu系合
金、Fe−Ni合金(例えば42又は50[%]のNi
含有量)等の金属で形成される。
【0033】前記樹脂封止体6は、例えばエポキシ系樹
脂を使用し、トランスファーモールド法で成型される。
【0034】前記ボンディングワイヤ5は例えばAuワ
イヤを使用する。Auワイヤは、例えば、半導体ペレッ
ト4の外部端子45P側へのボンディングの際に、加熱
溶融し、ボール形状を形成するとともに、熱圧着に超音
波振動を併用する、ボールボンディング法でボンディン
グされる。また、Auワイヤは、熱圧着に超音波振動を
併用し、インナーリード2C側へボンディングされる。 なお、ボンディングワイヤ5はAuワイヤ以外にCuワ
イヤ、Alワイヤ等を使用してもよい。
【0035】前記半導体ペレット4は、図1、図2(半
導体ペレットの要部平面図)及び図3(半導体ペレット
の周辺領域の要部拡大断面図)に示すように、単結晶珪
素からなる半導体基板41を主体に構成される。この半
導体基板41の素子形成面の中央部分には図示しないが
複数個の回路が構成される。回路は例えば図示しないバ
イポーラトランジスタ、容量素子、抵抗素子等の半導体
素子を主体に構成され、これらの回路は例えばビデオ信
号を処理する機能を構成する。
【0036】半導体ペレット4は、この配線層数に限定
されないが、半導体素子間若しくは回路間を結線する配
線層を2層備えた、2層配線構造で構成される。つまり
、2層配線構造は、図1及び図3に示すように、半導体
基板41の表面上に、層間絶縁膜42、第1層目配線4
3、層間絶縁膜44、第2層目配線45、最終保護膜4
6の夫々を順次積層し構成される。
【0037】前記層間絶縁膜42は半導体基板41の主
面に構成された半導体素子、第1層目配線43の夫々の
間を電気的に分離する。層間絶縁膜42は例えば酸化珪
素膜若しくはそれを主体とする複合膜で構成される。
【0038】第1層目配線43は、層間絶縁膜42の表
面上に延在し、この層間絶縁膜42に形成された図示し
ない接続孔(コンタクトホール)を通して、半導体素子
例えばバイポーラトランジスタの動作領域(半導体領域
)に電気的に接続される。第1層目配線43は例えばア
ルミニウム若しくはアルミニウム合金、又はそれを主体
とする複合膜で構成される。アルミニウム合金は、アロ
イスパイク耐性を向上するSi、エレクトロマイグレー
ション耐性を向上するCuの少なくともいずれかが添加
されたアルミニウムである。積層膜としては、例えば、
前述のアルミニウム若しくはアルミニウム合金とTiW
、TiN等のバリアメタル膜とが積層された膜を使用す
る。
【0039】層間絶縁膜44は、第1層目配線43、第
2層目配線45の夫々の間を電気的に分離する。層間絶
縁膜45は例えばポリイミド系樹脂膜等の有機膜で形成
される。ポリイミド系樹脂膜は、酸化珪素膜や窒化珪素
膜に比べて材料が安価であり、しかも1回の塗布及びベ
ーク工程で層間絶縁膜として成膜できるので、半導体ウ
エーハの製造プロセスにおいて製造コストが安価である
特徴がある。
【0040】第2層目配線45は、層間絶縁膜44の表
面上に延在し、この層間絶縁膜44に形成された図示し
ない接続孔(スルーホール)を通して、第1層目配線4
3に電気的に接続される。第2層目配線45は第1層目
配線43と同様の材料で構成される。
【0041】最終保護膜46は第2層目配線45上にそ
れを被覆し構成される。この最終保護膜46は、層間絶
縁膜44と同様の理由に基づき例えばポリイミド系樹脂
膜で形成される。この最終保護膜46の最外周領域は、
図1、図2及び図3に示すように、下層の層間絶縁膜4
4の最外周領域に比べて若干大きく(例えば半導体ウエ
ーハプロセスにおけるマスク合せ余裕寸法と同等かそれ
以上の寸法に)構成され、下層の層間絶縁膜44の最外
周端を被覆する。つまり、半導体ペレット4の周辺領域
は、最終保護膜46の最外周端と下層の層間絶縁膜42
の周辺領域とを直接接合し、下層の層間絶縁膜44の最
外周端と最終保護膜46の最外周端との間の界面を最終
保護膜46の外部に露出させず、層間絶縁膜44の最外
周端と最終保護膜46の最外周端との間の界面の剥離を
防止することができる。
【0042】前記半導体ペレット4の外部端子45Pは
基本的には半導体基板41の素子形成面の周辺領域に複
数個配列される。外部端子45Pは、第2層目配線45
と同一配線層に形成され、同一材料で形成される。外部
端子46は、その上部の最終保護膜46に形成されたボ
ンディング開口46Aを通して、ボンディングワイヤ5
の一端側(ボール部分)がボンディングされる。
【0043】このように構成される半導体ペレット4は
、同図1、図2及び図3に示すように、半導体ペレット
4の最終保護膜46の最外周領域(最外周端)よりも内
側に、樹脂封止体6の一部分が埋込まれる溝若しくは孔
(貫通孔)46Bが構成される。この溝若しくは孔46
Bは、基本的に、最終保護膜46の最外周端と外部端子
45Pとの間に配置され、この間の距離が例えば50〜
60[μm]存在する場合、同一方向における寸法が1
0〜40[μm]で構成される。
【0044】溝若しくは孔46Bは、図2に示すように
、半導体ペレット4の周辺領域にこの半導体ペレット4
の辺に沿い、外部端子45Pの外周の空領域(デッドス
ペース)を利用し、複数個構成される。また、溝若しく
は孔46Pは、その配列方向のいくつかと一体に連結し
て構成してもよい。
【0045】また、前記溝若しくは孔46Bは、この最
終保護膜46の周辺領域に限らず、外部端子45Pの前
述以外の周囲、外部端子45Pと回路(内部回路)との
間の空領域(第2層目配線45が延在しない領域)等に
配置してもよい。
【0046】この溝若しくは孔46Bは、図3に示すよ
うに、最終保護膜46の表面からその膜厚の深さ方向に
樹脂封止体6の一部を食い込ませ、最終保護膜46と樹
脂封止体6との間の界面にそれに沿って発生する剪断応
力に対する抗力を生成する突起若しくは杭として作用す
る。また、溝若しくは孔46Bは、その内壁(側面及び
底面)に沿って樹脂封止体6が接触するので、最終保護
膜46と樹脂封止体6との間の接合面積を増加できる。 さらに、溝若しくは孔46Bは、同様にその内壁に沿っ
て樹脂封止体6が接触するので、半導体ペレット4の最
外周端から外部端子45Pまでの間の水分の浸入経路を
短縮できる。
【0047】前記溝若しくは孔46Bは、半導体ウエー
ハプロセスにおいて、最終保護膜46にボンディング開
口46Aを形成する工程と同一工程で形成される。つま
り、溝若しくは孔46Bを形成する工程は、ボンディン
グ開口46Aを形成する工程に組込まれ、半導体ウエー
ハプロセスの増加を生じない。
【0048】このように、素子形成面を最終保護膜46
で被覆する半導体ペレット4が樹脂封止体6で封止され
る樹脂封止型半導体装置1において、前記半導体ペレッ
ト4の最終保護膜46の周辺の領域であってこの最終保
護膜46の最外周囲よりも内側の領域に、前記樹脂封止
体6が埋込まれる溝若しくは孔46Bを構成する。この
構成により、前記半導体ペレット4の最終保護膜46の
周辺領域において、前記最終保護膜46の溝又は孔46
B内に樹脂封止体6の一部を食い込ませ、最終保護膜4
6と樹脂封止体6との間の線膨張係数差に基づき発生す
る剪断応力に対する抗力を生成できるので、前記最終保
護膜46と樹脂封止体6との間の剥離を防止できる。ま
た、前記半導体ペレット4の最終保護膜46の周辺領域
において、前記最終保護膜46の溝又は孔46Pの内壁
に樹脂封止体6が沿う分、この最終保護膜46Pと樹脂
封止体6との間の接着面積を増加できるので、前記最終
保護膜46と樹脂封止体6との間の剥離を防止できる。 また、前記半導体ペレット4の最終保護膜46の周辺領
域において、前記最終保護膜46の溝又は孔46Bの内
壁に樹脂封止体6が沿う分、この最終保護膜46と樹脂
封止体6との間の界面に発生する水分の浸入の経路を長
くできる。この結果、前記半導体ペレット4の最外周領
域からその内側、特に半導体ペレット4の素子形成面の
周辺領域に配置された外部端子45Pまでの間の水分の
浸入経路を遮断し若しくは水分の浸入を抑え、外部端子
45P若しくはその近傍に延在する第2層目配線45の
腐食を防止し、樹脂封止型半導体装置1の耐湿性を向上
できる。
【0049】また、前記最終保護膜46の周辺の領域の
溝若しくは孔46Pは前記最終保護膜46に形成される
ボンディング開口46Aを形成する工程において形成さ
れる。この構成により、最終保護膜46にボンディング
開口46Aを形成する工程で溝若しくは孔46Bを形成
できるので、この溝若しくは孔46Bを形成する工程に
相当する分、樹脂封止型半導体装置1の製造プロセス(
半導体ウエーハの製造プロセス)の工程数を削減できる
【0050】(実 施 例 2)本実施例2は、前記樹
脂封止型半導体装置の半導体ペレットの最終保護膜に形
成される溝若しくは孔の形状を変えた、本発明の第2実
施例である。
【0051】本発明の実施例2である民生用リニアIC
を構成する、QFI構造を採用する樹脂封止型半導体装
置の半導体ペレットの構成を図4(要部拡大断面図)、
図5(要部拡大断面図)の夫々に示す。
【0052】図4に示す樹脂封止型半導体装置1の半導
体ペレット4は、最終保護膜46下の層間絶縁膜44の
周辺の領域であってこの層間絶縁膜44の最外周囲より
も内側の領域に、最終保護膜46が埋込まれかつこの最
終保護膜46が埋込まれた表面に溝若しくは孔が形成さ
れる溝若しくは孔44Bを構成する。この溝若しくは孔
44Bは、第1層目配線43と第2層目配線45とを接
続する接続孔を形成する工程と同一工程で形成される。 このように構成される樹脂封止型半導体装置1は前述の
実施例1の樹脂封止型半導体装置1と実質的に同様の効
果を得られる。
【0053】図5に示す樹脂封止型半導体装置1の半導
体ペレット4は、最終保護膜46、層間絶縁膜44の夫
々の周辺の領域であってこの最終保護膜46、層間絶縁
膜44の夫々の最外周囲よりも内側の領域に、前記樹脂
封止体6が埋込まれる溝若しくは孔46B及び44Bを
構成する。このように構成される樹脂封止型半導体装置
1は、同様に、前述の実施例1の樹脂封止型半導体装置
1と同様の効果を得られる。
【0054】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
【0055】例えば、本発明は、前記樹脂封止型半導体
装置1の半導体ペレット4の層間絶縁膜44、最終保護
膜46の夫々を酸化珪素膜若しくは窒化珪素膜の単層、
或いはそれらの複合膜等、無機膜で構成してもよい。
【0056】また、本発明は、前記樹脂封止型半導体装
置1の半導体ペレット4に単層構造の配線構造若しくは
3層以上の多層配線構造を採用した場合にも適用できる
【0057】また、本発明は、SOP構造、MSP構造
、TAB構造等、いずれかの樹脂封止型半導体装置にも
適用できる。
【0058】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0059】樹脂封止型半導体装置において、半導体ペ
レットの周辺領域と樹脂封止体との間の剥離を防止でき
る。
【0060】樹脂封止型半導体装置において、耐湿性を
向上できる。
【0061】樹脂封止型半導体装置において、製造プロ
セスの簡略化を図れる。
【図面の簡単な説明】
【図1】本発明の実施例1である民生用リニアICを構
成する、QFI構造を採用する樹脂封止型半導体装置の
要部断面図。
【図2】前記樹脂封止型半導体装置に搭載される半導体
ペレットの要部平面図。
【図3】前記半導体ペレットの周辺領域の要部拡大断面
図。
【図4】本発明の実施例2であるQFI構造を採用する
樹脂封止型半導体装置に搭載される半導体ペレットの要
部拡大断面図。
【図5】前述の他の樹脂封止型半導体装置の半導体ペレ
ットの要部拡大断面図。
【符号の説明】
1…樹脂封止型半導体装置、2B〜2D…リード、2A
…タブ、4…半導体ペレット、5…ボンディングワイヤ
、6…樹脂封止体、41…半導体基板、42,44…層
間絶縁膜、43,45…配線、46…最終保護膜、46
A…ボンディング開口、46B,44B…溝若しくは孔

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  素子形成面を最終保護膜で被覆する半
    導体ペレットが樹脂封止体で封止される樹脂封止型半導
    体装置において、前記半導体ペレットの最終保護膜の周
    辺の領域であってこの最終保護膜の最外周囲よりも内側
    の領域に、前記樹脂封止体が埋込まれる溝若しくは孔を
    構成したことを特徴とする樹脂封止型半導体装置。
  2. 【請求項2】  素子形成面を配線層間の層間絶縁膜を
    介在して最終保護膜で被覆する半導体ペレットが樹脂封
    止体で封止される樹脂封止型半導体装置において、前記
    半導体ペレットの最終保護膜下の層間絶縁膜の周辺の領
    域であってこの層間絶縁膜の最外周囲よりも内側の領域
    に、前記最終保護膜が埋込まれかつこの最終保護膜が埋
    込まれた表面に溝若しくは孔が形成される溝若しくは孔
    を構成したことを特徴とする樹脂封止型半導体装置。
  3. 【請求項3】  素子形成面を配線層間の層間絶縁膜を
    介在して最終保護膜で被覆する半導体ペレットが樹脂封
    止体で封止される樹脂封止型半導体装置において、前記
    半導体ペレットの最終保護膜、層間絶縁膜の夫々の周辺
    の領域であってこの最終保護膜、層間絶縁膜の夫々の最
    外周囲よりも内側の領域に、前記樹脂封止体が埋込まれ
    る溝若しくは孔を構成したことを特徴とする樹脂封止型
    半導体装置。
  4. 【請求項4】  前記最終保護膜の周辺の領域の溝若し
    くは孔は前記最終保護膜に形成されるボンディング開口
    を形成する工程において形成されることを特徴とする請
    求項1又は請求項3に記載の、又は前記層間絶縁膜の周
    辺の領域の溝若しくは孔は層間絶縁膜に配線層間を接続
    する接続孔を形成する工程において形成されることを特
    徴とする請求項2又は請求項3に記載のいずれかの樹脂
    封止型半導体装置。
JP3048019A 1991-03-13 1991-03-13 樹脂封止型半導体装置 Pending JPH04283950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3048019A JPH04283950A (ja) 1991-03-13 1991-03-13 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3048019A JPH04283950A (ja) 1991-03-13 1991-03-13 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH04283950A true JPH04283950A (ja) 1992-10-08

Family

ID=12791601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3048019A Pending JPH04283950A (ja) 1991-03-13 1991-03-13 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH04283950A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329396A (ja) * 2006-06-09 2007-12-20 Fujitsu Ltd 半導体装置、その製造方法及びその実装方法
JP2014116333A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329396A (ja) * 2006-06-09 2007-12-20 Fujitsu Ltd 半導体装置、その製造方法及びその実装方法
US7863745B2 (en) 2006-06-09 2011-01-04 Fujitsu Semiconductor Limited Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
JP2014116333A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7468318B2 (en) Method for manufacturing mold type semiconductor device
JP2917575B2 (ja) 樹脂封止型半導体装置
US5319242A (en) Semiconductor package having an exposed die surface
JPH0347732B2 (ja)
US4924291A (en) Flagless semiconductor package
US20120175755A1 (en) Semiconductor device including a heat spreader
US5235212A (en) Semiconductor device having a mechanical buffer
JP7234432B2 (ja) 半導体装置
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JPH04283950A (ja) 樹脂封止型半導体装置
US5463245A (en) Semiconductor integrated circuit device having sealing means
JPS61187262A (ja) 半導体素子
JP2003007908A (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
JPH04306837A (ja) 樹脂封止型半導体装置
JPH07135203A (ja) 半導体装置
JPS615561A (ja) 半導体装置
JPS60234352A (ja) 半導体装置
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JPS615562A (ja) 半導体装置
JP2007042702A (ja) 半導体装置
TW202322317A (zh) 多晶片封裝結構
JPH07249727A (ja) 半導体装置
JP2771475B2 (ja) 半導体装置
JPH027447A (ja) 樹脂封止型半導体装置