JPS615562A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS615562A
JPS615562A JP59125233A JP12523384A JPS615562A JP S615562 A JPS615562 A JP S615562A JP 59125233 A JP59125233 A JP 59125233A JP 12523384 A JP12523384 A JP 12523384A JP S615562 A JPS615562 A JP S615562A
Authority
JP
Japan
Prior art keywords
film
wire
electrode
bonding
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59125233A
Other languages
English (en)
Inventor
Keiji Miyamoto
宮本　圭二
Seiichi Ichihara
誠一 市原
Toru Kawanobe
川野辺　徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59125233A priority Critical patent/JPS615562A/ja
Publication of JPS615562A publication Critical patent/JPS615562A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、樹脂封止の場合にお
けるＡｌ配線の腐食やエレクトロマイグレーションを防
止して高信頼度の樹脂封止型半導体装置を提供できる電
極形成技術に関する。
〔背景技術〕
周知のように、メモリ回路や論理口ｉなどが形成された
半導体チップは外部と導通をとるために、複数の、一般
に、ＡＡｉよりなる電極が形成されている。
このＡＡバッドと称されるＡ／電極は、半導体チップの
安定化保護のためのパッジベージ薗ン膜より、Ａｕ線な
どのボンディングワイヤとの接続のために、一部が露出
しており、この人ｌよりなるポンディングパッド部にＡ
ｕ線などの艙ンディングワイヤの一端部を接続（ワイヤ
ボンディング）するようになっている。
このように、ポンディングパッド部はボンディングワイ
ヤを接続するため忙開孔されているので、パッド部の配
線腐食やマイグレーシランが古くから問題となっている
。
特に、この問題は樹脂封止型半導体装置の場合に顕著で
ある。
上記の問題点を解決するためポンディングパッド部を耐
食性のある金属薄膜で覆い、開孔部を蓋してしまおうと
する試みがある。
最も一般的な方法とし”４Ａｕよりなる金属膜で覆う技
術があるが、Ａｕはコストが高い（特開昭５４−１２８
２８０号）。−万、他の膜によりＡＪのポンディングパ
ッドを覆うことが考えられる。しかしこの構成では、半
導体チップのペレット付（ダイボンディング）時の加熱
処理により、Ａｕ線のボンディング性が劣化し、実用に
供し得ない。
〔発明の目的〕
本発明の目的は、半導体チップのワイヤボンディング用
開孔部のＡｌ配線腐食を防止出来る電極を提供すること
にある。
また、本発明の目的はエレクトロマイグレーシロンを起
さない電極を提供するととＫある。
さらに、本発明の目的はＡ　ｕ　線ボンディングが可能
な電極を提供することにある。
さらに、本発明の目的は、半導体チップとの接着性の良
い重ね膜構造の１！極を提供することにある。
さらに、本発明の目的は、プラスチックパッケージにお
けるポンディングパッド部め腐食を防止し、高信頼度の
樹脂封止型半導体装置を提供することにある。
さらに、本発明の目的は、半導体チップのＡｌ内部配線
に替えて使用できる電極を提供するととにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、特に、ポンディングパッドの露
出したＡｌｔ極配極上線上Ｔｉ膜を形成し、さらに、と
のＴｉ膜の上にＰｄ膜を形成するようにした。
このように、ＰｄとＴｉとの組合せを選択することによ
り、ＡＪｌｊのワイヤボンディングが可能であるなどの
前記目的を達成することに成功したのであるが、かかる
ＰｄとＴｉとの組合せを選択した理由は次の通りである
。
（１）すなわち、先ず、耐食性に富む貴金属で、Ａｌパ
ッドを覆うことを考えた。これには、Ｐｔ　　　　　　
　ｉやＰｄやＡｕなどが良い。
（２１シカし、上記貴金属だけで覆うことは、半導体素
子のＡｌパッドやバッジベージ肩ン膜との接着性に問題
があり、Ａｌパッドと上記貴金属膜との間に接着剤層を
介在させる必要ｐ′−ある。これには、Ｔｉ、Ｃｒ、Ｔ
ａなどが適している。
（３）　　この場合、貴金属と組み合せた場合において
も、接着剤層は腐食しないことが必要である。こｔＬＫ
はＴ′ｉとＴａなどが適している。
（４）　　電極にあっては、電解状態においてエレクト
ロマイグレーシロンを起さないことが必要。この点Ａｕ
は不適当。
（５）電極のワイヤボンディング面はＡｕ線とのボンデ
ィングが可能であること。
以上の条件を満たすものとしてＰｄ／Ｔｉが最適である
ことが判りた。
〔実施例〕
次ｋ、本発明を、実施例を示す図面に基づいて説明する
。
第１図は、多数の電極がその周辺部に配設された半導体
チップの平面図で、第１図にて、１は半導体チップ、２
は電極を示す◎ 第２図は本発明の電極構造を有する、第１図Ａ部の断面
図で、第２図にて、３は半導体基板、４はＡｌｌパッド
、５はバッジページ冒ン膜、６はＴｉ膜、７はＰｄ膜、
８はＡｕ線（点線で図示）を示す。
半導体基板３は、例えば四角形状のシリコン単結晶基板
より成る。
半導体チップ１は上記例示のとときＳｉ基板より成り、
周知の技術によって、このチップ内には多数の回路素子
が形成され、１つの回路機能を与えている。回路素子は
、例えば絶縁ゲート型電界効果トランジスタ（ＭＯＳ）
ランジスタ）から成り、これらの回路素子によって、例
えば論理回路やメモリ回路の回路機能が形成されている
。
Ａｌパッド４は、例えばＡｌ金属の蒸着技術により形成
される。
バッジベージ田ン膜５は、一般に、半導体素子の特性が
その表面の汚染などにより変化しないように安定化保護
のために形成されるもので、例えばシリコン窒化膜やリ
ンシリケートガラス膜により構成され、例えば周知のＣ
ＶＤ（気相成長）法に−より形成される。
次に、本発明のＰ　ｄ　／　Ｔ　ｉより成る電極構造に
つ、いて、そのプロセスと共忙詳述する。伺当該電極構
造は通常ウェハの段階で形成されるので、以下ウェハに
基づいて説明する。
第３図に示すように、ウェハな構成する８ｉ基板９上に
例えばＳｉＯ２膜より成る絶縁膜１ｏを介してＡ／配線
１１を形成し、さらに、例えばＰｓＧ膜より成るパッシ
ベーション膜１２を形成し、ワイヤポンディングパッド
部形成のための孔開けを行い、ポンディングパッド開孔
部１３を形成する。
次いで、第４図に示すように、このパッド開孔部１３を
含めて全面に、Ｔｉ膜】４及びＰｄ膜１５をこの順序で
、例えば蒸着技術により形成する０このとき、Ｔｉ膜膜
種４例えば１５００Ａ前後以上の厚さ、Ｐｄ膜１５も例
えば１５００Ｘ前後以上の厚さに形成する。
この金属重ね膜形成後に、第５図忙示すように、例えば
写真食刻法を用いて、パッド開孔部１３よりも広い面積
で、レジスト１６を上部に有するＰｄ＠／Ｔｉ膜を形成
し、次いで第６図に示すように、先のレジスト１６を除
去して、本発明に係る耐食電極】７を形成する。
ウェハをスクライビングすることＫより前述の半導体チ
ップ１が得られる。
この本発明に係る耐食電極Ｊ７上には、第２図に示すよ
うに、Ａｕ線８が熱圧着法によりワイヤボンデイン〆す
ることができる。
Ａｕ線の他端部はさらに、外部接続端子と接続され１．
これにより、半導体チップ内の内部配線が、上記電極、
ボンディングワイヤ、外部接続端子と電気的に接続され
、外部と導通をとることができる。
第７図にリードフレームを利用した樹脂封止型’！’４
に！ｔ（ＯＩＩＩ：ｉｉ！（’）−ＰＩ’＆ｙｘｊ。　
　　　　　　　　　　′第７図にて、１８は半導体素子
を搭載するための、リードフレームのタブ、１９は半導
体素子、２０は半導体素子の電極、２１はＡｕ線、２２
は外部接続端子（リードフレームを構成するリード）、
２３は樹脂封止体、２４はリードフレームである。
リードフレーム２４は例えばコーパル合金により構成さ
れ、また、樹脂封止体は例えばエポキシ樹脂をモールド
レジンとして、周知のトランスファモールド法により形
成することができる。
その他生導体素子１９．１！極２０については前記に例
示したも□のと同様に構成される。
〔効果〕
（１）本発明によれば、Ｐｄ膜／　Ｔ　ｉ膜より成る金
属膜で、半導体素子のワイヤボンディング用開孔部を被
覆しているので、同開孔部のＡＪ配線腐食を防止できる
。
（２）本発明によればＰｄ膜／Ｔ＋膜より成る電極構造
としたので、電解状態において、エレクトロマイクレー
ジョンを起さない。
、（３）本発明によればＰｄ膜／Ｔｉ膜としたので、Ａ
ｕ線ポンディングが可能である〇 （４）本発明によればＰｄ膜／Ｔｉ膜としたので半導体
素子との接着性が良好である。
（５）上記のごとく、パッド部の腐食やエレクトロマイ
クレージョンを起さないので、ボンディングワイヤの断
線も起さず、特に、その耐湿性が問題となる樹脂封止型
半導体装置に本発明は著効がある。
（６）　　上記により、本発明によれば高信頼度の半導
体装置が得られる。
（７）本発明では前記実施例に示すごとく、パッド開孔
部の露出したＡ／パッドよりも広い面積で、Ｐｄ膜／Ｔ
ｉ膜より成る金属膜で被覆することが好ましく、これに
より、より一層高信頼度の半導体装置を得ることができ
る。
すなわち、Ａ７パツド部を被覆している金属膜の径が当
該パッド部の径よりも小さいとき忙は、ボンディングワ
イヤを例えば超音波ボンディングすると、ボンディング
時の応力によりパッシベーション膜にクラックを生じる
ことがある。
上記のごとく、Ｐｄ膜／Ｔｉ膜より成る金属膜の径を露
出しているＡ／パッド部の径よりも大とすることにより
、かかるクラックの発生を防止することができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で程々変更可
能であることはいうまでもない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体素子の電極形
成技術に適用した場合について説明したが、それに限定
されるものではなく、たとえば、配線基板における電極
形成技術などに適用できる。
【図面の簡単な説明】
第１図は半導体チップの平面図、 第２図は本発明の実施例を示す断面図、第３図〜第６図
は本発明の裏造フローを説明する断面図で、第３図はポ
ンディングパッド開孔工程断面図、第４図はＴｉ膜及び
Ｐｄ膜形成工程断面図、第５図はフォトエツチング工程
断面図、第６図は本発明電極形成工程図、第７図は本発
明に係る樹脂封止型半導体装置の一例を示す断面図であ
る。 １・・・半導体チップ、２・・・電極、３・・・半導体
基板、４・・・ＡＪバッド、５・・・パッジベージｌン
膜Ｊ６・・・Ｔｉ膜、７　・Ｐ　ｄ膜、８　＝　Ａ　ｕ
線、９・−・Ｓｉ基板、１０・・・絶縁膜、１１・・・
ＡｌＪ配線、】２・・・パッシペ。 −シ田ン膜、１３・・・ポンディングパッド開孔部、１
４・・・Ｔｉ膜、１５・・・Ｐｄ膜、１６・・・レジス
ト、１７・・・耐食電極、１８・・・タブ、１９・・・
半導体素子、２０・・・電極、２１・・・Ａｕ線、２２
・・・外部接続端子（リード）、２３・・・樹脂封止体
、２４・・・リードフレーム。 代理人　弁理士　　高　橋　明　夫 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図

Claims (1)

  1. 【特許請求の範囲】 １、ワイヤがボンディングされる層をＰｄより成る金属
    膜とし、その下層をＴｉより成る金属膜とした電極を有
    する半導体装置。 ２、Ｐｄ膜およびＴｉ膜より成る金属膜をＡｌパッドよ
    りも広い面積に形成して成ることを特徴とする特許請求
    の範囲第１項記載の半導体装置。
JP59125233A 1984-06-20 1984-06-20 半導体装置 Pending JPS615562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59125233A JPS615562A (ja) 1984-06-20 1984-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59125233A JPS615562A (ja) 1984-06-20 1984-06-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS615562A true JPS615562A (ja) 1986-01-11

Family

ID=14905103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59125233A Pending JPS615562A (ja) 1984-06-20 1984-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS615562A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0640245A1 (en) * 1993-03-10 1995-03-01 Atmel Corporation Bumpless bonding process having multilayer metallization
FR2724489A1 (fr) * 1994-08-19 1996-03-15 Fujitsu Ltd Dispositif a semiconducteur et son procede de fabrication
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
JPWO2011093038A1 (ja) * 2010-01-27 2013-05-30 住友ベークライト株式会社 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0640245A1 (en) * 1993-03-10 1995-03-01 Atmel Corporation Bumpless bonding process having multilayer metallization
EP0640245A4 (en) * 1993-03-10 1995-12-13 Atmel Corp METHOD OF GROUNDING WITHOUT WELDING PEARL WITH MULTILAYER METALLIZATION.
FR2724489A1 (fr) * 1994-08-19 1996-03-15 Fujitsu Ltd Dispositif a semiconducteur et son procede de fabrication
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
JPWO2007074529A1 (ja) * 2005-12-27 2009-06-04 富士通株式会社 半導体装置とその製造方法
US8076780B2 (en) 2005-12-27 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
JP4998270B2 (ja) * 2005-12-27 2012-08-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8906705B2 (en) 2005-12-27 2014-12-09 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
US9059033B2 (en) 2005-12-27 2015-06-16 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
JPWO2011093038A1 (ja) * 2010-01-27 2013-05-30 住友ベークライト株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2593965B2 (ja) 半導体装置
US4761386A (en) Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
US4622576A (en) Conductive non-metallic self-passivating non-corrodable IC bonding pads
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP2001015516A (ja) 半導体装置及びその製造方法
JPH1092865A (ja) 半導体装置およびその製造方法
JPS615562A (ja) 半導体装置
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
JPS63293930A (ja) 半導体装置における電極
JP2003007908A (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
US4609936A (en) Semiconductor chip with direct-bonded external leadframe
JPS6322464B2 (ja)
JP2000091339A (ja) 半導体装置およびその製造方法
JPH01130545A (ja) 樹脂封止型半導体装置
US7015127B2 (en) Semiconductor device and a method of manufacturing the same
JPS615561A (ja) 半導体装置
JPH06333977A (ja) 半導体装置及びその製造方法
JPH07135203A (ja) 半導体装置
JPH03296250A (ja) 樹脂封止型半導体装置
JP2727605B2 (ja) 半導体装置及びその製造方法
JPH0513584A (ja) 半導体装置およびその製造方法
JPH04324958A (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JPS5823451A (ja) 半導体装置
JPS6129139A (ja) 半導体装置