JPH04324958A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04324958A
JPH04324958A JP3095500A JP9550091A JPH04324958A JP H04324958 A JPH04324958 A JP H04324958A JP 3095500 A JP3095500 A JP 3095500A JP 9550091 A JP9550091 A JP 9550091A JP H04324958 A JPH04324958 A JP H04324958A
Authority
JP
Japan
Prior art keywords
insulating film
inorganic insulating
organic insulating
wiring layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3095500A
Other languages
English (en)
Inventor
Tokio Kato
加藤 登季男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3095500A priority Critical patent/JPH04324958A/ja
Publication of JPH04324958A publication Critical patent/JPH04324958A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特に半導体
装置のパッケージ内に封止された半導体素子の表面に形
成された電極や配線等の導体層(配線層)の保護に関し
、たとえば、半導体素子に機械的,化学的な影響を加え
易いレジンからなるパッケージで封止された半導体装置
に適用して有効な技術に関する。
【0002】
【従来の技術】IC,LSI等の半導体装置は、多機能
,小型化の要請から、より一層高集積化,高密度化が図
られている。この結果、半導体素子(チップ)の表面に
おける配線構造も多層配線化,微細化の傾向にある。 多層配線構造においては、Al等の導体層(配線層)を
有機系絶縁膜や無機系絶縁膜で被う構造が採用されてい
る。たとえば、特開昭60−143649号公報には、
有機系絶縁膜,導体および無機系絶縁膜相互の熱膨張係
数差による熱的損傷を防止するため、有機系絶縁膜は、
その熱膨張係数が導体層より小さく、かつ無機系絶縁膜
より大きくなるものを使用する例が開示されている。
【0003】また、工業調査会発行「電子材料」198
8年12月号、昭和63年12月1日発行、P46〜P
52には、微細多層配線における層間絶縁膜に、シロキ
サン変成ポリイミドを使用した技術が開示されている。 この文献には、多層配線層間絶縁膜として、(1)芳香
族テトラカルボン酸二無水物と芳香族ジアミンを原料と
する全芳香族ポリイミド樹脂、(2)ジアミンの一部に
シロキサン結合をもつポリイミド樹脂が従来使用されて
いる旨記載されている。
【0004】
【発明が解決しようとする課題】多層配線構造を形成す
る場合、導体層によって形成される段差をいかに平均化
するかは、配線の微細化が進むにつれ益々重要になって
いる。有機系絶縁膜は、塗布法によってワニス状態で形
成することができることから、膜厚の平均化が容易に達
成できるが、水分や不純物イオンを容易に通すことから
半導体装置の信頼性を損なう難点がある。この対策とし
て、前記文献で開示された技術のように、有機系絶縁膜
と無機系絶縁膜との組み合わ構造によって水分や不純物
イオンが半導体素子の表面に到達させないようにし、こ
れによって半導体装置の耐湿性を高めている。
【0005】しかし、前記従来技術は、膜構造の点にお
いて、外部から加わる外力によって膜に機械的損傷が発
生することに対する抑止技術については配慮がなされて
おらず、ワイヤボンディング時やレジンモールド後のレ
ジンストレスによる無機系絶縁膜の損傷の問題があった
【0006】本発明の目的は、有機系絶縁膜と無機系絶
縁膜の両者を多層配線構造体として用いた場合における
無機系絶縁膜の機械的損傷を防止することにより、半導
体装置の信頼性の向上を図ることにある。
【0007】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。本発明の半導体装置にあっては、配
線層を被う有機系絶縁膜の表面および側面を無機系絶縁
膜で完全に被う構造となっている。また、有機系絶縁膜
とこの有機系絶縁膜を無機系絶縁膜で被う配線構造にお
いて、ワイヤボンディングによる機械的衝撃を受ける領
域(ボンディングエリア)内には、無機系絶縁膜を設け
ても有機系絶縁膜を設けない構造となっている。
【0009】本発明の他の構成としては、多層配線構造
体の場合、最上層の電極配線を2層からなる無機系絶縁
膜で被うとともに、この無機系絶縁膜を有機系絶縁膜で
被う構造となっている。また、層間絶縁膜は、その一部
または全てを有機系絶縁膜で形成し、かつその有機系絶
縁膜で形成された層間絶縁膜の表面および側面を無機系
絶縁膜で完全に被う構造となっている。
【0010】
【作用】本発明の半導体装置にあっては、配線層を被う
有機系絶縁膜の表面および側面を無機系絶縁膜で完全に
被う構造となっていることから、水分やイオンの侵入が
前記無機系絶縁膜で阻止されるため、水分やイオンに起
因する配線層の腐食や導電領域の導電型の反転化等が防
止できる。
【0011】本発明の半導体装置にあっては、ボンディ
ング時に機械的衝撃を受ける領域(ボンディングエリア
)内には、無機系絶縁膜が設けられても有機系絶縁膜が
存在しない。したがって、無機系絶縁膜上にワイヤの接
合部分が掛かるようにワイヤボンディングがなされても
、このワイヤボンディングエリア内には有機系絶縁膜が
存在しないことから、有機系絶縁膜のワイヤボンディン
グ時の衝撃による押し潰れに起因する無機系絶縁膜のク
ラック発生等の損傷も発生することはなく、耐湿性の向
上が図れる。
【0012】本発明の他の構成にあっては、層間絶縁膜
の一部または全てが有機系絶縁膜で形成されるとともに
、この有機系絶縁膜は直接無機系絶縁膜で完全に被われ
ているため、層間絶縁膜には水分やイオンが到達しなく
なり、水分やイオンに起因する配線層の腐食や導電領域
の導電型の反転化等が防止できる。また、最上層をポリ
イミド樹脂からなる有機系絶縁膜で形成していることか
ら、レジンパッケージによるストレスを緩和し、下層の
無機系絶縁膜のクラック発生等の損傷発生を完全に防止
することができる。
【0013】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
のレジンパッケージ内に封止された半導体素子の一部を
示す模式的断面図、図2〜図6は同じく本発明の半導体
素子の製造各工程における模式的断面図であって、図2
は酸化膜が選択的に形成された半導体基体の一部の断面
図、図3は第1層配線層が選択的に形成された半導体基
体の一部の断面図、図4は有機系絶縁膜が選択的に形成
された半導体基体の一部の断面図、図5は第2層配線層
が選択的に形成された半導体基体の一部の断面図、図6
は無機系絶縁膜が選択的に形成された半導体基体の一部
の断面図である。
【0014】本発明による半導体装置1は、図7に示す
ように、エポキシレジン等からなるレジンのパッケージ
2の周囲から複数のリード3を突出させた構造となって
いる。この半導体装置1は表面実装型となり、リード形
態はいわゆるガルウイングと呼称される構造となり、パ
ッケージ2から突出した前記リード3は途中で一段階段
状に折れ曲がっている。前記リード3の内端は前記パッ
ケージ2内に延在し、その先端を支持体5の上に固定さ
れた半導体素子(チップ)6の周囲に臨ませている。ま
た、前記半導体素子6の図示しない電極と、これら電極
に対応するリード3とは、導電性のワイヤ7によって電
気的に接続されている。
【0015】前記半導体素子6は、たとえばICを構成
し、半導体素子6の表層部に形成される多層配線構造は
、図1に示すような構造となっている。同図はシリコン
からなる半導体基体10の主面に第1層配線層および第
2層配線層を有するとともに、層間絶縁膜は有機系絶縁
膜で構成し、パッシベーション膜は無機系絶縁膜で構成
した例を示してある。なお、前記半導体基体10には、
所望の不純物の拡散によってそれぞれ所望導電型の拡散
領域やpn接合が形成されているが、同図および以下の
図では省略する。
【0016】半導体基体10の主面には、シリコン酸化
膜(SiO2 )11が選択的に設けられている。また
、前記シリコン酸化膜11が設けられないコンタクト孔
12および所定のシリコン酸化膜11上には、導体層(
配線層)からなる第1層配線層13が設けられている。 この第1層配線層13は、たとえば、Siを1%含むA
l膜からなり、その厚さは0.5〜1.0μm程度とな
っている。説明の便宜上、前記第1層配線層13の各部
に呼称を付けると、図1の左側に示す第1層配線層13
はワイヤボンディング用の台座配線層14、中央のコン
タクト孔12に設けられる第1層配線層13はコンタク
ト用配線層15、右側のシリコン酸化膜11上に乗る第
1層配線層13は単純なる配線16となる。
【0017】一方、前記コンタクト用配線層15から配
線16に至る領域には、有機系絶縁膜17が設けられて
いる。前記コンタクト用配線層15は、その上面および
側面(端面)に掛けて全体が有機系絶縁膜17によって
被われている。また、前記配線16はその上面周縁と側
面(端面)が被われ、中央上面は有機系絶縁膜17から
露出している。この有機系絶縁膜17は、たとえば、全
芳香族ポリイミド樹脂やシロキサン結合をもつポリイミ
ド樹脂で形成され、その厚さは0.6μm程度となって
いる。
【0018】他方、前記台座配線層14から配線16に
至る領域には、第1層配線層13と同様に、Siを1%
含むAl膜からなる厚さは0.5〜1.0μm程度の第
2層配線層19が設けられている。また、この第2層配
線層19は、前記台座配線層14上に乗る領域部分を除
いて無機系絶縁膜20で被われている。この無機系絶縁
膜20は、たとえば、有機系絶縁膜に熱的損傷が生じな
い低温(約450℃以下)で形成することができるプラ
ズマシリコンナイトライド(SiN)膜やプラズマシリ
コンオキシナイトライド(SiON)膜が用いられる。 前記第2層配線層19が設けられない第2層配線層領域
は、前記ワイヤ7を接続するためのワイヤボンディング
パッド21を構成している。また、このワイヤボンディ
ングパッド21の縁から一定の距離L内には、ワイヤボ
ンディング位置のバラツキを考慮して、前記有機系絶縁
膜17が存在しないように配線パターンが設計されてい
る。これは、ワイヤボンディング時にワイヤ7の接合部
分の一部が無機系絶縁膜上に乗る場合、無機系絶縁膜の
下層に有機系絶縁膜が存在すると、ボンディング時の衝
撃によって有機系絶縁膜が押し潰されて変形するため、
無機系絶縁膜にクラック等の損傷が発生することを防止
するためである。
【0019】つぎに、このような半導体素子6製造方法
について、図2〜図6を参照しながら説明する。図2に
その一部が示される半導体基体10が用意される。この
半導体基体10は、酸化,ホトエッチング,拡散等の通
常のIC製造プロセスによって、トランジスタを始めと
する所望のデバイスが、図示はしないが形成されている
。そこで、この半導体基体10の表面(主面)にシリコ
ン酸化膜11を形成する。その後、前記シリコン酸化膜
11上にホトレジストを塗布するとともに、マスクアラ
イナを用いて前記ホトレジストを所望のパターンに感光
し、かつ現像して所望のパターンのホトレジスト膜25
を形成する。ついで、前記ホトレジスト膜25をドライ
エッチ用マスクとして、たとえば、RIE(リアクテイ
ブイオンエッチ)法で、前記シリコン酸化膜11をエッ
チングし、たとえば簡略されているが、図2に示される
ようなシリコン酸化膜パターンを形成する。なお、図中
12は、部分的にシリコン酸化膜11が除去されて形成
されたコンタクト孔であって、所望導電型領域との電気
的接続をとるために設けられる。
【0020】つぎに、前記半導体基体10の主面に、ス
パッタによって厚さ0.5〜1.0μmとなる1%のS
iを含むAl膜を形成し、かつホトエッチングによって
図3に示すように第1層配線層13を形成する。その後
、430℃,30分の水素アニール処理が行われる。 この結果、図示しない所望導電型領域と第1層配線層1
3との接触部における電気的抵抗の低減が図られる。な
お、説明の便宜上、前記第1層配線層13の各部は、台
座配線層14,コンタクト用配線層15,配線16と呼
称することにする。
【0021】つぎに、図4に示すように有機系絶縁膜1
7を形成する。この有機系絶縁膜17はポリイミド樹脂
からなり、たとえば、1100cp,14.5wt%の
樹脂成分をピロリドンに溶解させたポリイミドワニスを
、約3000rpmで半導体基体10の主面に塗布し、
かつ200℃,30分、350℃,30分間N2 中で
キュアすることによって形成される。また、この有機系
絶縁膜17上にネガレジストがパターニングされ、かつ
このネガレジストをマスクとして有機系絶縁膜17がエ
ッチングされる。このエッチングには、ヒドラジンヒド
ラートとエチレンジアミンの混合液が用いられる。この
結果、図4に示されるように、前記第1層配線層13の
うちのコンタクト用配線層15と配線16が、有機系絶
縁膜17によって被われるとともに、配線16の上面中
央にはスルーホール26が形成される。その後、ネガレ
ジストを除去する。ついで、350℃,30分のN2 
アニールを行い、エッチング中の吸湿水分を完全に除去
する。
【0022】引続き、スパッタ装置内でArガスを用い
て、半導体基体10の全面をスパッタエッチ(SiO2
 膜が400Å程度除去される量)する。その後、真空
中で引続きスパッタデポジションを行い、1.0重量%
のSiを含む厚さ1.0μmのAl膜を形成する。そし
て、このAl膜を通常のホトエッチングによってパター
ニングし、図5に示されるような第2層配線層19を形
成する。また、前記スルーホール26に充填されたAl
膜の抵抗低減のために、430℃,30分のN2 アニ
ールを行って第2層配線層19の形成を完了する。
【0023】つぎに、図6に示されるような無機系絶縁
膜20を形成する。この無機系絶縁膜20は、プラズマ
CVD法によって形成された1.0μm厚さのプラズマ
シリコン窒化膜(P−SiN)からなっている。このプ
ラズマシリコン窒化膜は、約450℃以下で形成するこ
とができることから、前記有機系絶縁膜17に熱的損傷
を生じさせることはない。その後、前記プラズマシリコ
ン窒化膜を常用のホトエッチング技術によって選択的に
除去し、図1に示されるようなパターンの無機系絶縁膜
20を得る。前記台座配線層14上に対応する第2層配
線層19上には、無機系絶縁膜20は設けられず、この
第2層配線層19が露出する部分はワイヤボンディング
パッド21となる。このワイヤボンディングパッド21
の縁、すなわち無機系絶縁膜20の縁から一定の距離L
内には、有機系絶縁膜17が存在しないように設計され
る。これは前述したように、ワイヤボンディング時に、
金(Au)からなるワイヤ7の接合部分(Auボール)
の一部が無機系絶縁膜上に乗る場合、無機系絶縁膜の下
層に有機系絶縁膜が存在すると、ボンディング時の衝撃
によって下地となる有機系絶縁膜が押し潰されて変形す
るため、無機系絶縁膜にクラック等の損傷が発生するこ
とを防止するためである。前記Lの大きさはボンディン
グ時の合わせ精度にも依存し、一律に決められないが、
おおよそ20〜80μm程度が好ましい。
【0024】このような実施例によれば、つぎのような
効果が得られる。 (1)本発明の半導体装置にあっては、半導体素子の表
面に形成される多層配線構造において、有機系絶縁膜は
無機系絶縁膜に完全に被われているため、有機系絶縁膜
に対する外部からの水分や不純物の侵入が完全に阻止さ
れる。この結果、水分やイオンに起因する配線層の腐食
や導電領域の導電型の反転化等が防止できるという効果
が得られる。
【0025】(2)本発明の半導体装置にあっては、半
導体素子のワイヤボンディングエリア内には無機系絶縁
膜が設けられても有機系絶縁膜が存在しないため、ボン
ディング時にワイヤの接合部分が重なるように接合され
ても、ワイヤの接合部分の下の無機系絶縁膜は、その下
方にワイヤボンディングの衝撃で押し潰れて変形する有
機系絶縁膜が存在しないことから、クラック等の損傷も
発生しないという効果が得られる。
【0026】(3)上記(1)および(2)により、本
発明によれば、耐湿性の向上,ワイヤボンディングの信
頼性の向上によって品質の優れた半導体装置を提供する
ことができるという相乗効果が得られる。
【0027】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図8は本発明の他の実施例による半導体素子の要部を示
す模式的断面図である。
【0028】この実施例では、図1で示す前記実施例に
おいて、第1層配線層13のコンタクト用配線層15と
配線16を被う有機系絶縁膜17上に無機系絶縁膜29
を設ける構造となっている。また、第2層配線層19上
に第1層無機系絶縁膜30,第2層無機系絶縁膜31,
有機系絶縁膜32を順次重ね、前記有機系絶縁膜32が
最上層となるファイナルパッシベーション構造となって
いる。前記無機系絶縁膜29および第1層無機系絶縁膜
30は、約0.6μm厚のプラズマシリコン酸化膜とな
り、第2層無機系絶縁膜31はプラズマシリコン窒化膜
となっている。これら各膜の形成は次の手順によって形
成される。すなわち、半導体基体10上に第1層配線層
13を形成した後、この第1層配線層13上に約0.6
μm厚さのポリイミド樹脂膜(有機系絶縁膜17)を形
成し、引き続き約0.6μm厚さのプラズマシリコン酸
化膜(無機系絶縁膜29)を形成する。この2層膜上に
所定のホトレジストパターンを形成し、まずCHF3 
等のガスによりRIE法でプラズマシリコン酸化膜をエ
ッチングし、引続いて、O2 等のガスにより下層のP
IQをエッチングする。その後、スパッタにより第2層
配線層19をデポジションし、かつパターニングする。 引き続いて、プラズマシリコン酸化膜(第1層無機系絶
縁膜30)とプラズマシリコン窒化膜(第2層無機系絶
縁膜31)をデポジットする。さらにポリイミド樹脂(
有機系絶縁膜32)を重ねて形成する。ついで、ワイヤ
ボンディングパッド形成のためホトレジストパターンを
形成し、このホトレジスト膜をマスクとしてドライエッ
チを行い、ポリイミド樹脂(有機系絶縁膜32),プラ
ズマシリコン窒化膜(第2層無機系絶縁膜31),プラ
ズマシリコン酸化膜(第1層無機系絶縁膜30)を順次
選択的に除去し、第1層無機系絶縁膜30,第2層無機
系絶縁膜31,有機系絶縁膜32を形成する。なお、前
記プラズマシリコン酸化膜,プラズマシリコン窒化膜は
、約450℃以下で形成することができることから、有
機系絶縁膜に熱的損傷を生じさせることはない。
【0029】この実施例では、層間絶縁膜は塗布によっ
て形成されるポリイミド樹脂からなる有機系絶縁膜17
と、プラズマシリコン酸化膜からなる無機系絶縁膜29
との2層構造となっていて、有機系絶縁膜17で平坦化
を受け持ち、無機系絶縁膜29で水分やイオンの侵入を
防止するようになっている。したがって、極めて平坦な
層間絶縁膜面が得られるため、第2層配線層のステップ
カバレジが良好となるとともに、上層の無機系絶縁膜の
形成を容易にすることができる特長がある。また、この
構造では、ファイナルパッシベーション膜として、プラ
ズマシリコン酸化膜およびプラズマシリコン窒化膜の重
ね構造を採用しているため、水分やイオンの侵入抑止効
果は一層良好となる。さらに、この構造では、最上層を
ポリイミド樹脂からなる有機系絶縁膜32で形成してい
ることから、モールドレジンからのストレスを緩和し、
下層の無機系絶縁膜のクラックを完全に防止することが
できる。
【0030】なお、前記実施例では、第1層配線層,第
2層配線層は、Al−1%Siで形成した例を示したが
、これに限定されるものではなく、たとえばAl−Cu
−Si,Al−Cu−SiとTiW等の積層配線構造と
してもよい。また、本発明はさらに多くの配線層や層間
絶縁膜を有する構造に対しても前記実施例同様に適用で
き同様な効果が得られる。さらに、有機系絶縁膜として
は、全芳香族ポリイミド樹脂の他、シロキサン系樹脂ま
たシロキサン変成ポリイミド樹脂といった高耐熱性ポリ
イミド樹脂などを用いてもよいことは勿論である。
【0031】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるLSI
の製造技術に適用した場合について説明したが、それに
限定されるものではない。
【0032】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、有機系絶縁膜のも
っている水分や不純物の侵入阻止能力欠除を、上層の無
機系絶縁膜で完全に阻止することができる。また、ボン
ディング部周辺に有機系絶縁膜を存在しないようにする
ことで、ボンディング時の無機系絶縁膜のクラック発生
等のダメージを防止することができる。したがって、レ
ジンのように外部からの水分や不純物の侵入があるパッ
ケージ構造においても、前記無機系絶縁膜が水分やイオ
ンの侵入を阻止することから信頼性が高くなる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置における半
導体素子の一部を示す模式的断面図である。
【図2】本発明による半導体素子の製造における酸化膜
が選択的に形成された半導体基体の一部の模式的断面図
である。
【図3】本発明による半導体素子の製造における第1層
配線層が選択的に形成された半導体基体の一部の模式的
断面図である。
【図4】本発明による半導体素子の製造における有機系
絶縁膜が選択的に形成された半導体基体の一部の模式的
断面図である。
【図5】本発明による半導体素子の製造における第2層
配線層が選択的に形成された半導体基体の一部の模式的
断面図である。
【図6】本発明による半導体素子の製造における無機系
絶縁膜が選択的に形成された半導体基体の一部の模式的
断面図である。
【図7】本発明による半導体装置の要部を示す断面図で
ある。
【図8】本発明の他の実施例による半導体装置における
半導体素子の一部を示す模式的断面図である。
【符号の説明】
1…半導体装置、2…パッケージ,3…リード、5…支
持体、6…半導体素子、7…ワイヤ、10…半導体基体
、11…シリコン酸化膜、12…コンタクト孔、13…
第1層配線層、14…台座配線層、15…コンタクト用
配線層、16…配線、17,32…有機系絶縁膜、19
…第2層配線層、20,29…無機系絶縁膜、21…ワ
イヤボンディングパッド、25…ホトレジスト膜、26
…スルーホール、30…第1層無機系絶縁膜、31…第
2層無機系絶縁膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  半導体基体の表面に設けられた配線層
    を被う有機系絶縁膜と、少なくともこの有機系絶縁膜の
    表面および側面を被う無機系絶縁膜とを有する半導体装
    置であって、前記有機系絶縁膜が最上層の配線層を被う
    ことを特徴とする半導体装置。
  2. 【請求項2】  前記有機系絶縁膜がボンディングパッ
    ドエリア内には存在しないことを特徴とする特許請求の
    範囲第1項乃至第3項いずれか記載の半導体装置。
JP3095500A 1991-04-25 1991-04-25 半導体装置 Pending JPH04324958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3095500A JPH04324958A (ja) 1991-04-25 1991-04-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3095500A JPH04324958A (ja) 1991-04-25 1991-04-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH04324958A true JPH04324958A (ja) 1992-11-13

Family

ID=14139321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095500A Pending JPH04324958A (ja) 1991-04-25 1991-04-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH04324958A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121160A (en) * 1997-02-06 2000-09-19 Nec Corporation Manufacturing method for semiconductor device
JP2003100894A (ja) * 2001-07-10 2003-04-04 Samsung Electronics Co Ltd 集積回路チップ及びマルチチップパッケージ
JP2012070018A (ja) * 2012-01-13 2012-04-05 Fujitsu Semiconductor Ltd 半導体ウエハ装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121160A (en) * 1997-02-06 2000-09-19 Nec Corporation Manufacturing method for semiconductor device
US6384483B1 (en) 1997-02-06 2002-05-07 Nec Corporation Manufacturing method for semiconductor device
JP2003100894A (ja) * 2001-07-10 2003-04-04 Samsung Electronics Co Ltd 集積回路チップ及びマルチチップパッケージ
US7453159B2 (en) 2001-07-10 2008-11-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7541682B2 (en) 2001-07-10 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7547977B2 (en) 2001-07-10 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7576440B2 (en) 2001-07-10 2009-08-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads and multi-chip package
US7825523B2 (en) 2001-07-10 2010-11-02 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
JP2012070018A (ja) * 2012-01-13 2012-04-05 Fujitsu Semiconductor Ltd 半導体ウエハ装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6656828B1 (en) Method of forming bump electrodes
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
US7307351B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US4841354A (en) Electronic device with peripheral protective electrode
JP4775007B2 (ja) 半導体装置及びその製造方法
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP2001110813A (ja) 半導体装置の製造方法
JP3389517B2 (ja) チップサイズパッケージ及びその製造方法
US9698112B2 (en) Semiconductor device including a protective film
JP2001015516A (ja) 半導体装置及びその製造方法
JP2010062178A (ja) 半導体装置
JPH04324958A (ja) 半導体装置
JPS59232424A (ja) 半導体装置とその製造法
JPS61187262A (ja) 半導体素子
US20060060845A1 (en) Bond pad redistribution layer for thru semiconductor vias and probe touchdown
JPS63211648A (ja) 樹脂封止型半導体装置
JPS5974651A (ja) 半導体装置
JP2533293B2 (ja) 樹脂封止型半導体装置の製造方法
JPH06349886A (ja) 半導体装置及びその製造方法
JPS6348181B2 (ja)
JPS615562A (ja) 半導体装置
JPS62219541A (ja) 半導体装置