JPS59232424A - 半導体装置とその製造法 - Google Patents

半導体装置とその製造法

Info

Publication number
JPS59232424A
JPS59232424A JP58105843A JP10584383A JPS59232424A JP S59232424 A JPS59232424 A JP S59232424A JP 58105843 A JP58105843 A JP 58105843A JP 10584383 A JP10584383 A JP 10584383A JP S59232424 A JPS59232424 A JP S59232424A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
polyimide resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58105843A
Other languages
English (en)
Inventor
Tokio Kato
加藤　登季男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58105843A priority Critical patent/JPS59232424A/ja
Publication of JPS59232424A publication Critical patent/JPS59232424A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は樹脂対重形半導体装置して関し、特に半導体基
体への保設膜形成技術に関する。
〔背景技術〕
樹脂封止形半導体集積回路装置において、第１図に示す
ようにシリコン（Ｓｌ）半導体基体１の主表面に半導体
酸化膜２をマスクとして選択的不純物拡散等によって半
導体素子を形成し、この素子に接続する単層又は複数層
のアルミニウム（Ａｌ）配線３を形成した後、外部から
の水分の浸入による素子の耐圧劣化を防ぐために気相化
学析出−リン・シリケート・〃ラス（ＯＶＩ）−ＰＳＧ
）等の無機絶縁膜４を形成し、この無機絶縁膜の機械的
特性を向上させるためにさらにこの」−にポリイミド系
樹脂等の有機絶縁膜５を保蒔的に形成している。そして
上記１配線３０表面をポンディングパッドとして取り出
すために上記０　’Ｖ　Ｄ　−１）　Ｓ　Ｇ膜とポリイ
ミド系樹脂膜に対してスルーホール（透孔）をあける。
そのために、ホトレジストと称する感光性耐食樹脂によ
るマスク６をさらに設ける。このホトレジストマスク６
を用いて第２図に示すようＶＸまずポリイミド系樹脂５
をパターンエッチし、次いで又は同時にこの透孔のあけ
られｆ、：−ホＩＪ　イミド系樹脂をマスクにし又その
下の０ｖＴＩＪ−ＰＳＧ膜をパターンエッチして第３図
に示すようにスルーホール７をあけるようにしている。
コノヨうな還択エッチを行った後上記ホトレジストは溶
堺除去するのが普通である。
この工程では、ポリイミド系樹脂、０ＶＤ−ＰＳＧ等が
ザイドエノチされ、微泊日パターンカ１］工が困難であ
る。
ところでホトレジスト自体が４１機樹脂からなることか
ら有機絶縁膜の代りにホトレジスト自体いて無機絶縁膜
加工後にホトレジストを除去することなくそのまま残す
ことが考えられる。
しかし、ホトレジストｌ’ｌＸをそのまま残し、無機絶
縁膜と有機絶縁膜の２層構造を形成することは容易にで
きるが、ホトレジストに使われる樹脂は耐熱性が悪くそ
の後の組立工［程に要する３５（＋’〜４５０°Ｃの温
度に耐えられず、分解が進み実用が困難である。したが
って前述したように有機絶縁膜の上に有機樹脂であるホ
トレジストを重ねろと〜・う複雑なプロセスをとらさろ
を沓なかった。
〔発明の目的〕
本発明の目的は電極配線を育する半導体装ｆ４に２いて
、外部からの水分の浸入を阻市できる無機絶縁膜と、機
械的ストレスを吸収できる有機Ｐ３縁膜で二重構造の保
護膜を形成するにあたって、プロセスを簡略化し微細パ
ターン加工が可能で、しかも安価な半導体装置とその製
造法を提供することにある。
〔実施例〕
第４図〜第７図は本発明に、ｌ：ろ−′ノ３相例であっ
て半導体基体−ヒに無機絶縁膜と有機Ｐ３緑膜の二重の
保護膜を形成するプロセスを工程断面図で示すものであ
る。以下各工程に従って説明する。
（１１第４図において示すシリコン（Ｓｌ）等の半導体
基体１０表面に公知の選ｖく拡散法姥従って半導体素子
（同図ではその一部８が示される）を形成し、その際基
体表面に形成された半導体酸化膜２を部分的に取り除き
、半導体素子の一部を露出するコンタクトホトエッチを
行い、この上にアルミニウム（Ａｌ）をＡＭし、バター
ニングエッチして電極配線３を形成する８ （２）プラズマＣＶＤ法にエリ全面にプラズマ・シリコ
ン窒化物（Ｐ−８ｉＮ）を形成し、その上に感光性ポリ
イミド樹脂膜を形成する。この感光性ポリイミド樹脂は
ポリイミド前駆体プレポリマーにアクリル基やメタクリ
レート基などの感光基を結合させることＷより、これま
で感光性ポリイミド前駆体の感光寿命が短く現像処理が
面倒である等の欠点をなくしたものである。
この感光性ポリイミド膜によるパターン形成は、ポリイ
ミド前駆体ワニスと感光性化合物（例えばビスアジド化
合物）からなる惑う℃性ポリイミドフェスをスピンナー
塗布し、８０’ＣＩ５分のプリベーク後、紫外線により
感光し、その後、′Ｎ−メチルー２−ピロリドン（ＮＭ
Ｐ）と水の混合液により現像することで達成できる。
その後、２０００Ｇ　３０分、４００℃３０分の熱処理
を窒素雰囲気中で行なうことにより、ビスアジド化合物
を分解揮散嘔せ、同時にイミド結合を進行させろことに
より最終的に第５図に示すポリイミド膜９を形成する。
（３）つづいて上記ポリイミド膜９をマスクとしてＯＩ
”４系ガス（例えばＯＦ４　＋４　ｑｂ　ｏｔ　）によ
るプラズマエッチを行ない、プラズマ窒化膜をエツチン
グすることにより第６図に示すようなスルーホール７を
完成する。
ここで用いたプラズマ窒化膜は水分を全く浸透せず、内
部配線Ａｌ腐食保詩作用とし′Ｃ著しい効果を有し、ま
た上層ポリイミド膜は外部からの機械的ストレス（例え
ばレジンモールドした場合のレジンからのストレスなど
）を吸収しプラズマ窒化膜が外部からの機械的ストレス
で破壊（クラック）することを有効に防止できる。
上記のようにしてスルーホールをあけた部分のＡ／配線
に対して、二層配線の場合ＡＡを重ねて蒸着してＡｌ配
線にコンタクトする上層のＡｌ配線のためのＡＡ層を形
成するか、又は第７図に示すようυこｌ配線：３の露出
する部分に金（Ａｕ）ワイヤ】０をボンディングした後
、エポキシ樹脂１１をモールドして第８図に示すように
樹脂封止を完成する。同図ＶＣ分い−こ１２はリード、
１３は半導体基板（ベレット）が取付けられろタブであ
る。
〔発明の効果］ 本発明によれば、感光性ポリ２イミド樹脂を使うことに
より無機絶縁膜ど高耐熱性有様絶縁膜の二重構造をもつ
半心体素子保カ１１へを容易にかつ安価に形成ずろこと
ができる。惑うｔ性樹脂に在米のホトレジスト膜と異ｌ
、ｃってポリイミド系樹脂を用いろために、通常σ）半
導体組立Ｔ、程における熱処理（最高４５０’Ｃ程度）
には十分に劇えつるため、組立工程プロセスを変更する
ことなく組立が可ｎ目である。
本発明によれは、樹脂封止形の半導体装置において最も
その効果か発掠できる。モールドにより樹脂に発生する
硬化応力又は温度ス）・レスにより発生する半導体ベレ
ットとモールドした樹脂体間の熱対応力はポリイミド膜
が吸収し、樹脂封＋ｈ体の外部から樹脂を浸透して浸入
する水分は無機絶縁物（Ｐ−８ｉＮ）膜により阻止さね
、下層のＡｌ配線が腐食することを防止する。このよう
に有機杷縁膜と無機絶縁膜の両方の特件が有効に作用し
、半導体装置の信頼性を大幅に同上させる。
本発明者が行なったエポキシ樹脂を用いた実験例では、
−５５６Ｃ〜１５０℃の温度ザイクル試験に訃いて、保
護膜として無機絶縁膜だけを用いた場合２０リサイクル
から不良が発生し始め、１００（ｌサイクルでほぼ全数
故障となるが、本発明によろ保ぬ膜を有する半導体装ｆ
ａでは２０　（１（ｌサイクルまで全く不良は発生しブ
、ｒい。
〔その他の実施例〕
第９図は本発明による他の実施例でちってＡｕ線（ワイ
ヤ）ボンディング後ポリイミド樹脂１４を溶剤に溶いた
状態でボッティング（滴下）して、感光性ポリイミド膜
衣面及υ・ボンディング部分を覆う厚い（１５〜１００
μｍ）のポリイミド膜を形成した場合の形態を示すもの
である。
これまでは無機絶縁膜上ＶＣ直接にポリイミド膜をボッ
ティングしているが、大寸法のベレットにフヨると、ベ
レット全面に均一に拡がらなかったり、拡がり過ぎ（ペ
レ、）外部ヘワニスが流れたりする不良が多発するが、
この実施例で述べた本発明の才１り成では同じポリイミ
ド樹脂からなる保ｍＢＮ上にポリイミド樹脂をボッティ
ングすることから、樹脂間の１ぬれ性」がよくベレット
表面に均一に塗布これるとともに両者間の結合性が高い
ために外部よりの水の没入する隙間がな（保護性が向上
する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定されろ
ものではな（、その要旨を逸脱しない範囲で種々に変更
可能であることはいうまでもない。
たとえばｌ配線」−に形成する無機絶縁膜としてシリコ
ン酸化物、例えば０ＶＤ−８ｉＱ、、０ＶＤ−ＰＳＧを
使用することができる。この上に形成する感光性ポリイ
ミド樹脂を使ったポリイミド樹脂被膜は５ｉ０２のエッ
チ液であるフン酸系エッチ液やＳｉＮ用のドライエッチ
に充分に耐えることもできる。
ポリイミド樹脂はポツティング以外にスクリーン印刷技
術を用いて充分に厚く（３０μｍ以上）形成することも
できる。このような厚いポリイミド樹脂膜はパッケージ
中の不純物により生ずるα線の放射が素子内に入ること
を防止し１、α線によるメモリ破壊等を防止するのに有
効である。
〔利用分野〕
本発明は樹脂封＋ｈａれたＩＣ、ダイナミックＲＡＭ等
に適用して有効である。
【図面の簡単な説明】
第１図〜第３図はこれまでの半導体装置の保硅膜形成プ
ロセスの例を示す工程断面図である。 第４図〜第７図は本発明の一実施例であって半導体装置
の保饅膜形成プロセスを示す工程断面図である。 第８図は本発明の一実施例であって樹脂封止完了後の半
導体装置の断面図である。 第９回は本発明の他の一実施例であって、樹脂封止前の
半導体装着の一形態を示す断面図である。 １・・・半導体（Ｓｉ）基体、２・・・半導体酸化物（
ＳＩ０２）膜、３・・・アルミニウム（Ａｌ）配線（電
極）、４・・・無機絶蟲膜、５・・・有機絶縁膜、６・
・・ホトレジスト、７・・・スルーホール、８・”　Ｒ
’−子領域、９・・感ブＣ性ポリイミド樹脂脱、１０・
・・ワイヤ、１１・・・エポキシｔｌΩｊ脂封止体、１
２・・・リード、１３・・・タブ、１４・・・ボノティ
ンダしたポリイミド樹脂。 第１図 ／ 第　　２　　図 第　　３　　図 第　　４　　図　　、　　。 、つ　　　　！ 第　　６　　図 第　　７　　図 ／θ

Claims (1)

  1. 【特許請求の範囲】 １、半導体基体の一生表面に半導体素子とこの素子に接
    続する配線とを有し、上記配線上に保厩膜として無機絶
    Ｒ膜と、感光性ポリイミド樹脂膜から形成さｔ”したホ
    リイミド樹脂膜の２層構造絶縁膜が形成され℃いること
    を特徴とする半導体装置。 ２、上記感光性ポリイミド樹脂膜から形成されたポリイ
    ミド脹の上を厚いポリイミド樹脂膜で覆っである特許請
    求の範囲第１迫に記載の半導体装置。 ３、半導体基板の一生表１／ｉ７に半導体素子とこの素
    子に接続する配録を形成し、」二記素子及び配線を保進
    するように多層の絶縁膜で覆った上を樹脂成形体により
    封止する半導体装置の製造にあたって、上記多層の絶縁
    膜のうち下層のＰ３縁膜に無機絶縁膜を使用し、この無
    機絶縁膜」二に上層の絶縁膜として感光性のポリイミド
    系樹脂膜をパターン形成し、上記パターン形成されたポ
    リイミド系樹脂膜をマスクとして下層の無機絶縁膜をパ
    ターン加工することを特徴とする半導体装置の製造法。
JP58105843A 1983-06-15 1983-06-15 半導体装置とその製造法 Pending JPS59232424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58105843A JPS59232424A (ja) 1983-06-15 1983-06-15 半導体装置とその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58105843A JPS59232424A (ja) 1983-06-15 1983-06-15 半導体装置とその製造法

Publications (1)

Publication Number Publication Date
JPS59232424A true JPS59232424A (ja) 1984-12-27

Family

ID=14418294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58105843A Pending JPS59232424A (ja) 1983-06-15 1983-06-15 半導体装置とその製造法

Country Status (1)

Country Link
JP (1) JPS59232424A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61228633A (ja) * 1985-04-02 1986-10-11 Hitachi Ltd 薄膜形成方法
JPS6239018A (ja) * 1985-08-14 1987-02-20 Mitsubishi Electric Corp パツシベ−シヨン膜の形成方法
JPS63239955A (ja) * 1987-03-27 1988-10-05 Sony Corp 半導体装置の製造方法
US5070037A (en) * 1989-08-31 1991-12-03 Delco Electronics Corporation Integrated circuit interconnect having dual dielectric intermediate layer
JPH04219235A (ja) * 1990-03-09 1992-08-10 Amoco Corp ポリイミドの厚い多層の製造方法
JPH04323828A (ja) * 1991-04-24 1992-11-13 Nec Yamagata Ltd 半導体装置の製造方法
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
EP3151272A1 (en) * 2015-09-30 2017-04-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61228633A (ja) * 1985-04-02 1986-10-11 Hitachi Ltd 薄膜形成方法
JPS6239018A (ja) * 1985-08-14 1987-02-20 Mitsubishi Electric Corp パツシベ−シヨン膜の形成方法
JPS63239955A (ja) * 1987-03-27 1988-10-05 Sony Corp 半導体装置の製造方法
US5070037A (en) * 1989-08-31 1991-12-03 Delco Electronics Corporation Integrated circuit interconnect having dual dielectric intermediate layer
JPH04219235A (ja) * 1990-03-09 1992-08-10 Amoco Corp ポリイミドの厚い多層の製造方法
JPH04323828A (ja) * 1991-04-24 1992-11-13 Nec Yamagata Ltd 半導体装置の製造方法
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
US7247576B2 (en) 1998-03-20 2007-07-24 Renesas Technology Corp. Method of manufacturing a semiconductor device
KR100751826B1 (ko) * 1998-03-20 2007-08-23 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US7678706B2 (en) 1998-03-20 2010-03-16 Renesas Technology Corp. Method of manufacturing a semiconductor device
EP3151272A1 (en) * 2015-09-30 2017-04-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US9922928B2 (en) 2015-09-30 2018-03-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JPH0373136B2 (ja)
JPS59232424A (ja) 半導体装置とその製造法
JPS59110122A (ja) 窒化膜を有する半導体集積回路装置
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
JPS6159739A (ja) 半導体装置
JPS6239025A (ja) 半導体装置の製造方法
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
JP2649157B2 (ja) 半導体装置
JPH04324958A (ja) 半導体装置
JPH0330986B2 (ja)
KR0172773B1 (ko) 반도체 소자의 패드 형성 방법
JPS6153858B2 (ja)
KR100244293B1 (ko) 반도체 소자의 제조 방법
KR0146066B1 (ko) 반도체 소자의 패드 보호막 형성방법
JPS63260053A (ja) 半導体装置の製造方法
JPS62219541A (ja) 半導体装置
JPS613413A (ja) 半導体装置の製造方法
JPS5882534A (ja) 半導体装置
JPS60217643A (ja) 半導体装置
JPS5974651A (ja) 半導体装置
KR100216730B1 (ko) 반도체 금속막 식각공정
JPH04162438A (ja) 半導体装置
JPS58110055A (ja) 半導体装置
JPS6054468A (ja) 半導体集積回路装置の製造方法
JPH03112141A (ja) 半導体集積回路の製造方法