JPS5974651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5974651A JPS5974651A JP18457582A JP18457582A JPS5974651A JP S5974651 A JPS5974651 A JP S5974651A JP 18457582 A JP18457582 A JP 18457582A JP 18457582 A JP18457582 A JP 18457582A JP S5974651 A JPS5974651 A JP S5974651A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- resin
- protective film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置における絶縁性保護被膜の構造に関
する。
する。
樹脂モールド封止形ＩＣ（半導体集積回路装置）等にお
いては、第１図に示すようにｎｐｎ）ランジスタ等の素
子領域（図示されない）の形成された半導体基体１表面
にシリコン酸化物（Ｓｉｎ２）２ａ及びアルミニウム膜
等からなる配線３ ａ ＋ ３ ｂを層間絶縁膜２ｂを
介して多層に配設し、最上層の配線を覆う絶縁性保護膜
（ファイナル・）＜ツシベイション）として、下層にＣ
ＶＤ（気相化学生成）・ＰＳＧ（リン・シリケートガラ
ス）膜４、上層にＰ−８ｉＮ（プ７ズマ・シリコン窒化
物）膜５を形成し、その上にエポキシ等の有機樹脂成形
体６で封止した構造が採用されている。上記ＣＶＤ・Ｐ
ＳＧ膜４は外部から侵入したＮａ（ナトリウム）等の金
属イオンを捕捉して半導体表面のｐｎ接合を保護するの
に有効であり、Ｐ−８ｉＮ膜５はち密性を有することに
より基体上でＡ巻（アルミニウム）表面に応力をかけＡ
−ｅのヒルロツクヌ（突起物）の発生を防止するととも
に機械的強度が強くモールドのストレスによるクラック
発生がない為、而・ｊ湿性をもたせるのに有効である。
いては、第１図に示すようにｎｐｎ）ランジスタ等の素
子領域（図示されない）の形成された半導体基体１表面
にシリコン酸化物（Ｓｉｎ２）２ａ及びアルミニウム膜
等からなる配線３ ａ ＋ ３ ｂを層間絶縁膜２ｂを
介して多層に配設し、最上層の配線を覆う絶縁性保護膜
（ファイナル・）＜ツシベイション）として、下層にＣ
ＶＤ（気相化学生成）・ＰＳＧ（リン・シリケートガラ
ス）膜４、上層にＰ−８ｉＮ（プ７ズマ・シリコン窒化
物）膜５を形成し、その上にエポキシ等の有機樹脂成形
体６で封止した構造が採用されている。上記ＣＶＤ・Ｐ
ＳＧ膜４は外部から侵入したＮａ（ナトリウム）等の金
属イオンを捕捉して半導体表面のｐｎ接合を保護するの
に有効であり、Ｐ−８ｉＮ膜５はち密性を有することに
より基体上でＡ巻（アルミニウム）表面に応力をかけＡ
−ｅのヒルロツクヌ（突起物）の発生を防止するととも
に機械的強度が強くモールドのストレスによるクラック
発生がない為、而・ｊ湿性をもたせるのに有効である。
しかし、上記Ｐ−８ｉＮはその外側にモールド（成形）
したエポキシ等の有機樹脂に対して接着性がＣＶＤ・Ｐ
ＳＧの場合に比較するとわるく、樹脂との界面に間隙部
７を生じてそこから水が没入し易く、そのために外部リ
ード接続用のワイヤをボンディングしたＡ、６（アルミ
ニウム）・パッド部の腐食による断線が発生することが
問題となった。
したエポキシ等の有機樹脂に対して接着性がＣＶＤ・Ｐ
ＳＧの場合に比較するとわるく、樹脂との界面に間隙部
７を生じてそこから水が没入し易く、そのために外部リ
ード接続用のワイヤをボンディングしたＡ、６（アルミ
ニウム）・パッド部の腐食による断線が発生することが
問題となった。
本発明は上記問題を解決するためになされたものであシ
、その目的は樹脂封止牛導体装置の耐湿性、信頼性の向
上にある。
、その目的は樹脂封止牛導体装置の耐湿性、信頼性の向
上にある。
本発明の要旨とするところは前記した絶縁性保護膜の２
層構造に代えて、樹脂成形体と接着性の良い耐熱性の有
機樹脂膜を加えた３層構造としたものである。
層構造に代えて、樹脂成形体と接着性の良い耐熱性の有
機樹脂膜を加えた３層構造としたものである。
第２図は本発明による絶縁性保護膜構造を有する半導体
装置の一例を示す。同図において第１図と同一の構成部
分には第１図の指示番号と同一の指示番号を用いである
。：すなわち、配＃３ａ。
装置の一例を示す。同図において第１図と同一の構成部
分には第１図の指示番号と同一の指示番号を用いである
。：すなわち、配＃３ａ。
３ｂを有ｆる基体１上ＫＣＶＤ−ＰＳＧ膜４．Ｐ−８ｉ
ＮＮｂ２形成した上にポリイミド系樹脂膜８を形成し、
その上をエポキシ樹脂成形体６で封止した３層構造の保
護膜を有するものである。
ＮＮｂ２形成した上にポリイミド系樹脂膜８を形成し、
その上をエポキシ樹脂成形体６で封止した３層構造の保
護膜を有するものである。
このような構造をもつ本発明によれば、樹脂成形体によ
って封止する際に生じる応力を熱膨張率が近いポリイミ
ド系樹脂膜８により熱的に緩衝することによシ、ペレッ
ト（半導体基体）との接着性を良好とし、界面に隙間等
を発生させることなく耐湿性を向上させるものである。
って封止する際に生じる応力を熱膨張率が近いポリイミ
ド系樹脂膜８により熱的に緩衝することによシ、ペレッ
ト（半導体基体）との接着性を良好とし、界面に隙間等
を発生させることなく耐湿性を向上させるものである。
またこのポリイミド系樹脂は耐熱性が高いことによシそ
の後の温度処理によっても劣化することなく、半導体製
品の信頼性を向上する。
の後の温度処理によっても劣化することなく、半導体製
品の信頼性を向上する。
第３図〜第７図は本発明を２層の配線を有する半導体装
置に適用した場合の一実施しＵの保＠膜形成プロセスを
各工程の工程断面図によシ示すもので下記の各工程に対
応するものである。
置に適用した場合の一実施しＵの保＠膜形成プロセスを
各工程の工程断面図によシ示すもので下記の各工程に対
応するものである。
（１）第３図に示すように、例えばｐ−型Ｓｉ基板（ウ
ェハ）１１の上に一部でｎ＋型埋込層１２を介してエピ
タキシャルｎ型Ｓｉ／＠１３を形成し、アイソターショ
ンｐ型層１４により分離された島領域ｎ層１３ａ表面に
選択拡散によりｐ型ベース１５、ｎ型エミッタ１６から
なるトランジスタ（半導体素子）を形成し、表面酸化膜
１７に対しコンタクトホトエッチし窓開部に第１層のＡ
！配線１８を形成する。
ェハ）１１の上に一部でｎ＋型埋込層１２を介してエピ
タキシャルｎ型Ｓｉ／＠１３を形成し、アイソターショ
ンｐ型層１４により分離された島領域ｎ層１３ａ表面に
選択拡散によりｐ型ベース１５、ｎ型エミッタ１６から
なるトランジスタ（半導体素子）を形成し、表面酸化膜
１７に対しコンタクトホトエッチし窓開部に第１層のＡ
！配線１８を形成する。
（２）第４図に示すように第１層のＡａ配線１８上にＣ
ＶＤ酸化物（ＳｉＯ７）膜１９ を第ｉ ｏ層間絶縁膜
として形成し、その一部をエッチしたスルーホールを通
して酸化物膜１９上に延在する第２層のＡβ配線２０を
形成する。
ＶＤ酸化物（ＳｉＯ７）膜１９ を第ｉ ｏ層間絶縁膜
として形成し、その一部をエッチしたスルーホールを通
して酸化物膜１９上に延在する第２層のＡβ配線２０を
形成する。
（３）第５図に示すように、全面３層の絶縁膜２１゜２
２．２３を積層する。捷ずＣＶＤ技術によりＰ（リン）
ドープ５ｉｎ２（又はＰＳＧ）膜２１を形成し、次いで
その上にプラズマ放電中でＳｔとＮを反応させたＳｉ３
Ｎ４膜２２を析出させ、さいごに液状のポリイミド系樹
脂重合体を回転塗布し、ベーキングすることによυポリ
イミド樹脂膜２３を形成する。
２．２３を積層する。捷ずＣＶＤ技術によりＰ（リン）
ドープ５ｉｎ２（又はＰＳＧ）膜２１を形成し、次いで
その上にプラズマ放電中でＳｔとＮを反応させたＳｉ３
Ｎ４膜２２を析出させ、さいごに液状のポリイミド系樹
脂重合体を回転塗布し、ベーキングすることによυポリ
イミド樹脂膜２３を形成する。
（４）ホトレジストマスク（図示せず）を用いてポリイ
ミド樹脂膜２３の一部をヒドラジン等の有機エッチ剤に
よりエッチし、このポリイミド樹脂膜２３をマスクとし
てＣＦ４等によｐ、Ｐ−８Ｎ膜２２を窓開し、さらにＨ
Ｆ系のエッチ液を用いてＰＳＧ膜２膜上１開し窓開部２
４となるＡ看膜の一部２０ａ、２０ｂをポンディングパ
ッドとして露出する（第６図）。
ミド樹脂膜２３の一部をヒドラジン等の有機エッチ剤に
よりエッチし、このポリイミド樹脂膜２３をマスクとし
てＣＦ４等によｐ、Ｐ−８Ｎ膜２２を窓開し、さらにＨ
Ｆ系のエッチ液を用いてＰＳＧ膜２膜上１開し窓開部２
４となるＡ看膜の一部２０ａ、２０ｂをポンディングパ
ッドとして露出する（第６図）。
（５１Ａ［ポンディングパッド２０ａ、２０ｂに対しＡ
ｕ線２５ａ 、２５ｂのボンディングを行なった後、金
型に入れてエポキシ樹脂等によるインジェクションモー
ルドを行ない、樹脂成形体２６で全体を封止する（第７
図）。
ｕ線２５ａ 、２５ｂのボンディングを行なった後、金
型に入れてエポキシ樹脂等によるインジェクションモー
ルドを行ない、樹脂成形体２６で全体を封止する（第７
図）。
以上実施例で述べたごとく本発明によれば絶縁性保護膜
の下地として、金属イオンを捕獲するＰＳＧ膜と、−ち
密性の高いＰ−３ｉＮ膜を用い、その上に樹脂成形体と
の接着性の良いポリイミド系樹脂膜を重ねた３層構造と
したことで樹脂と半導体基体との結合性を良＜ ＬＡ石
配線の腐食を防止し半導体装置の劣化を防止する効果を
奏するものである。
の下地として、金属イオンを捕獲するＰＳＧ膜と、−ち
密性の高いＰ−３ｉＮ膜を用い、その上に樹脂成形体と
の接着性の良いポリイミド系樹脂膜を重ねた３層構造と
したことで樹脂と半導体基体との結合性を良＜ ＬＡ石
配線の腐食を防止し半導体装置の劣化を防止する効果を
奏するものである。
本発明は樹脂成形体によシ制止される半導体装置、特に
ＩＣの全てに適用できる、
ＩＣの全てに適用できる、
第１図は２層構造絶縁保護膜を有する半導体装置の一部
断面図である。 第２図は本発明による３層構造の絶縁保護膜を有する半
導体装置の一部断面図である。 第３図〜第７図は本発明を適用した２層配線半導体装置
の保膜膜形成プロセスの例を示す工程断面図である。 １・・・半導体基体、２・・・酸化膜、３・・Ａ、、ｌ
ｌ？配線、４・・・ＣＶＤ・ＰＳＧ膜、５−・・Ｐ−８
ｉＮ膜、６・・・樹脂成形体、７・・・隙間、８・・ポ
リイミド系樹脂膜。 第 １ 図 第２図 Ｊ’？ 第 ３ 図 ／２ 第 ４ 図 第 ５ 図 Δゲ ／Ｊｏ−第
６ 図 ４ ７’Ｊｏ− 第 ７ 図
断面図である。 第２図は本発明による３層構造の絶縁保護膜を有する半
導体装置の一部断面図である。 第３図〜第７図は本発明を適用した２層配線半導体装置
の保膜膜形成プロセスの例を示す工程断面図である。 １・・・半導体基体、２・・・酸化膜、３・・Ａ、、ｌ
ｌ？配線、４・・・ＣＶＤ・ＰＳＧ膜、５−・・Ｐ−８
ｉＮ膜、６・・・樹脂成形体、７・・・隙間、８・・ポ
リイミド系樹脂膜。 第 １ 図 第２図 Ｊ’？ 第 ３ 図 ／２ 第 ４ 図 第 ５ 図 Δゲ ／Ｊｏ−第
６ 図 ４ ７’Ｊｏ− 第 ７ 図
Claims (1)
- 【特許請求の範囲】 １、半導体素子領域の形成された半導体基体表面にアル
ミニウム等からなる配線を一層又は多層に配設し、最上
層の配線を覆う絶縁性保護被膜とし−Ｃ１下層にリンを
含むシリコン酸化物膜、中層にシリコン窒化物膜及び上
層に耐熱性樹脂膜を形成するとともにその外側を樹脂成
形体によシ封止して成ることを特徴とする半導体装置。 ２、上記耐熱性樹脂膜はポリイミド系樹脂膜である特許
請求の範囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18457582A JPS5974651A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18457582A JPS5974651A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5974651A true JPS5974651A (ja) | 1984-04-27 |
Family
ID=16155600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18457582A Pending JPS5974651A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974651A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62205630A (ja) * | 1986-03-06 | 1987-09-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPS62268144A (ja) * | 1986-05-16 | 1987-11-20 | Hitachi Ltd | 多層配線構造体 |
| JPH06224330A (ja) * | 1993-01-22 | 1994-08-12 | Sumitomo Metal Ind Ltd | 半導体用絶縁膜 |
-
1982
- 1982-10-22 JP JP18457582A patent/JPS5974651A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62205630A (ja) * | 1986-03-06 | 1987-09-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPS62268144A (ja) * | 1986-05-16 | 1987-11-20 | Hitachi Ltd | 多層配線構造体 |
| JPH06224330A (ja) * | 1993-01-22 | 1994-08-12 | Sumitomo Metal Ind Ltd | 半導体用絶縁膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419813B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6656828B1 (en) | Method of forming bump electrodes | |
| US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
| US6028347A (en) | Semiconductor structures and packaging methods | |
| TW201110292A (en) | Semiconductor integrated circuit device and method of manufacturing same | |
| KR20010062130A (ko) | 반도체 장치 | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| US20210013166A1 (en) | Bond pad reliability of semiconductor devices | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPS6018934A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH04324958A (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS58166748A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JP2000232100A (ja) | 半導体装置とその製法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPS58219741A (ja) | 半導体装置 | |
| JP2003347338A (ja) | 半導体装置 | |
| CN116190324A (zh) | 基于涂层技术的应力消减层 | |
| JPS58192350A (ja) | 半導体装置 | |
| US20020061640A1 (en) | Method of manufacturing passivation layer | |
| JPS59182544A (ja) | 半導体集積回路装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 |