JPH04348032A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04348032A
JPH04348032A JP3149534A JP14953491A JPH04348032A JP H04348032 A JPH04348032 A JP H04348032A JP 3149534 A JP3149534 A JP 3149534A JP 14953491 A JP14953491 A JP 14953491A JP H04348032 A JPH04348032 A JP H04348032A
Authority
JP
Japan
Prior art keywords
contact hole
wiring layer
layer
film
passivation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3149534A
Other languages
English (en)
Inventor
Kaoru Narita
薫 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3149534A priority Critical patent/JPH04348032A/ja
Priority to US07/886,938 priority patent/US5256564A/en
Publication of JPH04348032A publication Critical patent/JPH04348032A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、コンタクト孔を覆うパシベーシ
ョン膜およびその製造方法に関する。
【０００２】
【従来の技術】図４は、従来例におけるコンタクト部の
断面構造である。同図において、４０１は半導体基板、
４０３は半導体基板４０１の表面領域内に形成された拡
散層、４０５は拡散層４０３上にコンタクト孔が開孔さ
れている層間絶縁膜、４０６はコンタクト孔の内壁全面
を覆い、拡散層４０３と接続されているＡｌ配線層、４
０７は全面を被覆するパシベーション膜である。
【０００３】
【発明が解決しようとする課題】パシベーション膜は、
その目的を達成するために一定以上の膜厚（例えば１μ
ｍ）とすることが求められている。しかし、上述した従
来のコンタクト部におけるパシベーション構造では、そ
の形成工程において、コンタクト孔の肩の部分でのパシ
ベーション膜がコンタクト孔内部より先に厚く形成され
てしまうため、コンタクト孔内壁でのパシベーション膜
が薄くなってしまう。そのため、従来例では、コンタク
ト部におけるパシベーション性が悪化し、Ａｌ配線層の
腐食等が起き信頼性の劣化を招いていた。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の表面領域内に形成された拡散層または半導
体基板上に形成された下層配線層と、前記拡散層上また
は前記下層配線層上にコンタクト孔を有する層間絶縁膜
と、前記コンタクト孔の内壁全面を覆い、前記拡散層ま
たは前記下層配線層と接触しかつ前記層間絶縁膜上に延
在する配線層と、前記コンタクト孔を埋め込むポリイミ
ド層と、前記配線層上および前記ポリイミド層上を覆う
パシベーション膜と、を具備するものである。
【０００５】また、その製造方法は、層間絶縁膜上にコ
ンタクト孔を開孔して半導体基板の表面領域内に形成さ
れた拡散層の表面または半導体基板上に形成された下層
配線層の表面を露出させる工程と、前記コンタクト孔の
内壁全面を覆い、前記拡散層または前記下層配線層と接
触した配線層を前記層間絶縁膜上に形成する工程と、前
記コンタクト孔内をポリイミド樹脂によって埋め込む工
程と、全面をパシベーション膜で被覆する工程と、を具
備している。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示す断面
図である。同図において、１０１は半導体基板、１０３
は拡散層、１０５は拡散層１０３上にコンタクト孔を有
する層間絶縁膜、１０６はコンタクト孔の内壁を覆い、
拡散層１０３と接続されたＡｌ配線層、１０７は膜厚１
０００Åの第１のパシベーション膜、１０８はコンタク
ト孔を埋め込むポリイミド層、１０９は膜厚約１μｍの
第２のパシベーション膜である。
【０００７】本実施例では、第１のパシベーション膜は
薄く形成されているので、コンタクト孔内外での膜厚の
差は比較的少なくなる。そして、コンタクト部は薄いパ
シベーション膜１０７、ポリイミド層１０８および厚い
パシベーション膜１０９の３層によって保護されること
になるので、この部分でのパシベーション性は格段に改
善される。
【０００８】図２の（ａ）〜（ｄ）は、本発明の第２の
実施例の製造方法を説明するための工程断面図である。 図２の（ａ）に示されるように、半導体基板２０１上の
素子分離膜２０２で区画された能動領域においてゲート
電極２０４をマスクに拡散層２０３を形成した後、半導
体基板上に層間絶縁膜２０５を形成し、拡散層２０３の
表面を露出させるコンタクト孔を開設する。
【０００９】次に、図２の（ｂ）に示されるように、Ａ
ｌ配線層２０６を形成し、次いでＣＶＤ法によりシリコ
ン窒化膜を堆積して膜厚約１０００Åの第１のパシベー
ション膜２０７を形成する。
【００１０】次に、全面に感光性のポリイミド前駆体を
塗布し、フォトリソグラフィ法により、コンタクト孔お
よび段差部のあるパターン上にのみこれを残す〔図２の
（ｃ）〕。
【００１１】次に、３５０℃の窒素雰囲気中でアニール
することによりポリイミド前駆体をポリイミド樹脂に変
性させる。続いて、ポリイミド樹脂をＯ２を主体とする
ガスを用い、プラズマエッチング法による全面エッチン
グにより、ポリイミド樹脂をコンタクト孔および段差部
にのみ残す。最後に、図２の（ｄ）に示すように、窒化
シリコン膜をＣＶＤ法によって１μｍの厚さに堆積して
、第２のパシベーション膜２０９を形成する。
【００１２】上記実施例の工程において、ポリイミドと
シリコン窒化膜とのエッチング選択比は非常に大きいの
で、第１のパシベーション膜は薄くしておくことができ
る。したがって、微細なパターンのコンタクト孔に対し
てもボイドを発生させることなく第１のパシベーション
膜を形成することができる。また、ポリイミド前駆体と
して感光性のものを使用する場合には、チップ上の窪み
のある個所でかつポリイミド膜の必要のない部分（例え
ばスクライブ線上等）のポリイミドを予め除去しておく
ことができるので、効率的なエッチングが可能となる。
【００１３】図３は、本発明の第３の実施例を示す断面
図である。本実施例の先の実施例と相違する点は、本実
施例が配線層を２層Ａｌ配線構造とした点である。本実
施例において、第２のパシベーション膜３０９を形成す
るところまでは、第２の実施例と同様であるので、対応
する部分には下２桁が共通する参照番号を付してその説
明は省略する。
【００１４】本実施例においては、１層目のＡｌ配線と
２層目のＡｌ配線の接合をとるために、Ａｌ配線層３０
６上の第１、第２のパシベーション膜３０７、３０９に
コンタクト孔を開孔し、第２のＡｌ配線層３１０を形成
し、その表面に第３のパシベーション膜３１１を形成す
る。続いて、先の実施例の場合と同様に、第２のポリイ
ミド層３１２によりコンタクト孔を埋め込み、第４のパ
シベーション膜３１３を形成して、本実施例の製造を完
了する。
【００１５】
【発明の効果】以上説明したように、本発明は、コンタ
クト孔をポリイミド樹脂で埋め込んで平坦化し、その上
にパシベーション膜を厚く形成するものであるので、本
発明によれば、コンタクト内壁でパシベーション膜が薄
くなるのを防止してパシベーション性を向上させること
ができる。また、コンタクト孔を埋め込む材料が軟質材
料であるため、シリカ等の材料と異なり埋め込み材料自
体にクラックが入りにくいという長所もある。
【００１６】さらに、ポリイミド樹脂層の下層に第１の
パシベーション膜を被着した構造では、ポリイミド樹脂
とシリコン窒化膜とのエッチングの選択性が高いため、
第１のパシベーション膜を薄くすることができる。その
ため、本発明によれば、微細なコンタクト孔も埋め込む
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図。
【図２】本発明の第２の実施例の製造方法を説明するた
めの工程断面図。
【図３】本発明の第３の実施例の断面図。
【図４】従来例の断面図。
【符号の説明】
１０１、２０１、３０１、４０１…半導体基板、　　　
　２０２…素子分離膜、１０３、２０３、３０３、４０
３…拡散層、　　　　２０４、３０４…ゲート電極、　
　　　１０５、２０５、３０５、４０５…層間絶縁膜、
　　　　１０６、２０６、３０６、４０６…Ａｌ配線層
、　　　　１０７、２０７、３０７…第１のパシベーシ
ョン膜、１０８、２０８、３０８…ポリイミド層、　　
　　１０９、２０９、３０９…第２のパシベーション膜
、　　　　３１０…第２のＡｌ配線層、　　　　３１１
…第３のパシベーション膜、　　　　３１２…第２のポ
リイミド層、　　　　３１３…第４のパシベーション膜
。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　半導体基板の表面領域内に形成された
    拡散層または半導体基板上に形成された下層配線層と、
    前記拡散層上または前記下層配線層上にコンタクト孔を
    有する層間絶縁膜と、前記コンタクト孔の内壁全面を覆
    い、前記拡散層または前記下層配線層と接触しかつ前記
    層間絶縁膜上に延在する配線層と、前記コンタクト孔を
    埋め込むポリイミド層と、前記配線層上および前記ポリ
    イミド層上を覆うパシベーション膜と、を具備する半導
    体装置。
  2. 【請求項２】　　半導体基板の表面領域内に形成された
    拡散層または半導体基板上に形成された下層配線層と、
    前記拡散層上または前記下層配線層上にコンタクト孔を
    有する層間絶縁膜と、前記コンタクト孔の内壁全面を覆
    い、前記拡散層または前記下層配線層と接触しかつ前記
    層間絶縁膜上に延在する配線層と、前記配線層上および
    前記層間絶縁膜上を覆う第１のパシベーション膜と、前
    記コンタクト孔を埋め込むポリイミド層と、前記第１の
    パシベーション膜上および前記ポリイミド層上を覆う第
    ２のパシベーション膜と、を具備する半導体装置。
  3. 【請求項３】　　層間絶縁膜上にコンタクト孔を開孔し
    て半導体基板の表面領域内に形成された拡散層の表面ま
    たは半導体基板上に形成された下層配線層の表面を露出
    させる工程と、前記コンタクト孔の内壁全面を覆い、前
    記拡散層または前記下層配線層と接触した配線層を前記
    層間絶縁膜上に形成する工程と、前記コンタクト孔内を
    ポリイミド樹脂によって埋め込む工程と、全面をパシベ
    ーション膜で被覆する工程と、を具備する半導体装置の
    製造方法。
JP3149534A 1991-05-24 1991-05-24 半導体装置およびその製造方法 Pending JPH04348032A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3149534A JPH04348032A (ja) 1991-05-24 1991-05-24 半導体装置およびその製造方法
US07/886,938 US5256564A (en) 1991-05-24 1992-05-22 Method for manufacturing semiconductor device having a contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3149534A JPH04348032A (ja) 1991-05-24 1991-05-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04348032A true JPH04348032A (ja) 1992-12-03

Family

ID=15477242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3149534A Pending JPH04348032A (ja) 1991-05-24 1991-05-24 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5256564A (ja)
JP (1) JPH04348032A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133138A (en) * 1997-07-17 2000-10-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having multilayer interconnection structure

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
KR0178134B1 (ko) * 1996-10-01 1999-04-15 삼성전자주식회사 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
US5923947A (en) * 1997-05-06 1999-07-13 Vlsi Technology, Inc. Method for achieving low capacitance diffusion pattern filling
US6391786B1 (en) 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
US7187075B1 (en) * 2004-07-29 2007-03-06 National Semiconductor Corporation Stress relieving film for semiconductor packages
CN104347483A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196555A (ja) * 1985-02-26 1986-08-30 Nec Corp 多層配線の形成方法
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPH063804B2 (ja) * 1988-01-21 1994-01-12 シャープ株式会社 半導体装置製造方法
US4894351A (en) * 1988-02-16 1990-01-16 Sprague Electric Company Method for making a silicon IC with planar double layer metal conductors system
JPH01303741A (ja) * 1988-06-01 1989-12-07 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133138A (en) * 1997-07-17 2000-10-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having multilayer interconnection structure

Also Published As

Publication number Publication date
US5256564A (en) 1993-10-26

Similar Documents

Publication Publication Date Title
US5459105A (en) Method of manufacturing a semiconductor device having multilayer insulating films
US4123565A (en) Method of manufacturing semiconductor devices
JP2518435B2 (ja) 多層配線形成法
JPH0613470A (ja) 半導体装置およびその製造方法
US4185294A (en) Semiconductor device and a method for manufacturing the same
JPH10106968A (ja) 半導体装置およびその製造方法
JPH04348032A (ja) 半導体装置およびその製造方法
JPS58213449A (ja) 半導体集積回路装置
JPH05326722A (ja) 半導体装置の製造方法
JPH02125638A (ja) 半導体集積回路装置
KR100829370B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
JPH0547921A (ja) 半導体装置の製造方法
JPS5974651A (ja) 半導体装置
JPH1074836A (ja) 半導体装置
JPH0817923A (ja) 半導体集積回路装置およびその製造方法
JP2001185617A (ja) 半導体装置及びその製造方法
JPH01266748A (ja) 半導体装置
JPH02105552A (ja) 半導体装置の製造方法
JPH03270007A (ja) 半導体装置の製造方法
KR20050032305A (ko) 반도체소자의 금속배선 형성방법
JPH07288254A (ja) 半導体装置およびその製造方法
JPH05160126A (ja) 多層配線形成法
KR20010066135A (ko) 반도체 소자 및 그 제조 방법
JPH05166803A (ja) 化合物半導体装置