KR20050032305A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20050032305A
KR20050032305A KR1020030068341A KR20030068341A KR20050032305A KR 20050032305 A KR20050032305 A KR 20050032305A KR 1020030068341 A KR1020030068341 A KR 1020030068341A KR 20030068341 A KR20030068341 A KR 20030068341A KR 20050032305 A KR20050032305 A KR 20050032305A
Authority
KR
South Korea
Prior art keywords
layer
film
metal
metal wiring
aluminum
Prior art date
Application number
KR1020030068341A
Other languages
English (en)
Inventor
노진규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030068341A priority Critical patent/KR20050032305A/ko
Publication of KR20050032305A publication Critical patent/KR20050032305A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 본 발명의 사상은 반도체 기판에 절연막 및 금속물질층을 순차적으로 형성하는 단계, 상기 금속물질층 상에 제1 접착층, 금속배선층, 제2 접착층 및 배리어층을 순차적으로 형성하는 단계, 상기 결과물을 패터닝하여 하부에 형성된 금속물질층을 노출하는 단계, 상기 결과물 전면에 산화공정을 수행하여, 상기 패터닝된 금속배선층의 측벽에 산화 금속층을 형성하는 단계 및 상기 결과물 전면에 금속층간절연막을 형성하는 단계를 포함한다. 산화 금속층을 형성함으로써, 형성된 금속배선이 이후 공정등을 통해 타막으로 확산되는 것을 방지하는 확산방지막 및 금속배선의 보호막으로써의 역할을 수행하게 되어, 금속배선 공정의 신뢰성 및 안정성을 향상시키게 되고, 동시에 금속배선 간의 폭을 확보할 수 있게 되는 효과가 있다.

Description

반도체소자의 금속배선 형성방법{Method of forming metal line in semiconductor devices}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 더욱 상세하게는 알루미늄(Al)을 금속배선으로 사용하는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선 공정은 알루미늄 증착 후 사진 공정으로 금속 배선 식각을 진행하여 금속 패터닝을 형성하는 데, 종래 기술에 따른 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이 도 1 내지 도 3에 도시되어 있고, 이를 참조하여 설명하면 다음과 같다.
도 1을 참조하면, 하부 금속배선을 형성하기 위하여 산화막(10) 상에 금속물질층(12)을 형성한 후, 금속물질층(12)을 포함한 상기 산화막상에 접착막으로써의 티타늄막(14)을 증착한다. 이어서, 그 상부에 알루미늄층(16) 및 접착막/배리어막으로써 티타늄/티타늄 질화막(18, 20)을 순차적으로 형성한다.
도 2를 참조하면, 상기 티타늄/티타늄 질화막(18, 20) 상에 사진 식각공정을 수행하여 패터닝하여 하부 금속배선인 금속물질층(12)을 노출한다.
도 3을 참조하면, 상기 노출된 금속물질층(12)을 포함한 결과물 전면에 금속층간절연막으로써의 TEOS 산화막(22)을 증착하여 금속배선의 형성을 완료한다.
한편, TEOS 산화막(22)은 금속배선과 금속배선 간의 층간절연막으로써 형성하는 데, TEOS 산화막이 형성되어 있음에도 불구하고 금속배선이 될 알루미늄막(16)이 이후 공정들을 통해 확산되거나 손상되어, 금속층간절연막으로써의 역할을 수행하지 못하게 된다.
따라서 상기와 같이 형성되는 금속배선은 신뢰성 및 안정성을 향상시키게 되고, 동시에 금속배선 간의 폭 또한 줄어들게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 금속배선의 신뢰성 및 안정성을 향상시키고 동시에 금속배선 간의 폭 또한 증가시키는 금속배선을 형성할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판에 절연막 및 금속물질층을 순차적으로 형성하는 단계, 상기 금속물질층 상에 제1 접착층, 금속배선층, 제2 접착층 및 배리어층을 순차적으로 형성하는 단계, 상기 결과물을 패터닝하여 하부에 형성된 금속물질층을 노출하는 단계, 상기 결과물 전면에 산화공정을 수행하여, 상기 패터닝된 금속배선층의 측벽에 산화 금속층을 형성하는 단계 및 상기 결과물 전면에 금속층간절연막을 형성하는 단계를 포함한다.
상기 제1 접착층은 티타늄막인 것이 바람직하고, 상기 제2 접착층은 티타늄막인 것이 바람직하다.
상기 금속배선층은 알루미늄막인 것이 바람직하고, 상기 산화금속층은 산화알루미늄층인 것이 바람직하고, 상기 배리어층은 티타늄 질화막인 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시 예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 4 내지 도 7은 본 발명의 일실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도들이고, 이를 참조하여 설명하면 다음과 같다.
도 4를 참조하면, 반도체 기판(미도시) 상에 산화막(30)을 형성하고, 이 산화막 (30) 상에 금속 예를 들어, 텅스텐층(32)을 형성한다. 이어서, 상기 텅스텐층(32)을 포함한 상기 산화막(30) 전면 상에 접착막인 제1 티타늄막(34)을 형성한다. 이어서, 제1 티타늄막(34)상에 금속배선인 알루미늄막(36) 및 알루미늄막과의 접착막으로써의 제2 티타늄막(38) 및 배리어(barrier)막으로써의 티타늄 질화막(40)으로 각각 형성한다.
도 5를 참조하면, 상기 형성된 티타늄 질화막(40) 상부에 포토레지스트 패턴(미도시)을 형성한 후 이를 식각 마스크로 식각 공정을 수행하여, 하부에 형성된 텅스텐층(32)의 소정 영역이 오픈되도록 한다. 한편, 상기 식각 공정은 기체를 활성화시킨 플라즈마를 이용한 건식 식각공정을 수행하여 티타늄 질화막(40), 제2 티타늄막(38), 알루미늄막(36) 및 제1 티타늄막(34) 상부의 소정 영역을 선택적으로 식각하도록 한다. 상기 식각공정이 진행되면 제1 티타늄막(34), 알루미늄막(36), 제2 티타늄막(38) 및 티타늄 질화막(40)의 측벽이 노출된다.
도 6을 참조하면, 상기 텅스텐층(32)을 노출하기 위한 식각 공정을 완료한 결과물에 산화공정을 수행한다. 이 산화 공정은 노출된 알루미늄막(36)의 측벽에 산화알루미늄(Al2O3, 42)막을 형성한다. 이 산화 알루미늄막(42)은 형성된 알루미늄막이 이후 공정등을 통해 타막으로 확산을 방지하게 되는 확산방지막 및 알루미늄막의 보호막으로써의 역할을 동시에 수행하게 된다. 따라서 산화 알루미늄막의 형성으로 인해, 금속배선 공정의 신뢰성 및 안정성을 향상시키게 되고, 동시에 금속배선 간의 폭을 확보할 수 있게 된다. 특히 고전압 동작소자에 적용시 큰 효과를 기대할 수 있다.
도 7을 참조하면, 상기 결과물 전면에 금속층간절연막(IMD: inter metal dielectric)으로써 TEOS 산화막을 증착하여, 금속배선의 형성을 완료한다.
본 발명에 의해 산화 알루미늄막을 형성함으로써, 형성된 금속배선 즉, 알루미늄막이 이후 공정등을 통해 타막으로 확산되는 것을 방지하는 확산방지막 및 알루미늄막의 보호막으로써의 역할을 수행하게 되어, 금속배선 공정의 신뢰성 및 안정성을 향상시키게 되고, 동시에 금속배선 간의 폭을 확보할 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 산화 알루미늄막을 형성함으로써, 형성된 금속배선 즉, 알루미늄막이 이후 공정등을 통해 타막으로 확산되는 것을 방지하는 확산방지막 및 알루미늄막의 보호막으로써의 역할을 수행하게 되어, 금속배선 공정의 신뢰성 및 안정성을 향상시키게 되고, 동시에 금속배선 간의 폭을 확보할 수 있게 되는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
도 1 내지 도 3은 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도들이고,
도 4 내지 도 7은 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
30: 산화막 32: 텅스텐층
34: 제1 티타늄막 36: 알루미늄막
38: 제2 티타늄막 40: 티타늄 질화막
42: 산화알루미늄층 44: TEOS 산화막

Claims (6)

  1. 반도체 기판에 절연막 및 금속물질층을 순차적으로 형성하는 단계;
    상기 금속물질층 상에 제1 접착층, 금속배선층, 제2 접착층 및 배리어층을 순차적으로 형성하는 단계;
    상기 결과물을 패터닝하여 하부에 형성된 금속물질층을 노출하는 단계;
    상기 결과물 전면에 산화공정을 수행하여, 상기 패터닝된 금속배선층의 측벽에 산화 금속층을 형성하는 단계; 및
    상기 결과물 전면에 금속층간절연막을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1 항에 있어서, 상기 제1 접착층은
    티타늄막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1 항에 있어서, 상기 제2 접착층은
    티타늄막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제1 항에 있어서, 상기 금속배선층은
    알루미늄막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제1 항에 있어서, 상기 산화금속층은
    산화알루미늄층인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제1 항에 있어서, 상기 배리어층은
    티타늄 질화막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020030068341A 2003-10-01 2003-10-01 반도체소자의 금속배선 형성방법 KR20050032305A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030068341A KR20050032305A (ko) 2003-10-01 2003-10-01 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068341A KR20050032305A (ko) 2003-10-01 2003-10-01 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20050032305A true KR20050032305A (ko) 2005-04-07

Family

ID=37236858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068341A KR20050032305A (ko) 2003-10-01 2003-10-01 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20050032305A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (ko) 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
CN108447780A (zh) * 2018-02-11 2018-08-24 厦门市三安集成电路有限公司 一种氮化物半导体器件的欧姆接触结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (ko) 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
US7842603B2 (en) 2006-06-29 2010-11-30 Hynix Semiconductor Inc. Method for fabricating semiconductor memory device
CN108447780A (zh) * 2018-02-11 2018-08-24 厦门市三安集成电路有限公司 一种氮化物半导体器件的欧姆接触结构及其制作方法

Similar Documents

Publication Publication Date Title
US6835999B2 (en) Semiconductor device and method of manufacturing the same
JP2003086589A (ja) 半導体装置及びその製造方法
TW202125756A (zh) 半導體結構
JPS5968953A (ja) モノリシツク集積回路の製造方法
KR20050032305A (ko) 반도체소자의 금속배선 형성방법
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
KR100477821B1 (ko) 반도체소자의금속배선형성방법
JPH10209276A (ja) 配線形成方法
JPH06310597A (ja) 半導体装置
KR100642917B1 (ko) 반도체 소자의 금속배선 형성방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100668960B1 (ko) 반도체 소자의 금속 배선 및 그의 형성 방법
JP2000208620A (ja) 半導体装置の製造方法
KR100248621B1 (ko) 반도체소자의 제조방법
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
KR0127689B1 (ko) 다층 금속배선 형성방법
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
KR100403349B1 (ko) 금속 배선과 비아 플러그의 연결 구조 및 그 형성 방법
JPH02111052A (ja) 多層配線形成法
KR100312031B1 (ko) 반도체소자제조방법
KR100340857B1 (ko) 반도체 소자의 다층 금속배선 제조방법
KR100262009B1 (ko) 반도체장치의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination