KR100271402B1 - 반도체소자의접촉구형성방법 - Google Patents

반도체소자의접촉구형성방법 Download PDF

Info

Publication number
KR100271402B1
KR100271402B1 KR1019980003084A KR19980003084A KR100271402B1 KR 100271402 B1 KR100271402 B1 KR 100271402B1 KR 1019980003084 A KR1019980003084 A KR 1019980003084A KR 19980003084 A KR19980003084 A KR 19980003084A KR 100271402 B1 KR100271402 B1 KR 100271402B1
Authority
KR
South Korea
Prior art keywords
contact hole
film
interlayer insulating
plug
forming
Prior art date
Application number
KR1019980003084A
Other languages
English (en)
Other versions
KR19990069065A (ko
Inventor
이복형
Original Assignee
황인길
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체주식회사 filed Critical 황인길
Priority to KR1019980003084A priority Critical patent/KR100271402B1/ko
Publication of KR19990069065A publication Critical patent/KR19990069065A/ko
Application granted granted Critical
Publication of KR100271402B1 publication Critical patent/KR100271402B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 위에 접촉구를 가지는 층간 절연막을 형성하고, 그 위에 감광막을 도포한 다음 접촉구 경계로부터 안팎으로 각각 접촉구 폭의 10~20%에 해당하는 폭의 감광막을 제거하여 절연막의 접촉구 위쪽 부분을 드러낸다. 그 후, 드러난 층간 절연막을 식각하여 접촉구의 측벽에 75。~ 85。의 기울기를 형성한다. 다음, 오믹 접촉을 위한 금속막을 적층하고, 그 위에 플러그용 금속막을 증착·식각한다.

Description

반도체 소자의 접촉구 형성 방법
본 발명은 반도체 소자의 접촉구 형성 방법에 관한 것으로서, 특히 다중 배선(multi-level metalization) 형성에 적용될 수 있는 접촉구 형성 방법에 관한 것이다.
다층 배선 기술은 집적 회로에서의 배선을 다층화하여 제한된 면적의 단일 기판 내에 반도체 소자를 고집적화시키는 방법으로서, 반도체 소자간에 배선이 통과되는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 가져갈 수 있는 장점이 있다. 그러나, 다층 배선 공정은 성막 공정을 반복하여 실시하므로, 표면에서의 배선의 단선 또는 단락 등의 불량이 발생할 수 있다. 특히, 배선간의 교차부에서의 단차에 의해 생기는 스텝 커버리지 불량이나 접촉 불량 등이 큰 문제가 되고 있다.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 반도체 소자의 접촉구 형성 방법에 대하여 설명한다.
도 1a 내지 도 1d는 종래의 기술에 따른 다중 배선 형성을 위한 접촉구 형성 방법을 공정 순서에 따라 도시한 단면도이다.
먼저, 제1 배선(1) 위에 TEOS(Tetraethyle Orthosilicate)막, SOG(spin on glass)막 및 TEOS막의 3층으로 이루어진 층간 절연막(2)을 형성한 다음, 기계 화학적 연마(chemical mechanical polishing)를 실시하여 층간 절연막(2)을 평탄화한 후, 식각하여 접촉구(C1)를 형성한다. 이때, 접촉구(C1)의 측벽은 거의 수직에 가깝게 형성된다(도 1a 참조).
그 위에 티타늄(Ti) 및 질화티타늄(TiN) 등을 스퍼터링(sputtering)하여 오믹 접촉층(4)을 형성한다. 이때, 접촉구(C1)의 폭이 좁기 때문에 임의의 방향으로 스퍼터(sputter)된 티타늄 및 질화티타늄 입자는 접촉구의 우물 안쪽보다 위쪽 모서리 부분에서 상대적으로 두껍게 형성된다. 따라서, 오믹 접촉층(4)은 접촉구(C1)의 입구쪽에서 두텁게 형성되어 접촉구(C1)의 입구가 좁아진다(도 1b 참조).
다음, 텅스텐(W)과 같은 금속을 화학 기상 증착(chemical vapor deposition:CVD) 방식으로 증착하여 플러그용 금속막(4)을 형성한다. 앞선 단계에서 설명한 바와 같이, 접촉구(C1)의 입구 부분이 아래쪽보다 좁기 때문에 텅스텐(W)이 완전히 채워지지 않은 채 접촉구(C1)의 입구가 막혀 금속막(4)에 구멍(v)이 생긴다(도 1c 참조)
마지막으로, 금속막(4)을 에치백 식각하여 플러그(4')를 형성한 다음, 플러그(4')를 통해 제1 배선(1)과 접촉하는 제2 배선(5)을 형성한다(도 1d 참조).
이러한 종래의 기술에서는 접촉구(C1) 안쪽에서, 제1 배선(1)과 연결되는 플러그(4') 내에 구멍(v)이 형성될 수 있어서, 제1 배선(1)과 제2 배선(5) 사이에 접촉 불량이 발생한다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 다층 배선 구조의 접촉구 부근에서의 접촉 불량을 제거하는 것이 그 과제이다.
도 1a 내지 도 1d는 종래의 반도체 소자의 접촉구 형성 방법을 공정 순서에 따라 나타낸 단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 접촉구 형성 방법을 공정 순서에 따라 나타낸 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 반도체 소자의 접촉구 형성 방법에서는 접촉구가 형성되어 있는 층간 절연막 위에 감광막을 도포하고, 접촉구의 경계로부터 안팎으로 감광막을 일부 제거하여 층간 절연막의 접촉구 위쪽 부분을 드러낸다. 그 후, 드러난 층간 절연막을 식각하여 접촉구의 측벽에 기울기를 형성한다.
여기에서, 접촉구의 경계로부터 안팎으로 각각 접촉구 폭의 10~20%에 해당하는 촉의 감광막을 제거하는 것이 적당하다.
또한, 접촉구의 측벽 기울기는 75~85。를 가지도록 형성하는 것이 바람직하다.
층간 절연막 위에 오믹 접촉을 위한 금속막을 스퍼터링으로 적층하고, 그 위에 플러그용 금속막을 화학 기상 증착한 후, 에치백 방식으로 식각하여 플러그를 형성할 수도 있다.
여기서는 감광막 패턴을 접촉구의 안팎으로 일정 폭 제거되도록 형성하고 이 패턴을 마스크로 접촉구 측벽에 기울기를 형성함으로써 접촉구의 입구를 넓게 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 반도체 소자의 접촉구 형성 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 접촉구 형성 방법을 공정 순서에 따라 도시한 단면도이다.
먼저, 도 1a에 도시한 종래와 마찬가지로, 제1 배선(10) 위에 TEOS, SOG 물질 및 TEOS를 연속적으로 적층하여 층간 절연막(20)을 3층으로 형성하며, 각각의 두께는 1,000Å, 3,500Å, 16,000Å 정도로 한다. 여기에서, SOG막은 층간 절연막(20)의 평탄화를 위해 형성하는데, 대기와 노출되면 부식 등이 발생할 수 있어 막 특성이 변질된다. 따라서, 대기와 반응이 적은 TEOS막을 그 위에 형성하여 막 특성을 향상시킨다. 다음, 기계 화학적 연마를 실시하여 층간 절연막(20)을 평탄화한 후, 식각하여 접촉구(C1)를 형성한다. 이때, 접촉구(C1)의 측벽은 88。~ 90。로 형성된다.
도 2a 및 도 2b에 도시한 바와 같이, 그 위에 감광막(100)을 코팅(coating)한 다음 노광하는데, 접촉구(C1) 경계로 하여 안팎으로 접촉구(C1) 폭(d)의 10∼20％ 정도(d1)를 노광시킨 후, 현상하여 층간 절연막(2)의 접촉구(C1) 상부가 드러나도록 감광막(100)을 제거한다. 이때, 감광막(100)은 접촉구(C1) 안쪽보다 바깥쪽이 더 두껍게 형성되어 있으므로, 빛이 접촉구 바깥쪽 감광막(100) 전체를 노광시키는 동안, 접촉구(C1) 안쪽에 위치한 감광막(100)은 일부 두께만 노광된다. 따라서, 접촉구(C1) 안쪽에서는 감광막(100)이 완전히 제거되지 않고 일정 두께가 남는다.
다음, 도 2c에 도시한 바와 같이, 감광막 패턴(101)을 마스크로 하여 층간 절연막(20)의 드러난 부분을 식각한다. 이때, 감광막(100) 바깥으로 드러난 층간 절연막(20)을 식각함으로써, 층간 절연막(20')의 접촉구(C1)의 상부가 75。∼85。의 기울기를 가지도록 한 다음, 애싱(ashing) 및 세정 공정을 실시한다.
도 2d 및 도 2e에 도시한 바와 같이, 그 위에 종래와 마찬가지로 티타늄과 질화티타늄을 각각 200Å, 700Å의 두께로 스퍼터링 하여 오믹 접촉층(30)을 형성한 다음, 화학 기상 증착 방법으로 텅스텐 등을 증착하여 플러그용 금속막(40)을 형성한다.
다음, 도 2f에 도시한 것처럼, 상·하 방향으로의 식각만이 진행되는 에치백 식각으로 플러그용 금속막(40)을 식각하여 플러그(40')를 형성한다. 플러그(40')는 상부에 형성되는 배선과 하부의 배선(10)을 연결하는 역할을 한다.
이상에서와 같이, 접촉구의 측벽이 기울기를 가지도록 형성하여 단차부에서의 스텝 커버리지 불량을 제거하면, 접촉구의 입구가 종래보다 넓어지기 때문에 배선용 금속막을 증착하는 과정에서 접촉구의 입구가 막혀 접촉구 내부가 비는 현상을 막을 수 있다.

Claims (8)

  1. 배선 위에 층간 절연막을 증착하는 단계,
    상기 층간 절연막에 접촉구를 형성하는 단계,
    상기 층간 절연막 위에 감광막을 도포하는 단계,
    상기 접촉구의 경계로부터 안팎으로 각각 상기 접촉구 폭의 10~20%에 해당하는 폭의 상기 감광막이 제거된 패턴을 형성하는 단계.
    상기 패턴을 마스크로 상기 층간 절연막을 식각하여 상기 접촉구의 측벽에 기울기를 형성하는 단계
    를 포함하는 반도체 소자의 접촉구 형성 방법.
  2. 제1항에서, 상기 기울기는 75。~ 85。를 가지도록 형성하는 반도체 소자의 접촉구 형성 방법.
  3. 제2항에서, 오믹 접촉 금속막을 적층하는 단계, 플러그용 금속막을 증착하는 단계, 상기 플러그용 금속막을 식각하여 플러그를 형성하는 단계를 더 포함하는 반도체 소자의 접촉구 형성 방법.
  4. 제3항에서, 상기 오믹 접촉 금속막은 티타늄, 질화 티타늄을 차례대로 스퍼터링 하여 형성하는 반도체 소자의 접촉구 형성 방법.
  5. 제3항에서, 상기 플러그용 금속막은 텅스텐을 화학 기상 증착하여 형성하는 반도체 소자의 접촉구 형성 방법.
  6. 제3항에서, 상기 플러그는 에치백 식각으로 형성하는 반도체 소자의 접촉구 형성 방법.
  7. 제2항에서, 상기 층간 절연막을 식각한 후 애싱하고 세정하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  8. 제1항에서, 상기 층간 절연막은 TEOS막, SOG막, TEOS막을 제1, 제2 및 제3 막으로 하는 3층막으로 형성하는 반도체 소자의 제조 방법.
KR1019980003084A 1998-02-04 1998-02-04 반도체소자의접촉구형성방법 KR100271402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003084A KR100271402B1 (ko) 1998-02-04 1998-02-04 반도체소자의접촉구형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003084A KR100271402B1 (ko) 1998-02-04 1998-02-04 반도체소자의접촉구형성방법

Publications (2)

Publication Number Publication Date
KR19990069065A KR19990069065A (ko) 1999-09-06
KR100271402B1 true KR100271402B1 (ko) 2000-12-01

Family

ID=19532477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003084A KR100271402B1 (ko) 1998-02-04 1998-02-04 반도체소자의접촉구형성방법

Country Status (1)

Country Link
KR (1) KR100271402B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016470A (ko) * 1992-12-08 1994-07-23 김주용 경사면을 갖는 콘택홀 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016470A (ko) * 1992-12-08 1994-07-23 김주용 경사면을 갖는 콘택홀 형성방법

Also Published As

Publication number Publication date
KR19990069065A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR100267106B1 (ko) 반도체 소자의 다층 배선 형성방법
JPH1092925A (ja) 半導体構成要素および製造方法
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR100342639B1 (ko) 반도체 구조물의 제조 방법
KR20030060481A (ko) 반도체소자의 다층 금속배선 형성방법
US6680248B2 (en) Method of forming dual damascene structure
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100271403B1 (ko) 반도체 소자내의 콘택트 홀 형성방법
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR100457740B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR0172791B1 (ko) 반도체 소자의 다층배선 형성방법
KR100226786B1 (ko) 반도체소자의 배선 형성방법
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
KR100846993B1 (ko) 반도체 소자의 배선 형성 방법
KR100410810B1 (ko) 반도체장치의다층금속배선형성방법
KR19990062215A (ko) 반도체장치의 금속배선 형성방법
KR20040001459A (ko) 하드마스크를 이용한 비아홀 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080630

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee