KR20030058523A - 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 - Google Patents
듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 Download PDFInfo
- Publication number
- KR20030058523A KR20030058523A KR1020010088980A KR20010088980A KR20030058523A KR 20030058523 A KR20030058523 A KR 20030058523A KR 1020010088980 A KR1020010088980 A KR 1020010088980A KR 20010088980 A KR20010088980 A KR 20010088980A KR 20030058523 A KR20030058523 A KR 20030058523A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- metal wiring
- interlayer insulating
- forming
- layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 77
- 239000002184 metal Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000009977 dual effect Effects 0.000 title claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000009271 trench method Methods 0.000 claims 1
- 239000010949 copper Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고종횡비의 비아홀 형성을 위한 식각시 식각정지막이 식각됨에 따른 식각프로파일 왜곡을 방지하는데 적합한 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법을 제공하기 위한 것으로, 반도체기판 상부에 제1금속배선을 형성하는 단계, 상기 제1금속배선상에 상기 제1금속배선의 표면을 노출시키는 평탄화된 제1층간절연막을 형성하는 단계, 상기 제1층간절연막의 소정 표면상에 제2금속배선을 형성하는 단계, 상기 제2금속배선을 포함한 전면에 다층구조의 제2층간절연막과 식각정지막을 차례로 형성하는 단계, 상기 식각정지막과 상기 제2층간절연막을 선택적으로 식각하여 상기 제1금속배선층을 노출시키는 제1비아홀과 상기 제2금속배선을 노출시키는 제2비아홀을 동시에 형성하는 단계, 상기 제1비아홀상에 보이드를 발생시키면서 상기 제2비아홀을 완전히 채울때까지 상기 식각정지막상에 제3층간절연막을 형성하는 단계, 상기 제3층간절연막을 식각하여 상기 제1비아홀에 정렬되면서 상기 제1비아홀보다 큰 선폭을 갖는 트렌치를 형성함과 동시에 상기 제2비아홀을 노출시키는 단계, 및 상기 트렌치 형성후 상기 트렌치 바닥에 잔류하는 상기 식각정지막을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 듀얼다마신 공정(Dual damascene process)에 의한 금속배선의 형성 방법에 관한 것이다.
반도체 소자 제조에 있어 칩의 디멘션이 작아질수록 RC 지연, 교류전력, 누화에 영향을 미치는 배선 캐패시턴스를 줄이기 위해 금속간절연막(Inter Metal Dielectric; IMD)으로 저유전상수(low-k)를 갖는 절연막을 적용하는 다마신 공정이 개발되고 있다.
일반적으로 다마신 공정은 절연막을 식각하여 트렌치를 형성하고, 트렌치에 배선막을 매립시키는 공정으로, 트렌치 하부에 비아(Via)가 정렬되는 자기정렬 듀얼 다마신 공정(Self-aligned dual damascene etching)이 주로 이용되고 있다.
자기정렬 듀얼 다마신 공정은 절연막을 사진 및 식각으로 식각하여 트렌치(Trench)를 형성하고, 이 트렌치에 텅스텐(W), 알루미늄, 구리 등의 도전 물질을 채워 넣고 필요한 배선 이외의 도전 물질은 에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거하므로써 처음에 형성한 트렌치 모양으로 배선을 형성하는 기술이다.
이러한 자기정렬 듀얼 다마신 기술은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline), 금속배선 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비아홀을 동시에 형성할 수 있을뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을용이하게 하는 장점이 있다.
도 1a 내지 도 1c는 종래기술에 따른 자기정렬 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(11)상에 제1금속배선(12)을 형성한 후, 제1금속배선(12)을 포함한 전면에 제1층간절연막(13)을 형성한다.
계속해서, 제1금속배선(12)의 표면이 드러날때까지 제1층간절연막(13)을 평탄화한 후, 전면에 제1질화막(14), 제2층간절연막(15), 제2질화막(16)을 형성한다.
계속해서, 제2질화막(16)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(17)를 형성한 후, 비아홀 마스크(17)로 제2질화막(16)을 식각하고 연속해서 제2층간절연막(15)을 식각하여 비아홀(18)을 형성한다.
도 1b에 도시된 바와 같이, 비아홀 마스크(17)를 제거한 후, 전면에 제3층간절연막(19)을 형성한 후, 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(17)보다 선폭이 큰 트렌치 마스크(20)를 형성한다.
여기서, 트렌치 마스크(20)는 라인패턴(line pattern)을 위한 마스크이며, 비아홀 마스크(17)는 홀패턴을 위한 마스크이다.
도 1c에 도시된 바와 같이, 트렌치 마스크(20)를 식각마스크로 하여 제3층간절연막(19)을 식각하여 트렌치(21)를 형성하는데, 이 때 제2질화막(16)은 식각정지막 역할을 한다.
따라서, 제2질화막(16)에서 식각이 멈출때까지 제3층간절연막(19)을 식각하고, 그리고 제3층간절연막(19)을 식각할 때 비아홀(18)에 매립된 부분까지 과도식각하여 비아홀(18)이 노출된다.
한편, 비아홀(18)을 노출시키기 위한 제3층간절연막(19) 식각후 제1질화막(14)을 더 식각하여 제1금속배선(12)을 노출시킨다.
도면에 도시되지 않았지만, 후속 공정으로 금속막(Cu, Al)을 증착한 후 선택적으로 제거하여 라인패턴인 제2금속배선과 제1금속배선 및 제2금속배선의 비아를 동시에 형성한다.
상술한 종래기술에서는 비아홀 형성을 위한 식각정지막으로 질화막을 주로 이용하는데, 제2질화막(16)은 높은 캐패시턴스값(k>8)으로 인해 소자의 종횡비가 클경우 질화막의 두께도 높아야 되는 등 층간절연막 전체의 캐패시턴스값 상승을 초래하는 문제점이 있다.
아울러, 트렌치(21) 식각시 제3층간절연막(19)과 제2질화막(16)과의 낮은 선택비 특성(<10/1)으로 인해 트렌치 모서리 부분('A')에서의 프로파일이 왜곡되는 문제점을 초래하여 소자의 특성을 저하시킨다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 고종횡비의 비아홀 형성을 위한 식각시 식각정지막이 식각됨에 따른 식각프로파일 왜곡을 방지하는데 적합한 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 듀얼다마신 공정에 의한 다층 금속배선의 형성 방법을 도시한 공정 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 제1금속배선
33 : 제1층간절연막 34 : 제1질화막
35 : 제2금속배선 36 : 제2층간절연막
37 : 제3층간절연막 38 : 제2질화막
41 : 제4층간절연막 44a : 제3금속배선
44b : 제1비아 44c : 제2비아
상기 목적을 달성하기 위한 본 발명의 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법은 반도체기판 상부에 제1금속배선을 형성하는 단계, 상기 제1금속배선상에 상기 제1금속배선의 표면을 노출시키는 평탄화된 제1층간절연막을 형성하는 단계, 상기 제1층간절연막의 소정 표면상에 제2금속배선을 형성하는 단계, 상기 제2금속배선을 포함한 전면에 다층구조의 제2층간절연막과 식각정지막을 차례로 형성하는 단계, 상기 식각정지막과 상기 제2층간절연막을 선택적으로 식각하여 상기 제1금속배선층을 노출시키는 제1비아홀과 상기 제2금속배선을 노출시키는 제2비아홀을 동시에 형성하는 단계, 상기 제1비아홀상에 보이드를 발생시키면서 상기 제2비아홀을 완전히 채울때까지 상기 식각정지막상에 제3층간절연막을 형성하는 단계, 상기 제3층간절연막을 식각하여 상기 제1비아홀에 정렬되면서 상기 제1비아홀보다 큰 선폭을 갖는 트렌치를 형성함과 동시에 상기 제2비아홀을 노출시키는 단계, 및 상기 트렌치 형성후 상기 트렌치 바닥에 잔류하는 상기 식각정지막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(31) 상부에 제1금속배선(32)을 형성한 후, 제1금속배선(32)을 포함한 전면에 제1층간절연막(33)을 형성한다.
계속해서, 제1금속배선(32)의 표면이 드러날때까지 제1층간절연막(33)을 평탄화한 후, 제1층간절연막(33)상에 제1질화막(34)을 형성하고, 제1질화막(34)의 소정 표면상에 제2금속배선(35)을 형성한다. 이후, 도면에 도시되지 않았지만, 제2금속배선(35)상에만 질화막으로 된 식각정지막을 형성할 수 있다.
다음으로, 제2금속배선(35)을 포함한 전면에 제2층간절연막(36)을 형성한 후, 제2금속배선(35)의 표면이 드러날때까지 제2층간절연막(36)을 평탄화하고, 평탄화된 제2층간절연막(36)상에 제3층간절연막(37)과 제2질화막(38)을 차례로 형성한다.
한편, 제1질화막(34), 제2질화막(38)은 플라즈마질화막(Plasma Enhanced-Nitride), SiON 및 Al2O3중에서 선택된 하나를 이용하되, 300Å∼2000Å 두께로 형성한다.
그리고, 제1,2 및 제3층간절연막(33,36,37)은 SOG(Spin On Glass), 플라즈마산화막(Plasma Enhanced oxide), TEOS(Tetra Ethyl Ortho Silicate), 고밀도플라즈마산화막(High Density Plasma oxide) 및 저유전율을 갖는 절연막중에서 선택된 하나를 이용하되, 3000Å∼30000Å 두께로 형성한다.
다음으로, 제2질화막(38)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(39)를 형성한다.
다음으로, 비아홀 마스크(39)를 이용하여 제2질화막(38)을 먼저 식각하고 연속해서 제3층간절연막(37)과 제2층간절연막(36)을 식각하여 제1질화막(34)의 표면 일부를 노출시키는 제1비아홀(40a)을 형성함과 동시에 제3층간절연막(37)을 식각하여 제2금속배선(35)의 표면 일부를 노출시키는 제2비아홀(40b)을 형성한다.
이때, 제1질화막(34)의 표면 일부를 노출시키는 제1비아홀(40a)은 제1금속배선(32)과 후속 제3금속배선과의 통전을 위한 깊고 좁은 비아홀이며, 제2금속배선(35)의 표면 일부를 노출시키는 제2비아홀(40b)은 제2금속배선(35)과 후속 제3금속배선과의 통전을 위한 얕고 넓은 비아홀이다.
도 2b에 도시된 바와 같이, 비아홀 마스크(39)를 제거한 후, 전면에 제4층간절연막(41)을 증착하되, 깊고 좁은 제1비아홀(40a)에 보이드(void; v)가 발생되는 조건하에서 증착한다.
이처럼, 보이드(v) 생성이 용이한 제4층간절연막(41)으로는 HDP-USG(Undoped Silicate Glass) 및 플라즈마산화막(PE-oxide) 중에서 선택되는 하나를 이용하고, 그 두께는 3000Å∼30000Å이다.
한편, 제4층간절연막(41) 증착시, 제1비아홀(40a)에는 보이드(v)가 발생되지만 얕고 넓은 제2비아홀(40b)에는 제2비아홀(40b)을 충분히 채울때까지 증착이 이루어져 보이드가 생성되지 않는다.
도 2c에 도시된 바와 같이, 제4층간절연막(41)상에 감광막을 다시 도포하고 노광 및 현상으로 패터닝하여 트렌치 마스크(42)를 형성한다.
이때, 트렌치 마스크(42)는 제3금속배선을 형성하기 위한 라인(line) 패턴을정의함과 동시에 제2금속배선(35)을 후속 금속배선과 통전시키기 위한 플러그용 비아홀 패턴을 정의한다.
다음으로, 트렌치 마스크(42)를 식각마스크로 이용하여 제4층간절연막(41)을 식각하여 제1비아홀(40a)을 오픈시키는 트렌치(43)를 형성함과 동시에 제2비아홀(40b)을 완전히 오픈시킨다.
이때, 트렌치(43) 형성을 위해 제4층간절연막(41)을 식각할 때, 제4절연막(41)이 보이드가 생성되어 있어 그만큼 식각타겟이 감소하고, 이로써 제1금속배선(32)을 노출시키기 위한 제4층간절연막(41)의 과도식각이 필요없다.
결국, 트렌치(44)을 형성을 위한 제4층간절연막(41) 식각시 제2질화막(38)이 식각정지막 역할을 충분히 수행할 수 있어 트렌치(43) 모서리의 프로파일이 왜곡되는 것이 방지된다.
다음으로, 제4층간절연막(41) 식각후 연속해서 트렌치(43)의 바닥에 잔류하는 제2질화막(38)과 제1금속배선(32)상의 제1질화막(34)을 식각한다. 한편, 제2질화막(38)과 제1질화막(34)을 식각하는 다른 방법으로는, 제4층간절연막(41) 식각시 동시에 제2질화막(38)과 제1질화막(34)을 식각할 수 도 있다.
도 2d에 도시된 바와 같이, 트렌치 마스크(42)를 제거한 후, 전면에 금속막을 증착하고 제3층간절연막(41)의 표면이 노출될때까지 에치백 또는 화학적기계적연마를 실시하여 트렌치(43)에 매립되는 제3금속배선(44a)과 제1비아홀(40a)에 매립되는 제1비아(44b)를 동시에 형성하고, 아울러 제2비아홀(40b)에 매립되는 제2비아(44c)를 형성한다.
여기서, 제1금속배선(32), 제2금속배선(35) 및 제3금속배선(44a)을 이루는 금속막은 알루미늄(Al), 구리(Cu) 중 어느 하나이거나, 또는 통상 적용되는 금속막이고, 이들 금속막은 화학기상증착법(CVD), 무전해법(Electroless), 물리기상증착법(PVD) 중 어느 한 방법으로 증착한다. 그리고, 이들 금속막은 3000Å∼30000Å 두께로 증착된다.
한편, 제3금속배선(44a)을 형성하기 전에, 확산방지막으로서 TiN, Ti, W, WN, TiW 중 어느 하나를 단독 또는 혼용하여 증착하되, 1000Å∼5000Å 두께로 증착한다.
또한, 제2비아(44c)를 통해 제2금속배선(35)과 후속 금속배선(도시 생략)이 연결된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 트렌치 형성을 위한 식각정지막인 질화막을 완전히 제거하므로써 캐패시턴스값의 증가를 방지할 수 있으며, 보이드가 발생된 층간절연막을 식각하므로써 트렌치식각시의 식각타겟을 감소시켜 트렌치 식각 공정의 마진을 극대화시킬 수 있는 효과가 있다.
Claims (4)
- 반도체기판 상부에 제1금속배선을 형성하는 단계;상기 제1금속배선상에 상기 제1금속배선의 표면을 노출시키는 평탄화된 제1층간절연막을 형성하는 단계;상기 제1층간절연막의 소정 표면상에 제2금속배선을 형성하는 단계;상기 제2금속배선을 포함한 전면에 다층구조의 제2층간절연막과 식각정지막을 차례로 형성하는 단계;상기 식각정지막과 상기 제2층간절연막을 선택적으로 식각하여 상기 제1금속배선층을 노출시키는 제1비아홀과 상기 제2금속배선을 노출시키는 제2비아홀을 동시에 형성하는 단계;상기 제1비아홀상에 보이드를 발생시키면서 상기 제2비아홀을 완전히 채울때까지 상기 식각정지막상에 제3층간절연막을 형성하는 단계;상기 제3층간절연막을 식각하여 상기 제1비아홀에 정렬되면서 상기 제1비아홀보다 큰 선폭을 갖는 트렌치를 형성함과 동시에 상기 제2비아홀을 노출시키는 단계; 및상기 트렌치 형성후 상기 트렌치 바닥에 잔류하는 상기 식각정지막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 듀얼다마신 공정에 의한 다층 금속배선의 형성 방법.
- 제1항에 있어서,상기 제3층간절연막은 HDP-USG 및 플라즈마산화막 중에서 선택된 하나인 것을 특징으로 하는 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법.
- 제1항에 있어서,상기 제3층간절연막은 3000Å∼30000Å로 형성되는 것을 특징으로 하는 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법.
- 제1항에 있어서,상기 식각정지막은 플라즈마질화막, SiON 및 Al2O3중에서 선택된 하나를 이용하되, 300Å∼2000Å 두께로 형성되는 것을 특징으로 하는 듀얼 다마신 공정에 의한 다층 금속배선의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010088980A KR20030058523A (ko) | 2001-12-31 | 2001-12-31 | 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010088980A KR20030058523A (ko) | 2001-12-31 | 2001-12-31 | 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030058523A true KR20030058523A (ko) | 2003-07-07 |
Family
ID=32216427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010088980A KR20030058523A (ko) | 2001-12-31 | 2001-12-31 | 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030058523A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632658B1 (ko) * | 2004-12-29 | 2006-10-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100706800B1 (ko) * | 2006-01-02 | 2007-04-12 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100711925B1 (ko) * | 2005-12-29 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100863419B1 (ko) | 2007-03-20 | 2008-10-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US8030203B2 (en) | 2007-03-06 | 2011-10-04 | Hynix Semiconductor Inc. | Method of forming metal line of semiconductor device |
| KR101127034B1 (ko) * | 2005-07-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
-
2001
- 2001-12-31 KR KR1020010088980A patent/KR20030058523A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632658B1 (ko) * | 2004-12-29 | 2006-10-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR101127034B1 (ko) * | 2005-07-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
| KR100711925B1 (ko) * | 2005-12-29 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100706800B1 (ko) * | 2006-01-02 | 2007-04-12 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7871829B2 (en) | 2006-01-02 | 2011-01-18 | Samsung Electronics Co., Ltd. | Metal wiring of semiconductor device and method of fabricating the same |
| US8030203B2 (en) | 2007-03-06 | 2011-10-04 | Hynix Semiconductor Inc. | Method of forming metal line of semiconductor device |
| US8685852B2 (en) | 2007-03-06 | 2014-04-01 | Hynix Semiconductor Inc. | Method of forming metal line of semiconductor device |
| KR100863419B1 (ko) | 2007-03-20 | 2008-10-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119006B2 (en) | Via formation for damascene metal conductors in an integrated circuit | |
| KR100460771B1 (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
| US6475905B1 (en) | Optimization of organic bottom anti-reflective coating (BARC) thickness for dual damascene process | |
| KR20030058523A (ko) | 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR20000072897A (ko) | 반도체 장치의 제조 방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| KR100799118B1 (ko) | 다층 구리 배선의 형성 방법 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| KR0165379B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR100311047B1 (ko) | 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법 | |
| KR20040063299A (ko) | 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100772719B1 (ko) | 듀얼다마신공정을 이용한 금속배선 형성 방법 | |
| KR100456317B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR20030058261A (ko) | 듀얼다마신공정을 이용한 금속배선 형성 방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| TW565908B (en) | Manufacturing method of dual damanscene structure | |
| KR20000033430A (ko) | 이중-상감을 이용한 반도체 장치의 제조 방법 | |
| KR20030058299A (ko) | 오정렬 마진을 개선한 금속배선 형성 방법 | |
| KR20030043025A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |