KR20030058299A - 오정렬 마진을 개선한 금속배선 형성 방법 - Google Patents

오정렬 마진을 개선한 금속배선 형성 방법 Download PDF

Info

Publication number
KR20030058299A
KR20030058299A KR1020010088715A KR20010088715A KR20030058299A KR 20030058299 A KR20030058299 A KR 20030058299A KR 1020010088715 A KR1020010088715 A KR 1020010088715A KR 20010088715 A KR20010088715 A KR 20010088715A KR 20030058299 A KR20030058299 A KR 20030058299A
Authority
KR
South Korea
Prior art keywords
etch stop
forming
stop layer
metal wiring
insulating film
Prior art date
Application number
KR1020010088715A
Other languages
English (en)
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088715A priority Critical patent/KR20030058299A/ko
Publication of KR20030058299A publication Critical patent/KR20030058299A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 오정렬로 인한 소자특성의 저하를 억제하기 위해 듀얼 다마신 공정을 이용한 금속배선 형성공정에 관한 것으로, 이를 위한 본 발명은 하부 금속배선 상에 제1 절연막과 제1 식각방지막을 차례로 형성하는 단계; 비아홀 패턴의 마스크를 이용하여 상기 제1 식각방지막을 선택적으로 식각하는 단계; 상기 제1 식각방지막의 측벽에 제2 식각방지막을 형성하는 단계; 상기 제1 및 제2 식각방지막을 포함하는 전체구조상에 제2 절연막을 형성하는 단계; 및 배선패턴의 마스크를 이용하여 상기 제2 절연막 및 상기 제1 절연막을 식각하여 트렌치와 비아홀을 형성하는 단계를 포함하여 이루어진다.

Description

오정렬 마진을 개선한 금속배선 형성 방법{Method for forming metal wire with improved misalignment margin}
본 발명은 반도체 소자 제조공정중에서 다층금속배선 형성방법에 관한 것으로, 특히 듀얼 다마신 공정을 이용한 다층금속배선 형성방법에 관한 것이다.
일반적으로, 다마신(Damascene) 공정은 사진 식각(photo-lithography)기술을 이용하여, 하부 절연막질을 배선 모양으로 일정 깊이 식각하여 홈을 형성하고, 상기 홈에 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 등의 도전 물질을 채워 넣고, 필요한 배선 이외의 도전 물질은 에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거함으로써 처음에 형성한 홈 모양으로 배선을 형성하는 기술이다.
이 기술은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline) 형성에 이용되는데, 언급한 다마신방식을 적용하여 DRAM의 비트 라인을 형성하는 통상의 방법은 다음과 같다. 즉, 비트 라인 형성을 위한 홈을 하부 절연막질에 형성한 후, 비트 라인을 반도체 기판에 접속시키기 위한 콘택홀을 비트 라인 중간에 사진 식각 기술을 이용하여 형성하고, 이후, 텅스텐, 알루미늄 또는 구리 등의 도전 물질을 상기 비트 라인 형성을 위한 홈과 콘택홀을 완전히 채우도록 증착한 후 화학적기계적연마나 에치백 공정을 진행하여 하부 절연막질 상의 필요없는 도전 물질을 제거한다.
상기와 같이 다마신 방식으로 비트 라인을 형성할 경우, 비트 라인과 비트 라인과 하부의 반도체 기판과의 접속(Interconnection)을 동시에 완성할 수 있을 뿐만아니라, 비트 라인에 의해 발생하는 단차(Step)를 없앨 수 있으므로 후속 공정을 용이하게 한다.
듀얼 다마신 공정은 크게 비아 퍼스트(Via first)법과 트렌치 퍼스트(Trench first)법과 자기정렬(Self Aligned)법으로 구분되는데, 비아 퍼스트법은 절연막(Dielectric layer)을 사진 및 식각하여 비아홀(via hole)을 먼저 형성한 후, 절연막을 다시 식각하여 비아홀 상부에 트렌치(Trench)를 형성하는 방법이다.
그리고, 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후, 비아홀을 형성하는 방법이며, 자기정렬 듀얼다마신법은 트렌치 구조하부에 비아홀이 정렬되어 형성되면 트렌치 식각시에 비아홀도 동시에 형성되는 방법이다.
알루미늄(Al)은 콘택 매립 특성이 우수하지 못함에도 불구하고, 비저항이 2.7μΩcm 정도로 낮고 공정이 비교적 용이하기 때문에 금속 배선 물질로서 가장 널리 사용되어 왔다. 그러나, 디자인 룰이 0.25㎛ 급으로 축소되면서 스텝 커버리지(step coverage)가 열악한 물리기상증착(Physical Vapor Deposition, PVD) 방식의 알루미늄 증착을 통해 충분한 콘택 매립을 이룰 수 없고, 일렉트로마이그레이션(Electro Migration) 특성 등에 의해 열화되는 문제점이 있었다.
이러한 알루미늄 금속배선의 한계를 고려하여 알루미늄에 비해 콘택 매립 특성이 우수하며 RC 지연 등을 개선할 수 있고, 일렉트로마이그레이션 (Electro Migration) 또는 스트레스마이그레이션(Stress Migration) 특성이 우수한 구리를 금속배선 재료로 사용하는 기술에 대한 관심이 높아가고 있다.
하지만 구리배선은 내산화성이 취약한 단점이 있으며, 원자의 크기가 매우 작기때문에 절연막으로 쉽게 침투하여 소자의 기생정전용량(parastic capacitance)을 증가시키는 등의 문제점을 야기하는 바, 이를 고려한 제조방법을 필요로 하고 있다.
도 1a 내지 도 1d는 종래기술에 따른 다마신 공정을 이용한 다층 금속배선의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 제1 절연막(12) 내에 매립되는 제1 금속배선(11)을 형성한 후, 제1 금속배선 (11)상에 제2 절연막(13), 식각방지막으로서 질화막(14)을 차례로 적층하여 형성한다. 이후에 비아홀(via hole)을 형성하기 위한 감광막(15)을 도포하고 이를 노광 및 현상하여 비아홀이 형성될 부분의 식각방지막(14)을 노출시키고, 노출된 상기 식각방지막(14)을 식각하고 감광막(15)을 제거한다.
다음으로 도1b 내지 도1c에서와 같이, 식각방지막(14)을 포함하는 제2 절연막(13) 상에 제3 절연막(16)을 증착한 후, 트렌치를 형성하기 위한 감광막(17)을 상기 제3 절연막(16) 상에 도포하고 노광/현상한다. 트렌치를 형성하기 위한 감광막(17) 패턴은 비아홀보다 넓은 폭을 갖게 설정된다.
다음으로, 제3 절연막(16)과 제2 절연막(13)을 식각하여, 제2 금속배선(19)이 놓일 홈을 형성하는 트렌치와 비아홀을 동시에 형성한다. 이후에 건식 또는 습식세정을 실시하고나서 제2 금속배선을 트렌치와 비아홀에 매립하고 화학기계연마을 수행하여 평탄화시키면 금속배선공정이 완료된다.
이와 같은 종래의 듀얼다마신 공정을 이용한 다층 금속배선형성 공정에서 발생하는 문제점을 도2를 참조하여 설명하면, 트렌치와 비아홀을 동시에 형성하는 단계에서 오버레이 마진(margin)이 작기 때문에 약간의 오정렬(misalingment) 등이 발생하면, 비아홀 패턴의 일부가 과도식각되면서(도2의 a부분), 하부 금속배선과의 통전이 원활치 않아(도2의 b 부분), 소자특성의 불량을 유발하게 된다.
이를 개선하기 위해서는 식각공정조건, 즉 산화막과 질화막의 식각선택비를 크게 높여야 하는데, 현재의 식각기체의 한계상 제약이 따르게 된다. 또한, 식각방지막인 질화막을 높게 형성하여 위 문제를 개선하고자 할 경우에는 기생캐패시턴스가 증가하는 문제를 야기한다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 오정렬로 인한 소자특성의 저하를 방지한 듀얼다마신 다층금속배선 형성방법을 제공함을 그 목적으로 한다.
도1a 내지 도1d은 종래기술에 따른 듀얼다마신 금속배선 형성공정을 도시한 도면,
도2는 종래기술에 따른 문제점을 도시한 도면,
도3a 내지 도3f는 본 발명에 따른 듀얼다마신 금속배선 형성공정을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
21 : 하부 금속배선
22 : 제1 절연막
23 : 제2 절연막
24 : 제1 식각방지막
25 : 감광막 패턴
26, 27 : 제2 식각방지막
28 : 제3 절연막
29 : 감광막 패턴
상기한 목적을 달성하기 위한 본 발명은, 하부 금속배선 상에 제1 절연막과제1 식각방지막을 차례로 형성하는 단계; 비아홀 패턴의 마스크를 이용하여 상기 제1 식각방지막을 선택적으로 식각하는 단계; 상기 제1 식각방지막의 측벽에 제2 식각방지막을 형성하는 단계; 상기 제1 및 제2 식각방지막을 포함하는 전체구조상에 제2 절연막을 형성하는 단계; 및 배선패턴의 마스크를 이용하여 상기 제2 절연막 및 상기 제1 절연막을 식각하여 트렌치와 비아홀을 형성하는 단계를 포함하여 이루어진다.
본 발명은 듀얼다마신공정을 이용한 금속배선형성공정에 있어서, 오정렬로 인한 하지막의 과도식각이나 하부 금속배선과의 통전불량을 억제한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도3a 내지 도3f는 본 발명의 일실시예에 따른 금속배선 형성공정을 도시한 도면으로 이를 참조하여 설명한다.
먼저, 도3a는 비아홀 형성을 위한 사진공정 및 식각공정이 수행된 모습을 도시한 도면으로 제1 절연막(22)내에 매립된 하부 금속배선(21)과, 하부 금속배선(21)을 포함하는 제1 절연막(22) 상에 형성된 제2 절연막(23)과, 제2 절연막(23) 상에 형성되되, 비아홀 형성영역이 선택적으로 식각된 제1 식각방지막(24)과, 제1 식각방지막(24) 상에 형성된 감광막 패턴(25)이 도시되어 있다.
하부 금속배선으로는 알루미늄 또는 구리가 사용되며, 구리를 사용할 경우에는 구리확산방지막(미도시)이 사용된다. 구리 배선은 직접 절연막과 접촉하게 되면, 구리의 확산에 의해 소자 특성 저하가 발생하기 때문에, 절연막과 구리 배선 사이에 구리확산방지막(미도시)이 사용되는데, 구리확산방지막으로는 전도성의 배리어 금속을 사용할 수도 있으며 또는 비전도성의 배리어 절연막을 사용할 수도 있다.
비전도성의 배리어 절연막으로는 SiN, SiON 등을 사용할 수 있으며, 전도성의 배리어 금속으로는 TaN, TiN, WN, TiW 등을 사용할 수 있다.
하부 금속배선(21)은 유기금속화학기상증착법(Metal Organic Chemical Vapor Deposition : MOCVD) 이나 무전해도금법이나 물리기상증착법(Physical Vapor Deposition : PVD) 등을 이용하여 형성된다.
제2 절연막(23)으로는 HDP(High Density Plasma)산화막, APL(Adevanced Planarization Layer)산화막, TEOS(Tetra Ethyl Ortho Silicate)산화막, PSG(Phospho Silicate Glass)막 또는 BPSG(Boro Phospho Silicate Glass)막 등을 사용한다. APL 산화막은 예컨대, LPCVD 방법으로 형성된 유동성 산화막을 일컫는다.
또한, 소자의 기생캐패시턴스를 줄이기 위해 제2 절연막(23)으로 저유전율산화막(low-k)이 사용될 수도 있다. 저유전율산화막이 제2 절연막(23)으로 사용될 경우에는 식각방지막(24)으로 SiO2, HfO, ZnO, Al2O3등이 사용된다.
통상의 경우는 제1 식각방지막(24)으로 SiON, SiN 등의 질화막이 사용되며, 그 두께는 100 ∼ 2000Å 을 갖는다.
다음으로 도3b에서처럼, 비아홀 형성영역이 정의된 제1 식각방지막(24)을 포함하는 제2 절연막(23) 상에, 질화막 계열의 물질을 이용하여 제2 식각방지막(26)을 증착한다. 다음으로 도3c에서처럼, 제2 식각방지막(26)을 블랭킷(blanket) 에치벡하면 비아홀 형성영역의 측벽에만 제2 식각방지막(27)이 일부 남게 되고, 후속 식각공정에서 오정렬(misalignment)이 발생하여도 이를 커버해 줄 수 있게 된다.
다음으로 도3d 내지 도3e에서 처럼, 제2 식각방지막(27)과 제1 식각방지막(24)이 형성된 제2 절연막(23) 상에 제3 절연막(28)을 증착하고, 제3 절연막(28) 상에, 트렌치 구조와 비아홀을 동시에 형성하기 위한 감광막 패턴(29)을 형성한다.
다음으로 도3f에 도시된 바와 같이, 상부 금속배선(미도시)이 놓일 트렌치와 비아홀 형성을 동시에 하기 위한 식각공정을 진행하여, 하부 금속배선(21)의 표면이 노출되도록 한다.
트렌치와 비아홀 형성을 동시에 하기 위한 식각공정에서 오정렬이 발생하여도, 처음에 정의된 비아홀 형성영역의 측벽에 제2 식각방지막(27)이 남아있기 때문에, 비아홀의 엣지(edge) 패턴이 붕괴되지 않으며 따라서 하지막의 과도식각도 억제 해줄 수 있게 된다.
이후에, 감광막(29)을 제거하고, 트렌치와 비아홀을 포함하는 제3 절연막(28) 상에 상부 금속배선(미도시)을 매립하고 화학기계연마나 에치벡공정을 이용하여 평탄화 하면, 금속배선 형성공정이 완료된다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 금속배선 형성공정에 적용하게 되면, 오정렬로 인한 하지막의 과도식각 현상과 하부 금속배선과의 통전불량을 억제할 수 있어, 신뢰성 있는 금속배선 형성공정을 얻을 수 있다.

Claims (5)

  1. 하부 금속배선 상에 제1 절연막과 제1 식각방지막을 차례로 형성하는 단계;
    비아홀 패턴의 마스크를 이용하여 상기 제1 식각방지막을 선택적으로 식각하는 단계;
    상기 제1 식각방지막의 측벽에 제2 식각방지막을 형성하는 단계;
    상기 제1 및 제2 식각방지막을 포함하는 전체구조상에 제2 절연막을 형성하는 단계; 및
    배선패턴의 마스크를 이용하여 상기 제2 절연막 및 상기 제1 절연막을 식각하여 트렌치와 비아홀을 형성하는 단계
    를 포함하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 제1 식각방지막의 측벽에 제2 식각방지막을 형성하는 단계는,
    상기 제1 식각방지막을 포함하는 상기 제1 절연막상에 제2 식각방지막을 형성하는 단계; 및
    상기 제2 식각방지막을 에치벡하는 단계
    를 포함하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
  3. 제1항에 있어서,
    상기 제1 식각방지막 내지 제2 식각방지막은 SiON 또는 SiN 이 사용되며, 100 ∼ 2000Å 의 두께를 갖는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
  4. 제1항에 있어서,
    상기 제3 절연막은 저유전율산화막인 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
  5. 제4항에 있어서,
    상기 제1 내지 제2 식각방지막은 SiO2, HfO, ZnO 또는 Al2O3중 어느 하나인 것을 특징으로 하는 듀얼 다마신 공정을 이용한 금속배선 형성방법.
KR1020010088715A 2001-12-31 2001-12-31 오정렬 마진을 개선한 금속배선 형성 방법 KR20030058299A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088715A KR20030058299A (ko) 2001-12-31 2001-12-31 오정렬 마진을 개선한 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088715A KR20030058299A (ko) 2001-12-31 2001-12-31 오정렬 마진을 개선한 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030058299A true KR20030058299A (ko) 2003-07-07

Family

ID=32216211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088715A KR20030058299A (ko) 2001-12-31 2001-12-31 오정렬 마진을 개선한 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030058299A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133249B2 (en) 2019-08-07 2021-09-28 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133249B2 (en) 2019-08-07 2021-09-28 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US8951910B2 (en) Methods for fabricating and forming semiconductor device structures including damascene structures
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6800549B2 (en) Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
KR20200029835A (ko) 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선
JP2004228111A (ja) 半導体装置及びその製造方法
US6509257B1 (en) Semiconductor device and process for making the same
JP2006114724A (ja) 半導体装置及びその製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US20060226549A1 (en) Semiconductor device and fabricating method thereof
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR20030058299A (ko) 오정렬 마진을 개선한 금속배선 형성 방법
KR100772719B1 (ko) 듀얼다마신공정을 이용한 금속배선 형성 방법
KR20030058261A (ko) 듀얼다마신공정을 이용한 금속배선 형성 방법
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030058286A (ko) 듀얼다마신공정을 이용한 금속배선 형성 방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법
JP4102159B2 (ja) 半導体装置の製造方法
KR100311047B1 (ko) 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법
KR100464267B1 (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination