KR20010019643A - 저유전율 절연막을 갖는 다층 금속배선의 형성방법 - Google Patents

저유전율 절연막을 갖는 다층 금속배선의 형성방법 Download PDF

Info

Publication number
KR20010019643A
KR20010019643A KR1019990036165A KR19990036165A KR20010019643A KR 20010019643 A KR20010019643 A KR 20010019643A KR 1019990036165 A KR1019990036165 A KR 1019990036165A KR 19990036165 A KR19990036165 A KR 19990036165A KR 20010019643 A KR20010019643 A KR 20010019643A
Authority
KR
South Korea
Prior art keywords
insulating layer
interlayer insulating
layer
dielectric constant
photoresist pattern
Prior art date
Application number
KR1019990036165A
Other languages
English (en)
Inventor
김일구
황재성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990036165A priority Critical patent/KR20010019643A/ko
Priority to TW089116442A priority patent/TW466735B/zh
Priority to US09/649,020 priority patent/US6506680B1/en
Publication of KR20010019643A publication Critical patent/KR20010019643A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

저유전율의 절연막을 갖는 다층 금속배선의 형성방법이 개시되어 있다. 하부 배선층이 형성되어 있는 반도체 기판의 상부에 저유전율의 제1 절연막을 증착하여 하부 층간절연층을 형성한다. 하부 층간절연층의 상부에, 저유전율의 제1 절연막보다 빠른 식각 속도를 갖는 저유전율의 제2 절연막을 증착하여 상부 층간절연층을 형성한다. 제1 사진식각 공정으로 상부 층간절연층 및 하부 층간절연층을 식각하여 하부 배선층을 노출시키는 홀을 형성한다. 제2 사진식각 공정으로 상부 층간절연층을 하부 층간절연층에 대해 선택적 식각하여 상부 배선층이 형성되어질 트렌치를 형성한다. 상부 층간절연층을 하부 층간절연층에 대해 고선택적 식각할 수 있어 균일한 트렌치 깊이를 얻을 수 있으며, 저유전율의 절연막을 사용하여 금속배선들 간의 기생 캐패시턴스를 감소시킬 수 있다.

Description

저유전율 절연막을 갖는 다층 금속배선의 형성방법{Method for manufacturing multilevel metal interconnections having low dielectric constant insulator}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 저유전율(low diectric constant)의 절연막을 사용하여 이중-상감(dual-damascene) 공정을 구현할 수 있는 반도체 장치의 배선 형성방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 각각의 소자를 연결하기 위한 금속배선의 저항 및 배선과 배선 사이의 기생 캐패시턴스의 증가로 인한 속도의 감소가 큰 문제로 대두되고 있다. 특히, 트랜지스터의 디자인 룰이 0.25μm 이하인 반도체 장치에서는 트랜지스터에 의한 속도 지연보다 배선의 RC 지연이 더 크게 작용하여 트랜지스터의 게이트 길이를 줄이더라도 속도의 개선 효과를 기대할 수 없는 수준에 이르렀다. 이에 따라, 이제까지 금속배선 공정은 알루미늄(aluminum; Al)을 스퍼터(sputter) 방식으로 증착하여 형성하는 것이 그 주류를 이루고 있었으나, 최근에는 배선 저항이 알루미늄에 비하여 약 1/3 정도인 구리(copper; Cu)를 배선으로 사용하기 위한 시도가 많이 진행되고 있다.
한편, 반도체 장치의 배선 구조가 다층화됨에 따라 콘택홀의 어스펙트비(aspect ratio)가 증가하여 비평탄화, 불량한 단차 도포성(step coverage), 잔류성 금속에 의한 쇼트, 낮은 수율, 및 신뢰성의 열화 등과 같은 문제들이 발생하게 된다. 이에 따라, 최근에는 이러한 문제들을 해결하기 위한 새로운 배선 기술로서, 절연층을 식각하여 트렌치를 형성한 후 트렌치를 완전히 매립하도록 금속층을 증착하고 절연층 상의 과도한 금속층을 화학 기계적 연마(chemical mechanical polishing; CMP) 방법으로 제거하여 트렌치의 내부에 금속배선을 형성하는 상감 공정이 각광받고 있다. 따라서, 상감 공정에 의하면 절연층 내의 트렌치 영역에 금속 배선이 음각으로 형성되며, 주로 라인/스페이스(line and space) 패턴으로 금속배선을 형성하고 있다. 현재는 비아 홀 또는 콘택홀의 매립과 금속배선을 동시에 형성하는 이중-상감 공정이 주로 사용되고 있다.
도 1은 트렌치 형성후 비아 홀을 형성하는 이중-상감 공정을 적용한 종래 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 그 전면에 절연층이 증착되어 있는 반도체 기판(도시하지 않음)의 상부에 알루미늄, 구리 또는 알루미늄-구리 합금으로 이루어진 하부 배선층(10)을 형성한다. 하부 배선층(10)의 상부에 산화막을 증착하여 층간절연층(intermetal dielectric layer; IMD)(12)을 형성한다. 사진식각 공정을 통해 층간절연층(12)을 소정 깊이로 식각하여 트렌치(14)를 형성한다. 결과물의 상부에 사진 공정을 통해 비아 영역을 정의하는 포토레지스트 패턴(16)을 형성한다. 포토레지스트 패턴(16)을 식각 마스크로 이용하여 층간절연층(12)을 식각함으로써 하부 배선층(10)의 표면을 노출시키는 비아 홀(18)을 형성한다.
상술한 종래 방법에 의하면, 선택비가 없는 타임-에칭(timed etching) 방식으로 트렌치를 식각하기 때문에 트렌치 깊이의 균일성이 저하되고 트렌치 바닥의 측벽 쪽에 미세 트렌치(micro-trench)가 발생하게 된다. 또한, 트렌치의 깊이가 깊어질수록 비아 영역을 정의하기 위한 사진 공정이 어려워지는 문제가 있다. 예를 들어, 트렌치의 깊이가 15000Å이고 비아 영역을 정의하기 위해 도포하는 포토레지스트의 두께가 1㎛이면, 포토레지스트가 트렌치를 채우기 때문에 트렌치 영역에서는 포토레지스트의 두께가 약 2.5㎛가 된다. 이와 같이 포토레지스트의 두께가 두꺼워지면, 노광 공정시 포토레지스트의 노광이 부족하게 될 뿐만 아니라 트렌치 영역과 나머지 영역 간의 고단차로 인하여 빛의 난반사가 일어나 비아 홀의 프로파일이 변형되는 문제가 발생한다.
상술한 문제를 해결하기 위하여 비아 홀을 먼저 형성한 후 트렌치를 형성하는 이중-상감 공정 및 비아 홀의 매립과 금속배선의 형성을 별도로 진행하는 단일-상감(single-damascene) 공정이 제안되었다. 그러나, 단일-상감 공정에 의하면, 비아 플러그의 형성 및 금속배선의 형성을 위해 두 번의 화학 기계적 연마(chemical mechanical polishing; CMP) 공정이 필요하기 때문에 공정이 복잡해지는 단점이 있다.
이하, 비아 홀의 형성후 트렌치를 형성하는 이중-상감 공정을 적용하는 종래 방법들에 대해 설명하고자 한다.
도 2는 자기정렬된 이중-상감(self-aligned dual damascene; SADD) 공정을 적용한 종래 방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 하부 배선층(20)의 상부에 산화막을 증착하여 하부 층간절연층(22)을 형성한다. 하부 층간절연층(22)의 상부에 질화막을 증착하여 식각 저지층(24)을 형성한 후, 사진식각 공정으로 비아가 형성되어질 영역의 식각 저지층(24)을 식각해 낸다. 결과물의 상부에 산화막을 증착하여 상부 층간절연층(26)을 형성한다. 사진 공정을 통해 상부 층간절연층(26)의 상부에 트렌치가 형성되어질 영역을 정의하는 포토레지스트 패턴(28)을 형성한다. 포토레지스트 패턴(28)을 식각 마스크로 이용하여 상부 층간절연층(26)을 식각 저지층(24)에 대해 고선택적 식각하여 트렌치(30)를 형성한다. 포토레지스트 패턴(28)을 제거한 후, 식각 저지층(24)을 식각 마스크로 이용하여 하부 층간절연층(22)을 식각함으로써 하부 배선층(20)의 표면을 노출시키는 비아 홀(32)을 형성한다.
상술한 SADD 방법에 의하면, 질화막으로 이루어진 식각 저지층에 대한 선택비를 갖는 조건에서 트렌치를 식각하기 때문에 균일한 트렌치 깊이를 얻을 수 있고 미세 트렌치의 형성을 억제할 수 있다. 그러나, 고유전율의 질화막을 층간절연층으로 사용하기 때문에 금속배선들 간의 기생 캐패시턴스가 증가하는 문제가 있다.
도 3은 코터-보어 이중-상감(couter-bore dual damascene; CBDD) 공정을 적용한 종래 방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 하부 배선층(40)의 상부에 산화막을 증착하여 하부 층간절연층(42)을 형성한다. 하부 층간절연층(42)의 상부에 질화막을 증착하여 식각 저지층(44)을 형성한다. 식각 저지층(44)의 상부에 산화막을 증착하여 상부 층간절연층(46)을 형성한다. 사진식각 공정을 통해 상부 층간절연층(46), 식각 저지층(44) 및 하부 층간절연층(42)을 식각하여 하부 배선층(40)의 표면을 노출시키는 비아 홀(48)을 형성한다. 이어서, 사진 공정을 통해 상부 층간절연층(46)의 상부에 트렌치 영역을 정의하는 포토레지스트 패턴(50)을 형성한다. 포토레지스트 패턴(50)을 식각 마스크로 이용하여 상부 층간절연층(46)을 식각 저지층(44)에 대해 고선택적 식각하여 트렌치(52)를 형성한다.
상술한 종래의 CBDD 방법에 의하면, 고유전율의 질화막을 층간절연층으로 사용하기 때문에 금속배선들 간의 기생 캐패시턴스가 증가하는 문제가 있다.
도 4는 포토레지스트를 이용하는 CBDD 공정을 적용한 종래의 다른 방법을 설명하기 위한 단면도이다.
도 4를 참조하면, 하부 배선층(60)의 상부에 산화막을 증착하여 층간절연층(62)을 형성한다. 사진식각 공정을 통해 층간절연층(62)을 식각하여 하부 배선층(60)의 표면을 노출시키는 비아 홀(64)을 형성한다. 결과물의 상부에 포토레지스트를 도포하고 이를 에치백하여 비아 홀(64)의 내부를 포토레지스트(66)로 채운다. 사진 공정을 통해 층간절연층(62)의 상부에 트렌치 영역을 정의하는 포토레지스트 패턴(68)을 형성한다. 포토레지스트 패턴(68)을 식각 마스크로 이용하여 층간절연층(62)을 소정 깊이로 식각함으로써 트렌치(70)를 형성한다. 이어서, 포토레지스트 패턴(68) 및 비아 홀(64)을 채우고 있는 포토레지스트(66)를 제거한다.
상술한 종래 방법에 의하면, 고유전율의 질화막 대신 포토레지스트를 이용하여 트렌치를 선택적 식각하기 때문에 금속배선들 간의 기생 캐패시턴스가 증가하는 문제를 해결할 수 있다. 그러나, 트렌치의 내부를 포토레지스트로 채우는 공정이 추가되며, 층간절연층에 질화막과 같은 식각 저지층을 사용하지 않기 때문에 트렌치를 식각할 때 균일한 트렌치 깊이를 얻을 수 없다는 문제가 있다.
따라서, 본 발명의 목적은 상감 공정을 이용하여 금속 배선을 형성하는데 있어서 저유전율의 절연막을 이용하여 선택적으로 트렌치를 식각할 수 있는 반도체 장치의 배선 형성방법을 제공하는데 있다.
도 1은 트렌치 형성후 비아 홀을 형성하는 이중-상감 공정을 적용한 종래 방법을 설명하기 위한 단면도이다.
도 2 내지 도 4는 비아 홀 형성후 트렌치를 형성하는 이중-상감 공정을 적용한 종래 방법들을 설명하기 위한 단면도들이다.
도 5 내지 도 10은 본 발명에 의한 이중-상감 공정을 적용한 다층 금속배선의 형성방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명＞
100 : 하부 배선층 102 : 하부 층간절연층
104 : 상부 층간절연층 106 : 제1 포토레지스트 패턴
108 : 비아 홀 110 : 제2 포토레지스트 패턴
112 : 트렌치 114a : 비아 플러그
114b : 상부 배선층
상기 목적을 달성하기 위하여 본 발명은, 하부 배선층이 형성되어 있는 반도체 기판의 상부에 저유전율의 제1 절연막을 증착하여 하부 층간절연층을 형성하는 단계; 상기 하부 층간절연층의 상부에, 상기 저유전율의 제1 절연막보다 빠른 식각 속도(etch rate)를 갖는 저유전율의 제2 절연막을 증착하여 상부 층간절연층을 형성하는 단계; 상부 층간절연층의 상부에 제1 포토레지스트 패턴을 형성한 후, 상기 제1 포토레지스트 패턴을 이용하여 상기 상부 층간절연층 및 상기 하부 층간절연층을 식각함으로써 상기 하부 배선층을 노출시키는 홀을 형성하는 단계; 제1 포토레지스트 패턴을 제거하는 단계; 그리고 상기 상부 층간절연층의 상부에 제2 포토레지스트 패턴을 형성한 후, 상기 제2 포토레지스트 패턴을 이용하여 상기 상부 층간절연층을 상기 하부 층간절연층에 대해 선택적 식각하여 상부 배선층이 형성되어질 트렌치를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 배선 형성방법을 제공한다.
바람직하게는, 저유전율의 제1 절연막은 수소기(-H) 또는 탄소 화합물과의 결합 성분을 갖는 무기물이나 유기물 또는 이를 포함한 다층막으로 형성하고, 저유전율의 제2 절연막은 수소기(-H) 또는 탄소 화합물과의 결합 성분을 갖지 않는 무기물로 형성한다. 또는, 저유전율의 제1 절연막은 유기물 또는 이를 포함한 다층막으로 형성하고 저유전율의 제2 절연막은 무기물로 형성한다.
바람직하게는, 상부 층간절연층을 하부 층간절연층에 대해 선택적 식각하는 단계는 높은 C/F 비를 갖는 CxFy계 가스 플라즈마, CxFy/CHxFy계의 혼합 가스 플라즈마, 또는 이 가스들에 불활성 가스, O2, N2, 및 CO 의 군에서 선택된 적어도 하나를 혼합한 가스 플라즈마를 사용한다.
본 발명에 의하면, 식각 속도가 느린 저유전율의 절연막으로 하부 층간절연층을 형성하고, 식각 속도가 빠른 저유전율의 절연막으로 상부 층간절연층을 형성한다. 따라서, 상부 층간절연층을 하부 층간절연층에 대해 고선택적 식각하여 트렌치를 형성할 수 있으므로, 균일한 트렌치 깊이를 얻을 수 있고 트렌치의 바닥 측벽에 미세 트렌치가 형성되는 것을 억제할 수 있다. 또한, 저유전율의 절연막으로 층간절연층을 형성하므로 금속배선들 간의 기생 캐패시턴스를 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 5 내지 도 10은 본 발명에 의한 반도체 장치의 배선 형성방법을 설명하기 위한 단면도들로서, 비어 홀을 먼저 형성한 후 트렌치를 형성하는 이중-상감 공정을 예시한다.
도 5를 참조하면, 트랜지스터나 비트라인, 또는 캐패시터의 플레이트 전극와 같은 전도성 소자들이 형성되어 있는 반도체 기판의 상부에 절연층(도시하지 않음)을 증착하여, 상기 소자들을 하부 배선층으로부터 전기적으로 절연시킨다. 절연층의 상부에 알루미늄, 구리 또는 알루미늄-구리 합금과 같은 제1 금속층을 증착하고, 그 상부에 타이타늄(Ti)/타이타늄 나이트라이드(TiN)로 이루어진 캡핑층을 증착한다. 사진식각 공정으로 캡핑층 및 제1 금속층을 패터닝하여 상기 소자들에 대한 배선인 하부 배선층(100)을 형성한다.
하부 배선층(100)이 형성된 결과물의 상부에 Si-H, Si-C 또는 Si-CHx의 결합 성분을 갖는 저유전율의 무기물, 예컨대 유전율(κ)이 3.0 정도이고 SiOH로 이루어진 HSQ(hydrosilsequioxane)나 κ=2.5 정도이고 Si-CH3결합을 갖는 MSQ(methyl-silsequioxane), 또는 κ≤2.5인 유기물을 증착하여 하부 층간절연층(102)을 형성한다. 하부 층간절연층(102)은 후속하는 트렌치 식각시 에치 스토퍼(etch stopper)로 제공된다.
이어서, 하부 층간절연층(102)의 상부에 Si-H, Si-C 또는 Si-CHx의 결합 성분을 갖지 않는 저유전율의 무기물, 예컨대 κ=3.5 정도이고 SiOF로 이루어진 FSG, κ=4 정도인 SiO2또는 κ=3.9 정도인 TEOS(tetraethylorthosilicate glass)를 증착하여 상부 층간절연층(104)을 형성한다.
일반적으로, SiOF 또는 SiO2에 비해 -H 또는 -CH3을 함유하는 저유전율의 무기물이나 유기물은 CF계 플라즈마에 대해 높은 식각 내성을 갖는다. 즉, -H, -C, 및 -CHx 등의 함유 정도가 클수록 식각 속도가 떨어지므로,
Si-O 무기물(SiO2) ＞ Si-F 무기물(FSG) ＞ Si-H 무기물(HSQ) ＞ Si-CHx 무기물(MSQ) ＞ 유기물
의 순으로 식각 속도가 떨어진다. 따라서, 후속하는 트렌치 식각시 상부 층간절연층(104)을 하부 층간절연층(102)에 대해 고선택적 식각하기 위해서 식각 속도가 빠른 저유전율의 절연막으로 상부 층간절연층(104)을 형성하고, 식각 속도가 상대적으로 느린 저유전율의 절연막으로 하부 층간절연층(102)을 형성한다. 이때, 상부 층간절연층(104)과 하부 층간절연층(102)을 구성하는 재료들의 변형은 얼마든지 가능하다. 예를 들어, 상술한 바와 같이 상부 층간절연층(104)을 SiO2, TEOS 또는 FSG로 형성할 경우에는 하부 층간절연층(102)을 HSQ, MSQ 또는 유기물로 형성할 수 있으며, 상부 층간절연층(104)을 -H를 함유하는 HSQ로 형성할 경우에는 하부 층간절연층(102)을 -CHx를 함유하는 MSQ나 기타 유기물로 형성한다. 또한, 상부 층간절연층(104)을 -CHx를 함유하는 MSQ로 형성할 경우에는 하부 층간절연층(102)을 유기물로 형성한다.
도 6을 참조하면, 사진 공정을 통해 상부 층간절연층(104)의 상부에 포토레지스트를 도포하고 이를 노광 및 현상하여 비아 홀 또는 콘택 홀이 형성되어질 영역(107)을 정의하는 제1 포토레지스트 패턴(106)을 형성한다.
도 7을 참조하면, 제1 포토레지스트 패턴(106)을 식각 마스크로 사용하여 상부 층간절연층(104) 및 하부 층간절연층(102)을 식각함으로써 비아 홀(108) 또는 콘택 홀을 형성한다. 이어서, 에싱 및 스트립 공정으로 제1 포토레지스트 패턴(106)을 제거한다.
도 8을 참조하면, 비아 홀(108)이 형성되어 있는 결과물의 상부에 사진 공정을 통해 포토레지스트를 도포하고 이를 노광 및 현상하여 트렌치가 형성되어질 영역(111)을 정의하는 제2 포토레지스트 패턴(110)을 형성한다.
도 9를 참조하면, 제2 포토레지스트 패턴(110)을 식각 마스크로 이용하여 상부 층간절연층(104)을 하부 층간절연층(102)에 대해 고선택비를 갖는 조건으로 플라즈마 식각하여 트렌치(112)를 형성한다. 바람직하게는, C/F 비가 높은 C3F8, C4F8, C5F8등의 CxFy계 가스 플라즈마, 또는 -H를 갖고 있는 CH2F2, CH3F 등의 CHxFy계와 CxFy계의 혼합 가스 플라즈마를 사용하여 상부 층간절연층(104)을 식각한다. 또한, CxFy계 가스나 CHxFy/CxFy계 가스에 불활성 가스, O2, N2, 또는 CO 등의 어느 한가지 이상을 혼합한 가스 플라즈마를 사용하여 상부 층간절연층(104)을 식각할 수도 있다.
상술한 플라즈마 식각 공정시, 하부 층간절연층(102)을 구성하는 HSQ, MSQ와 같이 -H, -C 또는 -CHx 결합을 갖고 있는 무기물이나 유기물은 CxFy계 또는 CxFy/CHxFy의 혼합 플라즈마에서 -H, -C 또는 -CHx 결합을 갖고 있지 않는 무기물에 비해 식각 속도가 매우 느리거나 식각 종료가 일어나기 쉽다. 이러한 물질들은 금속배선들 간의 기생 캐패시턴스를 감소시킬 수 있는 저유전율의 층간절연층으로 사용됨과 동시에 에치 스토퍼로 사용할 수 있다.
따라서, 트렌치(112)의 식각에 의해 하부 층간절연층(102)이 드러날 경우, -H, -C 또는 -CHx 결합을 갖고 있는 무기물이나 유기물은 이미 형성되어 있는 비아 홀(108)의 프로파일이 변형되는 것을 억제하며 비아 홀(108) 입구의 약한 숄더(shoulder)(A 참조)를 최대한 보호할 수 있다. 또한, 이러한 물질들로 이루어진 하부 층간절연층(102)을 트렌치(112)의 형성시 에치 스토퍼로 사용함으로써, 균일한 트렌치 깊이를 얻을 수 있으며 트렌치(112)의 바닥 측벽에 미세 트렌치들이 형성되는 것을 방지할 수 있다.
이어서, 에싱 및 스트립 공정으로 제2 포토레지스트 패턴(110)을 제거한다.
도 9을 참조하면, 결과물의 상부에 트렌치(112) 및 비아 홀(108)을 충분히 채울 수 있을 정도의 두께로 텅스텐, 알루미늄, 구리 또는 알루미늄-구리 합금과 같은 제2 금속층을 증착한다. 이어서, 화학 기계적 연마(CMP) 공정에 의해 상부 층간절연층(104)의 표면이 노출될 때까지 제2 금속층을 제거한다. 그 결과, 비아 홀(108)의 내부에는 제2 금속층으로 이루어진 비아 플러그(114a)가 형성됨과 동시에, 트렌치(112)의 내부에는 제2 금속층으로 이루어진 상부 배선층(114b)이 형성된다.
상술한 본 발명의 실시예는 비아 홀을 먼저 형성하는 이중-상감 공정을 설명하고 있으나, 트렌치를 먼저 형성한 후 비아 홀을 형성하는 이중-상감 공정에도 본 발명을 적용할 수 있다. 또한, 비어 플러그를 형성한 후 금속배선을 형성하는 단일-상감 공정에도 본 발명을 적용할 수 있음은 물론이다.
상술한 바와 같이 본 발명에 의하면, 식각 속도가 느린 저유전율의 절연막으로 하부 층간절연층을 형성하고, 식각 속도가 빠른 저유전율의 절연막으로 상부 층간절연층을 형성한다. 따라서, 상부 층간절연층을 하부 층간절연층에 대해 고선택적 식각하여 트렌치를 형성할 수 있으므로, 이미 형성되어 있는 비아 홀의 프로파일 변형을 억제할 수 있고, 균일한 트렌치 깊이를 가지면서 미세 트렌치의 생성이 없는 트렌치를 구현할 수 있다. 또한, 저유전율의 절연막으로 층간절연층을 형성하므로 금속배선들 간의 기생 캐패시턴스를 감소시켜 회로 성능을 개선시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 하부 배선층이 형성되어 있는 반도체 기판의 상부에 저유전율의 제1 절연막을 증착하여 하부 층간절연층을 형성하는 단계;
    상기 하부 층간절연층의 상부에, 상기 저유전율의 제1 절연막보다 빠른 식각 속도를 갖는 저유전율의 제2 절연막을 증착하여 상부 층간절연층을 형성하는 단계;
    상기 상부 층간절연층의 상부에 제1 포토레지스트 패턴을 형성한 후, 상기 제1 포토레지스트 패턴을 이용하여 상기 상부 층간절연층 및 상기 하부 층간절연층을 식각함으로써 상기 하부 배선층을 노출시키는 홀을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 제거하는 단계; 그리고
    상기 상부 층간절연층의 상부에 제2 포토레지스트 패턴을 형성한 후, 상기 제2 포토레지스트 패턴을 이용하여 상기 상부 층간절연층을 상기 하부 층간절연층에 대해 선택적 식각하여 상부 배선층이 형성되어질 트렌치를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 배선 형성방법.
  2. 제1항에 있어서, 상기 저유전율의 제1 절연막은 수소기(-H) 또는 탄소 화합물과의 결합 성분을 갖는 무기물이나 유기물 또는 이를 포함한 다층막으로 형성하고 상기 저유전율의 제2 절연막은 수소기(-H) 또는 탄소 화합물과의 결합 성분을 갖지 않는 무기물로 형성하거나,
    상기 저유전율의 제1 절연막은 유기물 또는 이를 포함한 다층막으로 형성하고 상기 저유전율의 제2 절연막은 무기물로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성방법.
  3. 제1항에 있어서, 상기 상부 층간절연층을 상기 하부 층간절연층에 대해 선택적 식각하는 단계는 높은 C/F 비를 갖는 CxFy계 가스 플라즈마, CxFy/CHxFy계의 혼합 가스 플라즈마, 또는 상기 가스들에 불활성 가스, O2, N2, 및 CO 의 군에서 선택된 적어도 하나를 혼합한 가스 플라즈마를 사용하는 것을 특징으로 하는 반도체 장치의 배선 형성방법.
KR1019990036165A 1999-08-28 1999-08-28 저유전율 절연막을 갖는 다층 금속배선의 형성방법 KR20010019643A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990036165A KR20010019643A (ko) 1999-08-28 1999-08-28 저유전율 절연막을 갖는 다층 금속배선의 형성방법
TW089116442A TW466735B (en) 1999-08-28 2000-08-15 Method for forming multilevel metal interconnections with low dielectric constant insulating layers in a semiconductor device
US09/649,020 US6506680B1 (en) 1999-08-28 2000-08-28 Method of forming connections with low dielectric insulating layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036165A KR20010019643A (ko) 1999-08-28 1999-08-28 저유전율 절연막을 갖는 다층 금속배선의 형성방법

Publications (1)

Publication Number Publication Date
KR20010019643A true KR20010019643A (ko) 2001-03-15

Family

ID=19609136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036165A KR20010019643A (ko) 1999-08-28 1999-08-28 저유전율 절연막을 갖는 다층 금속배선의 형성방법

Country Status (3)

Country Link
US (1) US6506680B1 (ko)
KR (1) KR20010019643A (ko)
TW (1) TW466735B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440080B1 (ko) * 1999-12-30 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100917812B1 (ko) * 2002-12-30 2009-09-18 동부일렉트로닉스 주식회사 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR101077021B1 (ko) * 2003-12-29 2011-10-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US20030155657A1 (en) 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
JP2004253791A (ja) * 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
US7531448B2 (en) * 2005-06-22 2009-05-12 United Microelectronics Corp. Manufacturing method of dual damascene structure
JP4965443B2 (ja) * 2005-06-30 2012-07-04 スパンション エルエルシー 半導体装置の製造方法
KR20080113518A (ko) * 2007-06-25 2008-12-31 주식회사 동부하이텍 반도체 소자의 제조 방법
US8927869B2 (en) 2012-04-11 2015-01-06 International Business Machines Corporation Semiconductor structures and methods of manufacture
US20190109090A1 (en) * 2017-08-15 2019-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure lined by isolation layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406393B (en) * 1997-12-01 2000-09-21 United Microelectronics Corp Method of manufacturing dielectrics and the inner-lining
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6251789B1 (en) * 1998-12-16 2001-06-26 Texas Instruments Incorporated Selective slurries for the formation of conductive structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440080B1 (ko) * 1999-12-30 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100917812B1 (ko) * 2002-12-30 2009-09-18 동부일렉트로닉스 주식회사 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR101077021B1 (ko) * 2003-12-29 2011-10-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US6506680B1 (en) 2003-01-14
TW466735B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
KR100355586B1 (ko) 반도체장치 및 그 제조방법
US5880018A (en) Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
US20050221600A1 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
US6495448B1 (en) Dual damascene process
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US20050215047A1 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
US5880030A (en) Unlanded via structure and method for making same
US6821896B1 (en) Method to eliminate via poison effect
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
JP2006060166A (ja) 電子デバイス及びその製造方法
US6346474B1 (en) Dual damascene process
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
US20230178379A1 (en) Film deposition for patterning process
KR100711925B1 (ko) 반도체 장치 및 그 제조 방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US20060281301A1 (en) Method for manufacturing dual damascene pattern
KR20040058959A (ko) 듀얼 다마신 패턴 형성 방법
US7387960B2 (en) Dual depth trench termination method for improving Cu-based interconnect integrity
KR100311047B1 (ko) 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법
KR20020071349A (ko) 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid