JP4965443B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4965443B2
JP4965443B2 JP2007523278A JP2007523278A JP4965443B2 JP 4965443 B2 JP4965443 B2 JP 4965443B2 JP 2007523278 A JP2007523278 A JP 2007523278A JP 2007523278 A JP2007523278 A JP 2007523278A JP 4965443 B2 JP4965443 B2 JP 4965443B2
Authority
JP
Japan
Prior art keywords
layer
metal
barrier layer
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007523278A
Other languages
English (en)
Other versions
JPWO2007004256A1 (ja
Inventor
孝之 遠田
将之 森谷
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2007004256A1 publication Critical patent/JPWO2007004256A1/ja
Application granted granted Critical
Publication of JP4965443B2 publication Critical patent/JP4965443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H10W20/039—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures also covering sidewalls of the conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明は半導体装置の製造方法に関し、金属層と層間絶縁膜の間にバリア金属を有する半導体装置の製造方法に関する。
多層配線技術は様々な半導体装置に用いられている。近年の半導体装置の微細化の要請を受け、様々な多層配線技術が開発されている。例えば、非特許文献１に開示されているダマシン技術がその一例である。この技術では、配線金属および層間絶縁膜に形成されたコンタクトホール内のプラグ金属として銅が用いられている。そして、プラグ金属が層間絶縁膜に拡散することを防止するため、プラグ金属と層間絶縁膜間にバリア金属を有している。
従来例について、銅を用いた多層配線技術を例に、図１および図２を用い説明する。図１および図２は、従来例に係る多層配線の製造方法を示す断面図である。図１（ａ）を参照に、半導体基板(図示せず)上に下層配線層１６が形成されている。下層配線層１６は図１（ａ）の横方向に延在しており、主に銅を組成としている。下層配線層１６の間には層間絶縁膜(図示せず)が形成されている。下層配線層１６上に窒化シリコン膜２０、層間絶縁膜２２として酸化シリコン膜２２を形成する。
図１（ｂ）を参照に、層間絶縁膜２２にコンタクトホールを形成する。図１（ｃ）を参照に、コンタクトホール内および層間絶縁膜２２上にバリア層２４を形成する。バリア層２４上にシード層(図示せず)として銅をスパッタ法により形成する。シード層上に銅をメッキ法により形成する。図１（ｄ）を参照に、ＣＭＰ法により、層間絶縁膜２２まで研磨し平坦化する。これにより、コンタクトホール内にプラグ金属２６が形成される。
図２（ａ）を参照に、層間絶縁膜２２上にエッチングストッパとして窒化シリコン膜３０を形成する。図２（ｂ）を参照に、窒化シリコン膜３０上に層間絶縁膜３２として酸化シリコン膜を形成する。図２（ｃ）を参照に、層間絶縁膜３２に開口部を形成し、バリア層３４、銅を主な組成とするシード層(図示せず)および配線層３４を形成し、ＣＭＰ法により層間絶縁膜３２まで研磨する。以上により、配線層が１層完成する。以上の工程を繰り返すことにより多層配線が完成する。
カータ Ｗ カンタ 他１１名（Carter W. Kaanta）、「デュアルダマシン：ＵＬＳＩ配線技術」（DUAL DAMASCENE: A ULSI WIRING TECHNOLOGY）、ＶＭＩＣ会議(VMIC Conference)、ＩＥＥＥ、P144-P152
しかしながら、従来例においては以下の課題を有している。プラグ金属２６と層間絶縁膜２２の間のバリア層２４と同じバリア層が、プラグ金属２６と下層配線層１６の間に形成されている。これにより、プラグ金属２６と下層配線層１６間の接触抵抗が大きい。また、配線層３６とプラグ金属２６の間にバリア層３４が形成されている。これにより、配線層３６とプラグ金属２６間の接触抵抗が大きい。
本発明は、上記課題に鑑み、積層された金属層間の接触抵抗を低減することの可能な半導体装置の製造方法を提供することを目的とする。
本発明は、半導体基板上に形成された第１の金属層上に、第１のバリア層となるべき導電膜を形成する工程と、前記導電膜をエッチングし開口部を形成する工程と、前記開口部内に第２の金属層を形成する工程と、前記第２の金属層の周りの領域以外の前記導電膜をエッチングし前記第１のバリア層を形成する工程と、を有する半導体装置の製造方法である。本発明によれば、層間絶縁膜の開口部に第１のバリア層を被覆させることがないため、第１のバリア層の開口部側部への被覆性を高めることができる。また、第２の金属層と第１の金属層の間にバリア層を有さないため第２の金属層と第１の金属層の間の接触抵抗を低減させることができる。
本発明は、前記第２の金属層を形成する工程は、前記半導体基板全面に金属層となるべき金属膜を形成する工程と、前記金属膜を前記導電膜まで研磨する工程を含む半導体装置の製造方法とすることができる。本発明によれば、金属膜を研磨する際、金属膜に比べ導電膜は研磨され難いため、デッシング等の問題が少ない。よって、第２の金属層および導電膜表面を平坦な面とすることができる。
本発明は、前記第２の金属層を形成する工程は、前記第２の金属層が前記第１の金属層に接し前記第２の金属層を形成する工程である半導体装置の製造方法とすることができる。本発明によれば、第２の金属層と第１の金属層の間の接触抵抗をより低減させることができる。
本発明は、前記第１の金属層上に、第２のバリア層を形成する工程を有し、前記導電膜を形成する工程は、前記導電膜を前記第２のバリア層上に形成する工程である半導体装置の製造方法とすることができる。本発明によれば、例えば第２のバリア層は第１のバリア層より抵抗率の低い組成の材料とすることにより、第２の金属層と第１の金属層の接触抵抗を低減させることができる。
本発明は、前記第２のバリア層の組成は、前記第１のバリア層と異なる半導体装置の製造方法とすることができる。本発明によれば、例えば第２のバリア層は第１のバリア層より抵抗率の低い組成の材料とすることにより、第２の金属層と第１の金属層の接触抵抗を低減させることができる。
本発明は、前記第２の金属層は、前記第１の金属層と主な組成の異なる半導体装置の製造方法とすることができる。本発明によれば、第２の金属層と第１の金属層の主な組成の異なる場合も、第２のバリア層は第１のバリア層の組成や膜厚と独立に形成することができる。よって、第２の金属層と第１の金属層の接触抵抗を低減させることができる。
本発明は、前記開口部を形成する工程は、前記導電膜をテーパ状にエッチングする工程を含む半導体装置の製造方法とすることができる。本発明によれば、開口部内への第２の金属層の被覆性，被覆性を良くすることができる。
本発明は、前記第１のバリア層を形成する工程は、前記導電膜の表面全面をエッチングする工程を含む半導体装置の製造方法とすることができる。本発明によれば、第１のバリア層を形成する際、フォトレジストを用いず導電膜をエッチングすることができる。よって、製造工程を削減することができる。
本発明は、前記第２の金属層および前記第１のバリア層の形成された領域の間の前記第１の金属層上に層間絶縁膜を形成する工程を有する半導体装置の製造方法とすることができる。本発明によれば、層間絶縁膜をバリア層を形成した後に形成することにより、バリア層の開口部側部への被覆性を高めることができる。
本発明は、前記層間絶縁膜を形成する工程は、前記層間絶縁膜となるべき層の膜厚を前記第２の金属層および前記第１のバリア層の膜厚より厚く形成する工程と、前記層間絶縁膜となるべき層を前記第２の金属層または第１のバリア層まで研磨する工程である半導体装置の製造方法とすることができる。本発明によれば、層間絶縁膜となるべき層を研磨する際、層間絶縁膜に比べ第２の金属層は研磨され難いため、デッシング等の問題が少ない。よって、層間絶縁膜表面を平坦な面とすることができる。
本発明は、前記開口部を形成する工程は、前記導電膜に配線層となるべき領域を形成する工程、および前記導電膜にコンタクトホールを形成する工程の少なくとも一方を含み、前記第２の金属層を形成する工程は、前記配線層を形成すべき領域に配線層を形成する工程、および前記コンタクトホールにプラグ金属を形成する工程の少なくとも一方を含む半導体装置の製造方法とすることができる。本発明によれば、多層配線のプラグ金属または配線層のバリア層に本発明を適用することができる。また、配線層製造工程を削減可能なデュアルダマシン構造においても本発明を適用することができる。
本発明によれば、積層された金属層間の接触抵抗を低減することの可能な半導体装置の製造方法を提供することができる。
図1は従来例に係る多層配線の製造方法を示す断面図（その１）である。 図２は従来例に係る多層配線の製造方法を示す断面図（その２）である。 図３は実施例１に係る多層配線の製造方法を示す断面図（その１）である。 図４は実施例１に係る多層配線の製造方法を示す断面図（その２）である。 図５は実施例１に係る多層配線の製造方法を示す断面図（その３）である。 図６は実施例２に係る多層配線の製造方法を示す断面図（その１）である。 図７は実施例２に係る多層配線の製造方法を示す断面図（その２）である。 図８は実施例３に係る多層配線の製造方法を示す断面図（その１）である。 図９は実施例３に係る多層配線の製造方法を示す断面図（その２）である。 図１０は実施例４に係る多層配線の製造方法を示す断面図（その１）である。 図１１は実施例４に係る多層配線の製造方法を示す断面図（その２）である。
以下、図面を用い本発明に係る実施例について説明する。
図３ないし図５は実施例１に係る多層配線の製造方法を示す断面図である。図３（ａ）を参照に、半導体基板(図示せず)上に下層配線層１６を形成する。下層配線層１６は図３（ａ）の横方向に延在している下層の配線金属であり、主に銅を組成としている。下層配線層１６の間の領域は下層の層間絶縁膜(図示せず)が形成されている。下層配線層１６および下層の層間絶縁膜上に窒化シリコン膜２０、バリア層２４となるべき導電膜２３をタンタル（Ｔａ）を用い形成する。バリア層２４はプラグ金属のバリアとして機能すれ良く、タンタル（Ｔａ）以外にもＴｉ、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ等を用いることが好ましい。また、Ｔａ、Ｎｂ、Ｗ、Ｍｏ、Ｖ、Ｃｒ、Ｚｒ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｐｄ及びその窒化物、酸化物、硼化物から選ばれた膜を使用することもできる。導電膜２３の膜厚は最終目標の膜厚よりやや厚くする。２００ｎｍから４００ｎｍとすることが好ましい。
図３（ｂ）を参照に、フォトレジスト(図示せず)をマスクに導電膜２３をエッチングし、下層配線層１６に達し、その直径が約１００〜２００ｎｍのコンタクトホール４０を形成する。窒化シリコン膜２０とエッチングの選択性を持たせ、窒化シリコン膜２０で導電膜２３のエッチングを停止させる。その後、窒化シリコン膜２０をエッチングする。導電膜２３のエッチングは、例えば塩素（Ｃｌ）系ガスを用いることにより、コンタクトホール４０を、ほぼ垂直に形成でき、かつ窒化シリコン膜２０で停止させることができる。図３（ｃ）を参照に、コンタクトホール４０内および導電膜２３上にプラグ金属２６となるべき金属膜２５を半導体基板全面に渡りメッキ法を用い形成する。金属膜２５は主に銅を組成とする。下層配線層１６は銅であるため、金属膜２５をメッキするためのシード層は必要ないが、シード層を形成しても良い。シード層は、例えば銅等の金属であり、金属膜２５をメッキする前に、スパッタ法により形成する。図３（ｄ）を参照に、金属膜２５を導電膜２３までＣＭＰ法を用い研磨する。これによりプラグ金属２６が形成される。
図４（ａ）を参照に、プラグ金属２６および導電膜２３上に所定の開口部を有するフォトレジスト４２を形成する。フォトレジスト４２をマスクに、プラグ金属２６の周りの領域以外の導電膜２３をエッチングする。これにより、バリア層２４が形成される。導電膜２３のエッチングは図３（ｂ）と同様の方法で行う。これにより、ほぼ垂直にエッチングでき、窒化シリコン膜２０でエッチングを停止させることができる。フォトレジスト４２を除去する。バリア層２４は、幅Ｌが５０〜２００ｎｍ、高さＨが２００〜４００ｎｍであることが好ましい。幅Ｌはバリア性およびコンタクトホールの抵抗等を考慮し適時選択されることが好ましい。また、プラグ金属２６間の層間絶縁膜２２となるべき最小幅は１００〜２００ｎｍとすることができる。図３ないし図５においては、配線層３４を有する領域を記載したため、層間絶縁膜２２の幅は２００ｎｍより広く記載されている。
図４（ｃ）を参照に、プラグ金属２６およびバリア層２４の形成された領域の間の下層配線層１６および下の層間絶縁膜上に、プラグ金属２６およびバリア層２４を覆うように、層間絶縁膜２２となるべき酸化シリコン膜２１を形成する。酸化シリコン膜２１は、プラグ金属２６およびバリア層２４の形成された領域の間の領域上の表面が、プラグ金属２６またはバリア層２４の表面より高くなるように、ＴＥＯＳ法を用い形成する。図４（ｄ）を参照に、酸化シリコン膜２１をプラグ金属２６またはバリア層２４までＣＭＰ法を用い研磨する。これにより、第１の層間絶縁膜２２が形成される。図５（ａ）を参照に、窒化シリコン膜３０を形成する。
図５（ｂ）を参照に、層間絶縁膜２２、プラグ金属２６およびバリア層２４上に導電膜３３をタンタル（Ｔａ）を用い形成する。タンタル以外にも導電膜２３と同様の材料を用いることができる。導電膜３３内の配線層３６を形成すべき領域を図３（ｂ）と同様にエッチングする。その後窒化シリコン膜３０をエッチングする。図５（ｃ）を参照に、図３（ｃ）ないし図４（ｄ）のバリア層２４をバリア層３４、プラグ金属２６を配線層３６、層間絶縁膜２２を層間絶縁膜３２とし、同様の工程を行う。これにより、銅を主な組成とする配線層３６、バリア層３４および層間絶縁膜３２が形成される。配線層３６は、高さ約２５０ｎｍであり、２００〜４００範囲であることが好ましい。最小配線幅および最小間隔は例えば約２５０ｎｍであり、１００ｎｍ〜１μｍの範囲で適時選択されることが好ましい。以上により、多層配線の１層が完成する。これと同様の工程を繰り返すことにより実施例１に係る多層配線が完成する。
実施例１によれば、半導体基板上に設けられた下層配線層１６(第１の金属層)と、下層配線層１６(第１の金属層)上に設けられた層間絶縁膜２２と、層間絶縁膜２２内に形成されたコンタクトホール４０（開口部）内の下層配線層１６（下地層）上に接して設けられ、下層配線層１６(第１の金属層と接続するプラグ金属２６（第２の金属層）と、を備えている。プラグ金属２６（第２の金属層）と下層配線層１６(第１の金属層)の間にバリア層２４(第１のバリア層)は形成されていない。プラグ金属２６（第２の金属層）と層間絶縁膜２２の間にバリア層２４(第１のバリア層)が形成されている。これにより、プラグ金属２６と下層配線層１６の間にバリア層２４を有さないためプラグ金属２６と下層配線層１６の間の接触抵抗を低減することができる。
また、半導体基板上に設けられたプラグ金属２６（第１の金属層）と、プラグ金属２６上に設けられた層間絶縁膜３２と、層間絶縁膜３２内に形成された配線層となるべき領域（開口部）内にプラグ金属２６(下地層)に接して設けられ、プラグ金属２６（第１の金属層）と接続する配線層３６（第２の金属層）と、を備えている。配線層３６（第２の金属層）とプラグ金属２６（第１の金属層）の間にバリア層３４(第１のバリア層)は形成されていない。そして、配線層３６（第２の金属層）と層間絶縁膜３２の間にバリア層３４(第１のバリア層)が形成されている。これにより、配線層３６とプラグ金属２６の間にバリア層３４を有さないため配線層３６とプラグ金属２６の間の接触抵抗を低減することができる。
実施例１においては、プラグ金属２６（第２の金属層）の周りの領域以外の導電膜２３をエッチングし、バリア層２４(第１のバリア層)が形成している。これにより、従来例のように、バリア層２４をコンタクトホール内にスパッタする方法に比べ、コンタクトホール側部への被覆性を高めることができる。よって、コンタクトホールを微細化しても、被覆性を低下させることなく、バリア層２４を形成することができる。また、プラグ金属２６と下層配線層１６の間にバリア層２４を有さないためプラグ金属２６と下層配線層１６の間の接触抵抗を低減することができる。
実施例１のように、プラグ金属２６（第２の金属層）を下層配線層１６（第１の金属層）に接して形成することもできる。すなわち、プラグ金属２６（第２の金属層）が接する下地層を下層配線層１６(第１の金属層)とすることができる。これにより、プラグ金属２６と下層配線層１６の間の接触抵抗をより低減することができる。また、プラグ金属２６が、下層配線層１６と主な組成が同じである場合は、メッキのためのシード層が不要となる。よって、製造工程を削減することができる。
また、図３（ｃ）のように、半導体基板全面に渡り金属膜２５を形成し、図３（ｄ）のように、金属膜２５を導電膜２３までＣＭＰ法を用い研磨する。このようにプラグ金属２６（第２の金属層）を形成することができる。金属膜２５を研磨する際、金属膜２５に比べ導電膜２３は研磨され難いため、デッシング等の問題が少ない。よって、プラグ金属２６および導電膜２３表面を平坦な面とすることができる。
図４（ｃ）のように、プラグ金属２６（第２の金属層）およびバリア層２４(第１のバリア層)の形成された領域の間の下層配線層１６（第１の金属層）および下層の層間絶縁膜上に、層間絶縁膜２２を形成することができる。層間絶縁膜２２をバリア層２４を形成した後に形成することにより、バリア層２４のコンタクトホール側部への被覆性を高めることができる。
図４（ｃ）のように、酸化シリコン膜２１（前記層間絶縁膜となるべき層）の膜厚をプラグ金属２６（第２の金属層）およびバリア層２４（第１のバリア層）の膜厚より厚く形成し、図４（ｄ）のように、酸化シリコン膜２１をプラグ金属２４（第２の金属層）またはバリア層２４（第１のバリア層）まで研磨する。このように層間絶縁膜２２を形成することができる。これにより、酸化シリコン膜２１を研磨する際、酸化シリコン膜２１に比べプラグ金属２４は研磨され難いため、デッシング等の問題が少ない。よって、層間絶縁膜２２表面を平坦な面とすることができる。
実施例２は実施例１のバリア層２４に変え、その幅が上方向に行くに従い薄くなるバリア層２４ａを有する例である。図６および図７は実施例２に係る多層配線の製造方法を示す断面図である。図６（ａ）を参照に、実施例１の図３（ａ）と同様に、半導体基板(図示せず)上に下層配線層１６、窒化シリコン膜２０および導電膜２３を形成する。フォトレジスト(図示せず)をマスクに、導電膜２３をテーパ状にエッチングし、下層配線層１６に達するコンタクトホール４０ａを形成する。導電膜２３のエッチングは、例えば塩素系ガスを用いることにより、コンタクトホール４０ａを、テーパ状に形成できる。コンタクトホール４０ａの上部、下部の直径は例えばそれぞれ２００ｎｍ、１５０ｎｍとする。その後、窒化シリコン膜２０をエッチングする。
図６（ｂ）を参照に、実施例１の図３（ｃ）と同様に、金属膜２５をメッキ法を用い形成する。金属膜２５は主に銅を組成とする。図６（ｃ）を参照に、図３（ｄ）と同様に、金属膜２５を導電膜２３までＣＭＰ法を用い研磨する。これによりプラグ金属２６が形成される。
図６（ｄ）を参照に、導電膜２３の表面全面をエッチングし、バリア層２４ａを形成する。プラグ金属２６と導電膜２３の接する面はテーパ状となっているため、プラグ金属２４ａが残存する。導電膜２３のエッチングは、例えば塩素系ガスを用いる。これにより、導電膜２３をプラグ金属２６に対し選択的にエッチングでき、また、ほぼ垂直にエッチングすることができる。バリア層２４ａは、高さが２００〜４００ｎｍ、下部の幅が５〜５０ｎｍであることが好ましい。
図７（ａ）を参照に、実施例１の図４（ｃ）および図４（ｄ）と同様に、層間絶縁膜２２を形成する。図７（ｂ）を参照に、図５（ａ）および図５（ｂ）と同様に、窒化シリコン膜３０、導電膜３３を形成する。図７（ｃ）を参照に、図５（ｃ）と同様に、配線層３６、バリア層３４および層間絶縁膜３２を形成する。以上により、多層配線の１層が完成する。これと同様の工程を繰り返すことにより実施例２に係る多層配線が完成する。
実施例２によれば、実施例１と同様の効果を奏することに加え以下の効果が得られる。図６（ａ）のように、導電膜２３をテーパ状にエッチングしコンタクトホール４０ａ（開口部）を形成する。これにより、コンタクトホールを微細化しても、コンタクトホール４０ａ内への金属膜２５の被覆性，プラグ金属２６の被覆性が良くなる。そして、図６（ｄ）において、導電膜２３の表面全面をエッチングすることによりバリア層４０ａ（第１のバリア層）を形成する。これにより、バリア層２４ａ(第１のバリア層)が上方向に行くに従いその幅が薄くすることができる。このように、実施例１に比べ導電膜２３をエッチングするためのフォトレジスト４２（実施例１ 図４（ａ））が不要になる。よって、製造工程を削減することができる。
実施例３は下層配線層１４としてプラグ金属２６と異なる組成を有する場合の例である。図８および図９は実施例３に係る多層配線の製造方法を示す断面図である。図８（ａ）を参照に、シリコン半導体基板１０上に、例えばトランジスタ等の能動素子（図示せず）が形成されている。半導体基板１０上に層間絶縁膜１２として酸化シリコン膜を形成する。層間絶縁膜１２には、能動素子と配線層を接続する配線としてタングステンを主な組成とする下層配線層１４を形成する。層間絶縁膜１２および下層配線層１４上に第２のバリア層１８として、窒化チタンを形成する。第２のバリア層１８上にタンタルを主な組成とする導電膜２３を形成する。導電膜２３はタンタル以外にも、実施例１と同様な材料を用いることができる。
図８（ｂ）を参照に、実施例２の図６（ａ）と同様に、導電膜２３に第２のバリア層１８に達するコンタクトホール４０ａを形成する。導電膜２３のエッチングは、例えば塩素系ガスを用いることにより、コンタクトホール４０ａを、テーパ状に形成できる。また、第２のバリア層１８と選択的にエッチングすることができる。図８（ｃ）を参照に、コンタクトホール４０ａ内および導電膜２３上に銅を主な組成とするシード層２７をスパッタ法により形成する。図９（ａ）を参照に、実施例１の図３（ｃ）と同様に、金属膜をメッキ法を用い形成する。図３（ｄ）と同様に、金属膜を導電膜２３までＣＭＰ法を用い研磨する。これによりプラグ金属２６が形成される。
図９（ｂ）を参照に、実施例２の図６（ｄ）と同様に、導電膜２３の表面全面をエッチングし、バリア層２４ａを形成する。導電膜２３のエッチングは、実施例２と同じである。その後、第２のバリア層１８をエッチングする。図９（ｃ）を参照に、実施例１の図４（ｃ）ないし図５（ｃ）と同様に、層間絶縁膜３２、バリア層３４および配線層３６を形成する。以上により、多層配線の１層が完成する。この上の配線層の形成は、実施例１または実施例２と同様に行うことのより多層配線が完成する。
実施例３に係る配線は、下層配線層１４（第１の金属層）上に、第２のバリア層１８を形成し、導電膜２３を第２のバリア層１８上に形成することにより、下層配線層１４（第１の金属層）とプラグ金属２６（第２の金属層）の間に、第１のバリア層２７とは組成が異なる第２のバリア層１８を有している。すなわち、プラグ金属２６（第２の金属層）が接する下地層を第２のバリア層１８とすることができる。これにより、例えば第２のバリア層１８は第１のバリア層２７より抵抗率の低い組成の材料とすることにより、下層配線層１４とプラグ金属２６の接触抵抗を低減することができる。
また、下層配線層１４はタングステンを主に組成とし、プラグ金属２６は銅を主に組成としている。このようにプラグ金属２６は下層配線層１４と主な組成が異なる。実施例１および実施例２においては、プラグ金属２６と下層配線層１４は主な組成は同じ銅である。このため、下層配線層１４とプラグ金属２６の間にバリア層はなくてもよい。しかし、実施例３では、下層配線層１８へのプラグ金属を構成する金属(例えば銅)の拡散を防止するため第２のバリア層１８を設けることが好ましい。
この場合、銅の層間絶縁膜２２への拡散に対し、銅の下層配線層１８への拡散は小さい。そこで、第２のバリア層１８は第１のバリア層２４に対し組成を変える。これにより、銅の拡散を防止するバリア性は低いが、下層配線層１８とプラグ金属２６の接触抵抗を小さくすることができる。さらに、第２のバリア層１８の膜厚を第１のバリア層２４ａより薄くすることもできる。この場合も同様の効果がある。このように、第２のバリア層１８は第１のバリア層２６ａの組成や膜厚と独立に形成することができる。なお、第２のバリア層１８としては、実施例１で説明した第１のバリア層と同様の材料を用いることができる。
実施例４は、コンタクトホールと配線層をバリア層に埋め込んで形成したデュアルダマシンの例である。図１０および図１１は実施例４に係る多層配線の製造方法を示す断面図である。図１０（ａ）を参照に、実施例１の図３（ａ）と同様に、半導体基板(図示せず)上に下層配線層１６、窒化シリコン膜２０および導電膜２３を形成する。導電膜２３の膜厚は約５００ｎｍとする。図１０（ｂ）を参照に、導電膜２３の配線層となるべき領域４４を深さ約２５０ｎｍにエッチングする。エッチングは、実施例１の図３（ｂ）と同様の方法で行う。図１０（ｃ）を参照に、導電膜２３にコンタクトホール４６を形成する。コンタクトホール４６の形成は、図６（ａ）と同様な方法で行う。図１０（ｂ）と（ｃ）の形成は逆に行って良い。
図１０（ｄ）を参照に銅を主な組成とする金属膜２５を全面にメッキ法を用い形成する。図１１（ａ）を参照に、金属膜２５をＣＭＰ法を用い、導電膜２３まで研磨する。これによりプラグ金属２６ａおよび配線層３６ａが形成される。工程図１１（ｂ）を参照に、フォトレジストを所定領域に形成し、導電膜をエッチングする。エッチングは図４（ａ）と同様の方法で行う。これにより、バリア層２４ｂが形成される。
図１１（ｃ）を参照に、図４（ｃ）と同様に酸化シリコン膜をバリア層２４ｂ上まで形成する。図４（ｄ）と同様に、ＣＭＰ法を用いシリコン酸化膜をバリア層２４まで研磨する。以上のような製造工程を行うことにより、バリア層２４ｂ（第１のバリア層）は、プラグ金属２６ａと層間絶縁膜２２の間および配線層３６ａと層間絶縁膜２２の間に加え、配線層３６ａ下の領域に形成されている。図１１（ｃ）の奥行き方向には配線層３６ａは延在し、配線層３６ａの下の領域にはバリア層２４ｂが形成されている。一方、プラグ金属２６ａは下層配線層１６と接続する領域にのみ形成されている。以上を繰り返すことにより、実施例４に係る多層配線が完成する。
実施例４に係る多層配線によれば、デュアルダマシン構造においても本発明を適用することができる。よって、コンタクトホール内のプラグ金属２６ａと配線層３６ａを同時に形成するため、製造工程を削減することができる。また、実施例１ないし４に係る製造方法は、配線１層のみに適用しても良いし、複数の層に適用しても良い。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、実施例においては、配線層およびプラグ金属として銅を主に含む金属を用いたが、その他の金属であっても良い。層間絶縁膜として酸化シリコン膜を用いたが、その他の絶縁膜であっても良い。

Claims (10)

  1. 半導体基板上に形成された第１の金属層上に、第１のバリア層となるべき導電膜を形成する工程と、
    前記導電膜をエッチングし開口部を形成する工程と、
    前記開口部内に第２の金属層を形成する工程と、
    前記第２の金属層の周りの領域以外の前記導電膜をエッチングし前記第１のバリア層を形成する工程と、を有し、
    前記開口部を形成する工程は、前記導電膜に配線層となるべき領域を形成する工程、および前記導電膜にコンタクトホールを形成する工程の少なくとも一方を含み、
    前記第２の金属層を形成する工程は、前記配線層を形成すべき領域に配線層を形成する工程、および前記コンタクトホールにプラグ金属を形成する工程の少なくとも一方を含む半導体装置の製造方法。
  2. 前記第２の金属層を形成する工程は、前記半導体基板全面に金属層となるべき金属膜を形成する工程と、前記金属膜を前記導電膜まで研磨する工程を含む請求項１記載の半導体装置の製造方法。
  3. 前記第２の金属層を形成する工程は、前記第２の金属層が前記第１の金属層に接し前記第２の金属層を形成する工程である請求項１または２記載の半導体装置の製造方法。
  4. 前記第１の金属層上に、第２のバリア層を形成する工程を有し、前記導電膜を形成する工程は、前記導電膜を前記第２のバリア層上に形成する工程である請求項１または２記載の半導体装置の製造方法。
  5. 前記第２のバリア層の組成は、前記第１のバリア層と異なる請求項４記載の半導体装置の製造方法。
  6. 前記第２の金属層は、前記第１の金属層と主な組成の異なる請求項４または５記載の半導体装置の製造方法
  7. 前記開口部を形成する工程は、前記導電膜をテーパ状にエッチングする工程を含む請求項１から６のいずれか一項記載の半導体装置の製造方法。
  8. 前記第１のバリア層を形成する工程は、前記導電膜の表面全面をエッチングする工程を含む請求項７記載の半導体装置の製造方法。
  9. 前記第２の金属層および前記第１のバリア層の形成された領域の間の前記第１の金属層上に層間絶縁膜を形成する工程を有する請求項１から８のいずれか一項記載の半導体装置
    の製造方法。
  10. 前記層間絶縁膜を形成する工程は、前記層間絶縁膜となるべき層の膜厚を前記第２の金属層および前記第１のバリア層の膜厚より厚く形成する工程と、前記層間絶縁膜となるべき層を前記第２の金属層または第１のバリア層まで研磨する工程である請求項９記載の半導体装置の製造方法。
JP2007523278A 2005-06-30 2005-06-30 半導体装置の製造方法 Expired - Fee Related JP4965443B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012059 WO2007004256A1 (ja) 2005-06-30 2005-06-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007004256A1 JPWO2007004256A1 (ja) 2009-01-22
JP4965443B2 true JP4965443B2 (ja) 2012-07-04

Family

ID=37588477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523278A Expired - Fee Related JP4965443B2 (ja) 2005-06-30 2005-06-30 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US8008778B2 (ja)
JP (1) JP4965443B2 (ja)
WO (1) WO2007004256A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004256A1 (ja) * 2005-06-30 2007-01-11 Spansion Llc 半導体装置およびその製造方法
KR20160073796A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10163758B1 (en) * 2017-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
KR20210094188A (ko) * 2020-01-20 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11430753B2 (en) * 2020-07-08 2022-08-30 Raytheon Company Iterative formation of damascene interconnects
CN115831764B (zh) * 2022-12-15 2024-08-02 成都海光集成电路设计有限公司 一种基板中过孔的制作方法、基板及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242269A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置の製造方法
JP2002026120A (ja) * 2000-06-20 2002-01-25 Hynix Semiconductor Inc 半導体素子の金属配線形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US5380678A (en) * 1991-03-12 1995-01-10 Yu; Chang Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
EP0720227B1 (en) * 1994-12-29 2004-12-01 STMicroelectronics, Inc. Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head
DE69922722T2 (de) * 1998-03-05 2005-12-15 Nippon Telegraph And Telephone Corp. Oberflächenform-Erkennungssensor und dessen Herstellungsverfahren
US6433436B1 (en) * 1999-05-26 2002-08-13 International Business Machines Corporation Dual-RIE structure for via/line interconnections
KR20010019643A (ko) * 1999-08-28 2001-03-15 윤종용 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
JP2002198443A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及びその製造方法
US6448654B1 (en) * 2001-01-29 2002-09-10 Advanced Micro Devices, Inc. Ultra thin etch stop layer for damascene process
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
JP2004014967A (ja) * 2002-06-11 2004-01-15 Sony Corp 半導体装置の製造方法及び半導体装置
JP2004023030A (ja) * 2002-06-20 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6867131B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Apparatus and method of increasing sram cell capacitance with metal fill
JP2004119698A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 半導体装置およびその製造方法
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US7259090B2 (en) * 2004-04-28 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper damascene integration scheme for improved barrier layers
WO2007004256A1 (ja) * 2005-06-30 2007-01-11 Spansion Llc 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242269A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置の製造方法
JP2002026120A (ja) * 2000-06-20 2002-01-25 Hynix Semiconductor Inc 半導体素子の金属配線形成方法

Also Published As

Publication number Publication date
US9570396B2 (en) 2017-02-14
US20070001311A1 (en) 2007-01-04
WO2007004256A1 (ja) 2007-01-11
US8008778B2 (en) 2011-08-30
US20170154851A1 (en) 2017-06-01
US20110306201A1 (en) 2011-12-15
JPWO2007004256A1 (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
US11296026B2 (en) Semiconductor device and manufacturing method thereof
US7956465B2 (en) Reducing resistivity in interconnect structures of integrated circuits
US7838415B2 (en) Method of fabricating dual damascene structure
TWI324811B (en) Barrier structure for semiconductor devices
TW201935642A (zh) 包含通孔插塞的半導體裝置及其形成方法
TWI655715B (zh) 形成低電阻率貴金屬互連之裝置及方法
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
US8232638B2 (en) Interconnection structure having oxygen trap pattern in semiconductor device
TW201316456A (zh) 形成具有電容器及通孔接觸之半導體設備的方法
JP2005347510A (ja) 半導体装置及びその製造方法
US7919862B2 (en) Reducing resistivity in interconnect structures of integrated circuits
TWI376015B (en) Semiconductor device and semiconductor device production method
JP4965443B2 (ja) 半導体装置の製造方法
CN1913158B (zh) 半导体器件及其制造方法
JP2007027343A (ja) 半導体装置及びその製造方法
JP4646591B2 (ja) 半導体装置及びその製造方法
JP2009272563A (ja) 半導体装置及びその製造方法
JP2009164175A (ja) 半導体装置の製造方法
JP2005347511A (ja) 半導体装置及びその製造方法
JP2006216690A (ja) 半導体装置
JP2011134885A (ja) 半導体装置およびその製造方法
KR100568449B1 (ko) 반도체 소자의 배선 형성방법
JP2008171886A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4965443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees