JP2005051247A - 金属−絶縁物−金属キャパシタおよび配線構造 - Google Patents
金属−絶縁物−金属キャパシタおよび配線構造 Download PDFInfo
- Publication number
- JP2005051247A JP2005051247A JP2004222512A JP2004222512A JP2005051247A JP 2005051247 A JP2005051247 A JP 2005051247A JP 2004222512 A JP2004222512 A JP 2004222512A JP 2004222512 A JP2004222512 A JP 2004222512A JP 2005051247 A JP2005051247 A JP 2005051247A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mim capacitor
- metal wiring
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 ダマシン工程を利用してMIMキャパシタおよび配線構造を含む半導体装置を製造する。前記MIMキャパシタおよび配線構造は静電容量を増やしつつ同じ深さで形成する。
【選択図】 図3
Description
60 下部金属配線層、
100 半導体装置、
101、103、105、107 エッチング阻止膜、
102、104、106、108 金属間絶縁膜、
110a、110b、110c、110d MIMキャパシタ、
111a 下部電極、
112a キャパシタ誘電膜、
113a 上部電極、
114a、124 導電膜、
120、130、140、150 配線構造、
121 障壁金属層、
137、147、157 ビア。
Claims (25)
- (a)下部金属配線層上に下部金属間絶縁膜を形成する段階と、
(b)前記下部金属配線層を露出させるように前記下部金属間絶縁膜内にMIMキャパシタ用トレンチを形成する段階と、
(c)前記MIMキャパシタ用トレンチ表面を含む全面上に下部障壁金属層、キャパシタ誘電膜および上部障壁金属層を順次積層する段階と、
(d)前記上部障壁金属層上に第1導電膜を形成する段階と、
(e)前記第1導電膜を平坦化して前記MIMキャパシタ用トレンチ内にMIMキャパシタを形成する段階と、
(f)前記下部金属配線層を露出させるように前記下部金属間絶縁膜内に金属配線用ビアおよび金属配線用トレンチを形成する段階と、
(g)前記金属配線用ビアおよび金属配線用トレンチ内を埋め込むように第2導電膜を形成する段階と、
(h)前記第2導電膜を平坦化して前記MIMキャパシタと同じ深さを持つ第1配線構造を形成する段階と、を含むことを特徴とするMIMキャパシタの製造方法。 - 前記(h)段階後に、
(i)前記MIMキャパシタおよび前記第1配線構造上に上部金属間絶縁膜を形成する段階と、
(j)前記上部金属間絶縁膜内に前記MIMキャパシタを連結するビアと前記第1配線構造を連結するビアとを同じ深さに形成する段階と、をさらに含むことを特徴とする請求項1に記載のMIMキャパシタの製造方法。 - 前記(f)段階後、
(f1)前記金属配線用ビアおよび前記金属配線用トレンチ上に金属障壁層を形成する段階をさらに含むことを特徴とする請求項1に記載のMIMキャパシタの製造方法。 - 前記下部金属間絶縁膜を形成する前記(a)段階は、
(a1)前記下部金属配線層上に第1エッチング阻止膜を形成する段階と、
(a2)前記第1エッチング阻止膜上に第1金属間絶縁膜を形成する段階と、
(a3)前記第1金属間絶縁膜上に第2エッチング阻止膜を形成する段階と、
(a4)前記第2エッチング阻止膜上に第2金属間絶縁膜を形成する段階と、
(a5)前記第2金属間絶縁膜上にバッファ絶縁膜を形成する段階と、を含むことを特徴とする請求項1に記載のMIMキャパシタの製造方法。 - 前記エッチング阻止膜はSiC、SiN、SiCN、SiCOで形成され、前記バッファ絶縁膜はFSG、USGで形成されることを特徴とする請求項4に記載のMIMキャパシタの製造方法。
- 前記(e)段階後、
(e1)平坦化された第1導電膜の表面を含む全面上にエッチング阻止膜を形成する段階をさらに含むことを特徴とする請求項1に記載のMIMキャパシタの製造方法。 - 前記(b)段階で、前記MIMキャパシタ用トレンチはマスクレイアウト上の網状パターンの一部であることを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記(f)段階で、前記下部金属配線層を露出させるように前記下部金属間絶縁膜内に先ず前記金属配線用ビアを形成した後、前記下部金属間絶縁膜内に前記金属配線用トレンチを形成することを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記(f)段階で、前記下部金属間絶縁膜内に先ず前記金属配線用トレンチを形成した後、前記下部金属配線層を露出させるように前記下部金属間絶縁膜内に前記金属配線用ビアを形成することを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記(c)段階で、前記キャパシタ誘電膜はALDまたはCVD法を利用して形成されることを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記キャパシタ誘電膜はSiO2膜、Si3N4膜、Ta2O5膜、TiO2膜またはAl2O3膜であることを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記下部金属配線層、前記第1導電膜および第2導電膜はCuで形成されることを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記下部金属配線層、前記第1導電膜および第2導電膜はAl、Au、Ag、Ti、Ta、W、またはそれらの合金で形成されることを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- 前記障壁金属層はTa膜、TaN膜、WN膜、またはTaおよびTaNの積層膜で形成されることを特徴とする請求項1に記載のMIMキャパシタの製造方法。
- (A)下部金属配線層上に下部金属間絶縁膜を形成する段階と、
(B)前記下部金属配線層を露出させるように前記下部金属間絶縁膜内にMIMキャパシタ用トレンチおよび金属配線用ビアを形成する段階と、
(C)絶縁物質で前記MIMキャパシタ用トレンチおよび金属配線用ビアを充填した後、前記MIMキャパシタ用トレンチに充填された絶縁物質だけを選択的に除去する段階と、
(D)前記MIMキャパシタ用トレンチ表面を含む全面上に下部金属障壁層およびキャパシタ誘電膜を形成する段階と、
(E)前記金属配線用ビアが形成された部分に前記金属配線用ビアと連結された金属配線用トレンチを形成し、前記金属配線用ビア内に残っている前記絶縁物質をいずれも除去する段階と、
(F)前記キャパシタ誘電膜、前記金属配線用ビアおよび金属配線用トレンチの表面を含む全面上に上部金属障壁層を形成する段階と、
(G)前記上部金属障壁層上に前記MIMキャパシタ用トレンチ、前記金属配線用ビアおよび前記金属配線用トレンチを埋め込むように導電膜を形成する段階と、
(H)前記導電膜を平坦化してMIMキャパシタおよび第1配線構造を同じ深さに形成する段階と、を含むことを特徴とするMIMキャパシタの製造方法。 - 前記(H)段階後に、
(I)前記MIMキャパシタおよび前記第1配線構造上に上部金属間絶縁膜を形成する段階と、
(J)前記上部金属間絶縁膜内に前記MIMキャパシタを連結するビアと、前記第1配線構造を連結するビアとを同じ深さに形成する段階と、をさらに含むことを特徴とする請求項15に記載のMIMキャパシタの製造方法。 - 前記下部金属間絶縁膜を形成する前記(A)段階は、
(A1)前記下部金属配線層上に第1エッチング阻止膜を形成する段階と、
(A2)前記第1エッチング阻止膜上に第1金属間絶縁膜を形成する段階と、
(A3)前記第1金属間絶縁膜上に第2エッチング阻止膜を形成する段階と、
(A4)前記第2エッチング阻止膜上に第2金属間絶縁膜を形成する段階と、
(A5)前記第2金属間絶縁膜上にバッファ絶縁膜を形成する段階と、を含むことを特徴とする請求項15に記載のMIMキャパシタの製造方法。 - 前記エッチング阻止膜はSiC、SiN、SiCN、SiCOで形成され、前記バッファ絶縁膜はFSG、USGで形成されることを特徴とする請求項17に記載のMIMキャパシタの製造方法。
- 前記(B)段階で、前記MIMキャパシタ用トレンチはマスクレイアウト上の網状パターンの一部であることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
- 前記(C)段階で、前記MIMキャパシタ用トレンチおよび前記金属配線用ビアを充填する絶縁物質はSOGであることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
- 前記(D)段階で、前記キャパシタ誘電膜はALDまたはCVD法を利用して形成されることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
- 前記キャパシタ誘電膜はSiO2膜、Si3N4膜、Ta2O5膜、TiO2膜またはAl2O3膜であることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
- 前記下部金属配線層および前記導電膜はCuで形成されることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
- 前記下部金属配線層および前記導電膜はAl、Au、Ag、Ti、Ta、W、またはそれらの合金で形成されることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
- 前記障壁金属層はTa膜、TaN膜、WN膜、またはTaおよびTaNの積層膜で形成されることを特徴とする請求項15に記載のMIMキャパシタの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0052398A KR100532455B1 (ko) | 2003-07-29 | 2003-07-29 | Mim 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051247A true JP2005051247A (ja) | 2005-02-24 |
Family
ID=34101759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222512A Pending JP2005051247A (ja) | 2003-07-29 | 2004-07-29 | 金属−絶縁物−金属キャパシタおよび配線構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7220652B2 (ja) |
JP (1) | JP2005051247A (ja) |
KR (1) | KR100532455B1 (ja) |
CN (1) | CN100431098C (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049139A (ja) * | 2005-08-10 | 2007-02-22 | Samsung Electronics Co Ltd | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ(metal−insulator−metalmimcapacitors)を形成する方法及びその素子 |
JP2008537335A (ja) * | 2005-04-15 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Mimキャパシタおよびその製造方法 |
JP2008277546A (ja) * | 2007-04-27 | 2008-11-13 | Rohm Co Ltd | 半導体装置 |
JP2011204707A (ja) * | 2010-03-24 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2014510400A (ja) * | 2011-03-04 | 2014-04-24 | インテル・コーポレーション | 同じ誘電体層にキャパシタ及び金属配線が集積された半導体構造 |
US8759192B2 (en) | 2006-01-16 | 2014-06-24 | Fujitsu Limited | Semiconductor device having wiring and capacitor made by damascene method and its manufacture |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641070B1 (ko) * | 2004-07-06 | 2006-10-31 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR100731138B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 mim 커패시터 형성방법 |
US20070173029A1 (en) * | 2006-01-26 | 2007-07-26 | International Business Machines Corporation | Method for fabricating high performance metal-insulator-metal capacitor (MIMCAP) |
US7422954B2 (en) * | 2006-03-14 | 2008-09-09 | United Microelectronics Corp. | Method for fabricating a capacitor structure |
KR100764741B1 (ko) * | 2006-06-08 | 2007-10-08 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
KR100853092B1 (ko) * | 2006-08-29 | 2008-08-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 제조 방법 |
US7601604B2 (en) | 2006-10-12 | 2009-10-13 | Atmel Corporation | Method for fabricating conducting plates for a high-Q MIM capacitor |
KR100864927B1 (ko) * | 2006-11-13 | 2008-10-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 엠아이엠 형성 방법 |
KR100834238B1 (ko) * | 2006-12-26 | 2008-05-30 | 동부일렉트로닉스 주식회사 | 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법 |
CN101246910B (zh) * | 2007-02-13 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘-金属型电容器及其制作方法 |
JP2008300676A (ja) * | 2007-05-31 | 2008-12-11 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JPWO2009122496A1 (ja) * | 2008-03-31 | 2011-07-28 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US7927959B2 (en) | 2008-09-30 | 2011-04-19 | Intel Corporation | Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby |
US8242551B2 (en) * | 2009-03-04 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-insulator-metal structure for system-on-chip technology |
KR101215644B1 (ko) * | 2010-12-01 | 2012-12-26 | 에스케이하이닉스 주식회사 | 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법 |
CN102420101B (zh) * | 2011-05-26 | 2013-08-07 | 上海华力微电子有限公司 | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 |
CN102420106B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 |
CN102420107B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
CN104115269A (zh) * | 2011-12-21 | 2014-10-22 | 英特尔公司 | 用于电容器集成的TaAlC的原子层沉积(ALD) |
CN103839877B (zh) * | 2012-11-27 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
KR102163187B1 (ko) * | 2013-10-21 | 2020-10-08 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 및 이를 구현하기 위한 컴퓨팅 시스템 |
US9780025B2 (en) * | 2014-12-30 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and manufacturing method thereof |
US9666661B2 (en) * | 2015-09-08 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Coplanar metal-insulator-metal capacitive structure |
US10269701B2 (en) * | 2015-10-02 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure with ultra thick metal and manufacturing method thereof |
CN111446222A (zh) * | 2020-05-19 | 2020-07-24 | 上海先方半导体有限公司 | 一种晶圆级rdl金属线结构及其制备方法 |
US11545544B2 (en) * | 2020-08-26 | 2023-01-03 | Microchip Technology Incorporated | Three-dimensional metal-insulator-metal (MIM) capacitor |
US20230069830A1 (en) * | 2021-09-07 | 2023-03-09 | Globalfoundries Singapore Pte. Ltd. | Metal-insulator-metal capacitor (mimcap) and methods of forming the same |
CN114038832B (zh) * | 2022-01-07 | 2022-04-05 | 广州粤芯半导体技术有限公司 | 金属-绝缘体-金属电容器结构及形成方法 |
CN114639655B (zh) * | 2022-05-18 | 2022-09-13 | 合肥新晶集成电路有限公司 | 半导体器件结构及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177076A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346454B1 (en) | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
US6329233B1 (en) * | 2000-06-23 | 2001-12-11 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
US6399495B1 (en) * | 2000-11-06 | 2002-06-04 | Ling-Hsu Tseng | Copper interconnections for metal-insulator-metal capacitor in mixed mode signal process |
US6524926B1 (en) * | 2000-11-27 | 2003-02-25 | Lsi Logic Corporation | Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same |
US6803306B2 (en) * | 2001-01-04 | 2004-10-12 | Broadcom Corporation | High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process |
KR100531419B1 (ko) * | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
KR100422597B1 (ko) * | 2001-11-27 | 2004-03-16 | 주식회사 하이닉스반도체 | 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자 |
KR100428789B1 (ko) * | 2001-12-05 | 2004-04-28 | 삼성전자주식회사 | 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법 |
-
2003
- 2003-07-29 KR KR10-2003-0052398A patent/KR100532455B1/ko not_active IP Right Cessation
-
2004
- 2004-07-29 CN CNB2004100849490A patent/CN100431098C/zh not_active Expired - Fee Related
- 2004-07-29 JP JP2004222512A patent/JP2005051247A/ja active Pending
- 2004-07-29 US US10/901,239 patent/US7220652B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177076A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008537335A (ja) * | 2005-04-15 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Mimキャパシタおよびその製造方法 |
JP2007049139A (ja) * | 2005-08-10 | 2007-02-22 | Samsung Electronics Co Ltd | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ(metal−insulator−metalmimcapacitors)を形成する方法及びその素子 |
US8759192B2 (en) | 2006-01-16 | 2014-06-24 | Fujitsu Limited | Semiconductor device having wiring and capacitor made by damascene method and its manufacture |
JP2008277546A (ja) * | 2007-04-27 | 2008-11-13 | Rohm Co Ltd | 半導体装置 |
JP2011204707A (ja) * | 2010-03-24 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2014510400A (ja) * | 2011-03-04 | 2014-04-24 | インテル・コーポレーション | 同じ誘電体層にキャパシタ及び金属配線が集積された半導体構造 |
US9577030B2 (en) | 2011-03-04 | 2017-02-21 | Intel Corporation | Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer |
Also Published As
Publication number | Publication date |
---|---|
CN100431098C (zh) | 2008-11-05 |
CN1599028A (zh) | 2005-03-23 |
KR100532455B1 (ko) | 2005-11-30 |
KR20050013823A (ko) | 2005-02-05 |
US20050024979A1 (en) | 2005-02-03 |
US7220652B2 (en) | 2007-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005051247A (ja) | 金属−絶縁物−金属キャパシタおよび配線構造 | |
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
US7741228B2 (en) | Method for fabricating semiconductor device | |
KR100630666B1 (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
US20050263848A1 (en) | Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same | |
US7439130B2 (en) | Semiconductor device with capacitor and method for fabricating the same | |
JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
JP2006019480A (ja) | 半導体装置の製造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
JP2004312007A (ja) | 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法 | |
JP2007035996A (ja) | 半導体装置およびその製造方法 | |
JP4231055B2 (ja) | 半導体装置及びその製造方法 | |
TWI469257B (zh) | 形成具有電容器及通孔接觸之半導體設備的方法 | |
JP2002009149A (ja) | 半導体装置およびその製造方法 | |
US6278147B1 (en) | On-chip decoupling capacitor with bottom hardmask | |
JP2005050903A (ja) | 半導体装置およびその製造方法 | |
KR100553679B1 (ko) | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 | |
JP2004342787A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4646591B2 (ja) | 半導体装置及びその製造方法 | |
JP4110829B2 (ja) | 半導体装置の製造方法 | |
JP2004311537A (ja) | 半導体装置 | |
JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
JP2007081284A (ja) | 半導体装置およびその製造方法 | |
KR100641070B1 (ko) | 반도체 장치 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |